KR20040069854A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20040069854A
KR20040069854A KR1020030006407A KR20030006407A KR20040069854A KR 20040069854 A KR20040069854 A KR 20040069854A KR 1020030006407 A KR1020030006407 A KR 1020030006407A KR 20030006407 A KR20030006407 A KR 20030006407A KR 20040069854 A KR20040069854 A KR 20040069854A
Authority
KR
South Korea
Prior art keywords
etching
adhesive layer
metal layer
sccm
metal
Prior art date
Application number
KR1020030006407A
Other languages
English (en)
Other versions
KR100478498B1 (ko
Inventor
박태희
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR10-2003-0006407A priority Critical patent/KR100478498B1/ko
Priority to US10/749,650 priority patent/US7001843B2/en
Publication of KR20040069854A publication Critical patent/KR20040069854A/ko
Application granted granted Critical
Publication of KR100478498B1 publication Critical patent/KR100478498B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

금속 배선에 부식이 일어나지 않도록 하여 반도체 소자의 배선 결함을 방지하는 반도체 소자의 금속 배선 형성 방법에 관한 것으로서, 반도체 기판 상에 하부 접착층을 형성하는 단계와; 하부 접착층 위에 알루미늄을 증착하여 금속층을 형성하는 단계와; 금속층 위에 포토레지스트를 도포하고 노광 및 현상하여 식각될 부위를 노출시키는 식각 베리어를 형성하는 단계와; C3F8와 NF3가스를 주식각 가스로 사용하여 식각 베리어로 보호되지 않은 부위의 금속층과 하부 접착층을 식각하는 단계와; 금속층 위에 잔류한 식각 베리어를 제거하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법을 제공한다.

Description

반도체 소자의 금속 배선 형성 방법 {FORMATION METHOD OF METAL LINE IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로서, 보다 상세하게는 식각 베리어와 식각 가스를 이용해 금속층을 건식 식각하여 금속 배선을 형성하는 금속 배선 형성 방법에 관한 것이다.
반도체 장치에서 소자간 전기적 연결을 위해 사용되는 금속 배선은, 주로 알루미늄을 증착하여 금속층을 형성하고, 금속층 위에 포토레지스트를 패터닝한 식각 베리어를 형성한 다음, 식각 가스를 이용해 식각 베리어로 보호되지 않은 부위의 금속층을 건식 식각하는 과정을 통해 목적하는 배선 패턴으로 완성된다.
현재 금속층을 식각하는 공정에서는 Cl2나 BCl3와 같은 반응성 가스를 사용하여 식각을 진행하고 있다.
그러나 전술한 반응성 가스를 사용하는 경우, 금속층 식각 후 식각 베리어를 바로 제거하지 않으면 금속 배선이 부식되는 문제가 발생하게 된다. 이는 금속층을 구성하는 알루미늄이 Cl2와의 반응을 통해 AlCl3형태의 화합물로 변하게 되는데, 이 화합물이 대기중에 바로 노출되면 대기중의 수분기(H2O)와 반응하여 부식을 일으키기 때문이다.
따라서 진공 상태에서 금속층을 식각한 직후 식각 베리어를 제거하는 것이 일반적이며, 식각 베리어를 제거할 때에는 웨이퍼 전면에 흡착된 염소 성분을 제거하기 위해 250℃ 정도의 고온에서 수증기와 산소 플라즈마 애쉬 방법을 이용하고 있다.
그러나 전술한 방법이 금속 배선의 부식을 막을 수 있는 최선의 방법은 아니며, 제조 장비상의 문제 등으로 인해 금속층을 식각한 직후 바로 대기중에 공정 웨이퍼를 인출해야 하는 경우가 있다. 이 때에는 식각 베리어가 즉시 제거되지 않음으로 인해 금속 배선에 부식이 발생하게 된다.
그 결과, 목적하는 배선 패턴의 금속 배선을 형성하기 어렵게 되고, 반도체 소자의 배선 결함을 유발하여 반도체 소자가 오동작을 일으키는 주 원인으로 작용한다.
따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 금속 배선에 부식이 일어나지 않도록 하여 반도체 소자의 배선 결함을 방지하고, 금속층을 식각한 다음 식각 베리어를 즉시 제거하지 않아도 되는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
도 1a∼도 1e는 본 발명에 의한 반도체 소자의 금속 배선 형성 공정을 도시한 단면도이다.
상기의 목적을 달성하기 위하여 본 발명은,
반도체 기판 상에 하부 접착층을 형성하는 단계와, 하부 접착층 위에 알루미늄을 증착하여 금속층을 형성하는 단계와, 금속층 위에 포토레지스트를 도포하고 노광 및 현상하여 식각될 부위를 노출시키는 식각 베리어를 형성하는 단계와, C3F8와 NF3가스를 주식각 가스로 사용하여 식각 베리어로 보호되지 않은 부위의 금속층과 하부 접착층을 식각하는 단계와, 금속층 위에 잔류한 식각 베리어를 제거하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법을 제공한다.
금속층을 형성할 때에는 알루미늄을 4000∼6000Å 두께로 증착한다.
바람직하게, 금속층 상에 상부 접착층을 형성하고, 상부 접착층 위에 상기 식각 베리어를 형성하며, 식각 베리어로 보호되지 않은 부위의 상부 접착층과 금속층 및 하부 접착층을 식각한다.
상부 접착층과 금속층 및 하부 접착층을 식각할 때에는, C3F81∼200sccm, BCl31∼100sccm, Ar 1∼100sccm 조건에서 상부 접착층을 식각하는 초기 식각 단계와, C3F81∼200sccm, NF31∼100sccm, N21∼100sccm 조건에서 금속층을 식각하는 메인 식각 단계와, C3F81∼200sccm, NF31∼100sccm, N21∼100sccm 조건에서 하부접착층을 식각하는 과식각 단계를 거쳐 진행한다.
이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.
도 1a∼도 1e는 본 발명에 의한 반도체 소자의 금속 배선 형성 공정을 도시한 단면도이다.
먼저, 도 1a에 도시한 바와 같이 반도체 기판(1) 상에 임의의 소자 또는 하부 배선 등으로 이루어진 하지층(미도시)을 형성하고, 하지층 위에 층간 절연막(미도시)을 형성하여 하지층과 이후 형성할 금속 배선과의 층간 절연을 도모한다. 그리고 층간 절연막 위에 하부 접착층(2)과, 금속 배선의 주 재료인 금속층(3) 및 상부 접착층(4)을 차례로 형성한다.
하부 접착층(2)과 상부 접착층(4)은 반도체 기판(1)에 대한 금속층(3)의 접착력을 높이고, 이물질이 금속층(3)에 침투하는 것을 방지하기 위해 선택적으로 증착하는 막으로서, 상, 하부 접착층(4, 2)은 Ti 또는 TiN으로 이루어지고, 스퍼터링 등의 방법을 이용해 소정 두께로 형성한다.
그리고 금속층(3)은 알루미늄을 스퍼터링 등의 방법을 이용해 하부 접착층(2)보다 큰 두께로 형성하며, 바람직하게 4000∼6000Å 정도의 두께로 증착한다.
이어서 상부 접착층(4) 위에 포토레지스트를 도포한 다음, 노광 마스크(미도시)를 이용한 노광 및 현상을 실시하여 식각될 부위를 노출시키는 소정 패턴의 식각 베리어(5)를 형성한다.
다음으로, 도 1b에 도시한 바와 같이 C3F8, BCl3및 Ar을 식각 가스로 사용하는 초기 식각 공정을 진행한다. 이로서 식각 베리어(5)로 보호되지 않은 부위의 상부 접착층(4)을 건식 식각하여 금속층(3)의 표면을 노출시킨다.
초기 식각을 진행하기 위한 공정 조건은 압력 12mT, 소스 파워 1200W, 바이어스 파워 130W, C3F81∼200sccm, BCl31∼100sccm, Ar 1∼100sccm으로 설정하며, 바람직하게 C3F860sccm, BCl350sccm, Ar 30sccm으로 설정한다. 이러한 초기 식각 공정에서 Ti 또는 TiN의 식각률은 3000∼4000Å/min이고, 알루미늄의 식각률은 3001∼4000Å/min으로 이루어진다.
이어서, 도 1c에 도시한 바와 같이 C3F8, NF3및 N2를 식각 가스로 사용하는 메인 식각 공정을 진행한다. 이로서 식각 베리어(5)로 보호되지 않은 부위의 금속층(3)을 건식 식각하여 하부 접착층(2)의 표면을 노출시킨다.
메인 식각을 진행하기 위한 공정 조건은 압력 12mT, 소스 파워 1000W, 바이어스 파워 100W, C3F81∼200sccm, NF31∼100sccm, N21∼100sccm으로 설정하며, 바람직하게 C3F890sccm, NF350sccm, N210sccm으로 설정한다. 이러한 메인 식각 공정에서 Ti 또는 TiN의 식각률은 5000∼6500Å/min이고, 알루미늄의 식각률은 6000∼7000Å/min으로 이루어진다.
그리고 도 1d에 도시한 바와 같이 C3F8, NF3및 N2를 식각 가스로 사용하는 과식각 공정을 진행한다. 이로서 식각 베리어(5)로 보호되지 않은 부위의 하부 접착층(2)을 건식 식각하여 잔류한 금속층(3) 하부에만 하부 접착층(2)을 잔류시킨다.
과식각을 진행하기 위한 공정 조건은 압력 12mT, 소스 파워 1000W, 바이어스 파워 80W, C3F81∼200sccm, NF31∼100sccm, N21∼100sccm으로 설정하며, 바람직하게 C3F880sccm, NF350sccm N25sccm으로 설정한다. 이러한 과식각 공정에서 Ti 또는 TiN의 식각률은 4000∼5000Å/min이고, 알루미늄의 식각률은 5500∼6500Å/min으로 이루어진다.
이와 같이 본 발명에서는 초기 식각 공정과 메인 식각 공정 및 과식각 공정을 진행할 때에, 금속층(3)을 구성하는 알류미늄과 직접적으로 반응하지 않는 카본, 플루오르 계열의 C3F8가스를 주식각 가스로 사용하며, N2가스를 폴리머 생성용으로 소량 첨가한다.
전술한 C3F8가스와 NF3가스는 알루미늄과 직접적으로 반응하지 않음에 따라 금속층(3)의 부식을 일으킬 염려가 거의 없으며, C3F8은 일반적으로 널리 사용되는 CF4가스보다 식각률 면에서 우수한 특성을 나타내어 금속 배선 형성에 보다 유리한 점이 있다.
마지막으로 상부 접착층(4) 위에 잔류한 식각 베리어(5)를 제거하여 도 1e에 도시한 금속 배선(6)을 완성한다. 이 때, 본 발명에서는 전술한 C3F8가스와 NF3가스를 주식각 가스로 사용함에 따라, 금속층(3) 식각후 식각 베리어(5)를 즉시 제거하지 않아도 금속 배선(6) 품질에 영향을 미치지 않는다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이와 같이 본 발명에 따르면, 금속 배선에 부식이 일어나는 문제를 해소하여 반도체 소자의 오작동을 방지하고, 반도체 소자의 수율을 크게 향상시킨다. 또한 본 발명에 따르면 금속층을 식각한 다음 식각 베리어를 즉시 제거하지 않아도 무방하므로 공정 조건에 미치는 제약을 감소시킬 수 있다.

Claims (7)

  1. 반도체 기판 상에 하부 접착층을 형성하는 단계;
    상기 하부 접착층 위에 알루미늄을 증착하여 금속층을 형성하는 단계;
    상기 금속층 위에 포토레지스트를 도포하고 노광 및 현상하여 식각될 부위를 노출시키는 식각 베리어를 형성하는 단계;
    C3F8와 NF3가스를 주식각 가스로 사용하여 상기 식각 베리어로 보호되지 않은 부위의 금속층과 하부 접착층을 식각하는 단계; 및
    상기 금속층 위에 잔류한 식각 베리어를 제거하는 단계
    를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1항에 있어서,
    상기 금속층을 형성할 때에는 알루미늄을 4000∼6000Å 두께로 증착하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1항에 있어서,
    상기 금속층 상에 상부 접착층을 형성하고, 상부 접착층 위에 상기 식각 베리어를 형성하며,
    상기 식각 베리어로 보호되지 않은 부위의 상부 접착층과 금속층 및 하부 접착층을 식각하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 3항에 있어서,
    상기 상부 접착층과 금속층 및 하부 접착층을 식각할 때에는,
    C3F81∼200sccm, BCl31∼100sccm, Ar 1∼100sccm 조건에서 상기 상부 접착층을 식각하는 초기 식각 단계;
    C3F81∼200sccm, NF31∼100sccm, N21∼100sccm 조건에서 상기 금속층을 식각하는 메인 식각 단계; 및
    C3F81∼200sccm, NF31∼100sccm, N21∼100sccm 조건에서 상기 하부 접착층을 식각하는 과식각 단계를 거쳐 진행하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 4항에 있어서,
    상기 초기 식각 단계를 진행할 때에는 공정 조건을 압력 12mT, 소스 파워 1200W, 바이어스 파워 130W, C3F860sccm, BCl350sccm, Ar 30sccm으로 설정하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 4항에 있어서,
    상기 메인 식각 단계를 진행할 때에는 공정 조건을 압력 12mT, 소스 파워1000W, 바이어스 파워 100W, C3F890sccm, NF350sccm, N210sccm으로 설정하는 반도체 소자의 금속 배선 형성 방법.
  7. 제 4항에 있어서,
    상기 과식각 단계를 진행할 때에는 공정 조건을 압력 12mT, 소스 파워 1000W, 바이어스 파워 80W, C3F880sccm, NF350sccm, N25sccm으로 설정하는 반도체 소자의 금속 배선 형성 방법.
KR10-2003-0006407A 2003-01-30 2003-01-30 반도체 소자의 금속 배선 형성 방법 KR100478498B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0006407A KR100478498B1 (ko) 2003-01-30 2003-01-30 반도체 소자의 금속 배선 형성 방법
US10/749,650 US7001843B2 (en) 2003-01-30 2003-12-30 Methods of forming metal lines in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0006407A KR100478498B1 (ko) 2003-01-30 2003-01-30 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20040069854A true KR20040069854A (ko) 2004-08-06
KR100478498B1 KR100478498B1 (ko) 2005-03-28

Family

ID=32822624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0006407A KR100478498B1 (ko) 2003-01-30 2003-01-30 반도체 소자의 금속 배선 형성 방법

Country Status (2)

Country Link
US (1) US7001843B2 (ko)
KR (1) KR100478498B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8372757B2 (en) 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
US7972970B2 (en) 2003-10-20 2011-07-05 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
KR100560941B1 (ko) * 2004-01-09 2006-03-14 매그나칩 반도체 유한회사 고전압 소자의 금속 배선 형성 방법
US20060016783A1 (en) * 2004-07-22 2006-01-26 Dingjun Wu Process for titanium nitride removal
KR100897813B1 (ko) * 2007-10-18 2009-05-15 주식회사 동부하이텍 반도체 소자의 배선 형성 방법
US8273603B2 (en) 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
US8748323B2 (en) 2008-07-07 2014-06-10 Macronix International Co., Ltd. Patterning method
WO2011028667A2 (en) 2009-09-02 2011-03-10 Novellus Systems, Inc. Reduced isotropic etchant material consumption and waste generation
JP7287767B2 (ja) * 2018-09-26 2023-06-06 株式会社アルバック ドライエッチング方法
US11380581B2 (en) 2018-11-09 2022-07-05 Globalfoundries U.S. Inc. Interconnect structures of semiconductor devices having a via structure through an upper conductive line
CN110739398A (zh) * 2019-10-12 2020-01-31 安徽熙泰智能科技有限公司 微显示器件阳极银反射层及阳极结构的蚀刻方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736192A (en) * 1995-07-05 1998-04-07 Fujitsu Limited Embedded electroconductive layer and method for formation thereof
US5843847A (en) * 1996-04-29 1998-12-01 Applied Materials, Inc. Method for etching dielectric layers with high selectivity and low microloading
US5886410A (en) 1996-06-26 1999-03-23 Intel Corporation Interconnect structure with hard mask and low dielectric constant materials
US6013582A (en) * 1997-12-08 2000-01-11 Applied Materials, Inc. Method for etching silicon oxynitride and inorganic antireflection coatings
US6291356B1 (en) * 1997-12-08 2001-09-18 Applied Materials, Inc. Method for etching silicon oxynitride and dielectric antireflection coatings
US6043163A (en) * 1997-12-29 2000-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. HCL in overetch with hard mask to improve metal line etching profile
US6323132B1 (en) * 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
EP1125314A1 (en) * 1998-07-10 2001-08-22 Applied Materials, Inc. Improved endpoint detection for substrate fabrication processes
US6177353B1 (en) * 1998-09-15 2001-01-23 Infineon Technologies North America Corp. Metallization etching techniques for reducing post-etch corrosion of metal lines
US6238582B1 (en) 1999-03-30 2001-05-29 Veeco Instruments, Inc. Reactive ion beam etching method and a thin film head fabricated using the method
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
US6268287B1 (en) * 1999-10-15 2001-07-31 Taiwan Semiconductor Manufacturing Company Polymerless metal hard mask etching
KR100512904B1 (ko) * 1999-12-24 2005-09-07 주식회사 하이닉스반도체 반도체소자의 제조방법
US6486108B1 (en) * 2000-05-31 2002-11-26 Micron Technology, Inc. Cleaning composition useful in semiconductor integrated circuit fabrication
US6635566B1 (en) * 2000-06-15 2003-10-21 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
US6692903B2 (en) * 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US6559001B2 (en) * 2001-05-30 2003-05-06 International Business Machines Corporation Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
US6930056B1 (en) * 2001-06-19 2005-08-16 Lsi Logic Corporation Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for integrated circuit structure
KR100548515B1 (ko) * 2003-07-09 2006-02-02 매그나칩 반도체 유한회사 반도체 소자의 금속 배선의 형성 방법

Also Published As

Publication number Publication date
US20040157435A1 (en) 2004-08-12
KR100478498B1 (ko) 2005-03-28
US7001843B2 (en) 2006-02-21

Similar Documents

Publication Publication Date Title
KR100478498B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100720481B1 (ko) 반도체 소자의 제조 방법
CN100423227C (zh) 半导体装置的制造方法
KR100450564B1 (ko) 반도체 소자의 금속 배선 후처리 방법
JPH05267157A (ja) 配線形成法
KR100548515B1 (ko) 반도체 소자의 금속 배선의 형성 방법
US20040106271A1 (en) Processing method of forming MRAM circuitry
US6291360B1 (en) Method of etching a layer
JP3324466B2 (ja) 金属配線のドライエッチング方法
US7488681B2 (en) Method for fabricating Al metal line
JPH07297281A (ja) 接続孔の製造方法
CN111293073B (zh) 沟槽制作方法
KR100600259B1 (ko) 반도체 소자의 제조 방법
KR970003837A (ko) 텅스텐 금속배선 형성방법
KR101107226B1 (ko) 반도체 소자의 금속배선 형성방법
KR100800165B1 (ko) 반도체 소자의 제조방법
KR100532748B1 (ko) 반도체 소자의 금속 배선층 제조 방법
US6376156B1 (en) Prevent defocus issue on wafer with tungsten coating on back-side
KR100253315B1 (ko) 반도체소자의 배선형성을 위한 식각방법
KR100450565B1 (ko) 반도체 소자의 금속 배선 후처리 방법
KR100467817B1 (ko) 반도체 소자의 금속배선 부식 방지방법
KR100652285B1 (ko) 포토레지스트 잔여물 제거 방법
KR100876860B1 (ko) 반도체 소자의 다층금속배선 형성방법
KR100563819B1 (ko) 반도체소자의 반사방지막 제조방법
US20080124914A1 (en) Method of fabricating flash memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee