KR20040069531A - 에프이디 패널의 화상결함방지구조 - Google Patents

Abstract

본 발명 에프이디 패널의 화상결함방지구조는 게이트 전극(103)과 캐소드 전극(104)을 통하여 메트릭스 어드레스 되어 에미터(101)에서 전자의 방출이 이루어지는 전계방출소자(102)를 구비하고, 그 전계방출소자(102)에서 방출되는 전자가 형광체(7)에 충돌하여 1개의 픽셀(100)을 발광시키며 디스플레이가 구현되는 에프이디 패널에서, 1개의 픽셀(100)에 적어도 2개 이상의 전계방출소자(102)를 설치하고, 그 전계방출소자(102)가 각각 독립적으로 동작되도록 하여, 1개의 소자가 이상이 발생되어도 나머지 소자가 동작되어 픽셀(100)의 형광체(7)를 발광시킴에 따라 전체의 화상은 이상없이 디스플레이 된다.

Description

에프이디 패널의 화상결함방지구조{CONTRAST DEFECT PREVENTABLE STRUCTURE OF FED PANEL}

본 발명은 에프이디 패널의 화상결함방지구조에 관한 것으로, 특히 제조과정중에 발생되는 일부소자의 결함으로 패널전체가 사용 못하게 되는 것을 방지할 수있도록 한 에프이디 패널의 화상결함방지구조에 관한 것이다.

정보통신 기술의 급속한 발달과 다양화되는 정보의 시각화 요구에 따라 전자 디스플레이의 수요는 더욱 증가하고, 요구되는 디스플레이 형태도 다양해지고 있다.

일예로 휴대용 정보기기와 같이 이동성이 강조되는 환경에서는 무게, 부피 및 소비전력이 작은 디스플레이가 요구되며, 대중을 위한 정보매체로 사용되는 경우에는 시야각이 넓은 대화면의 디스플레이 특성이 요구된다. 또한 이와 같은 요구를 만족시켜 나가기 위해 전자 디스플레이는 대형화, 저가격화, 고성능화, 고정세화, 박형화, 경량화 등의 조건이 필수적이어서 이러한 요구사항을 만족시키기 위해서는 기존의 CRT를 대체할 수 있는 가볍고 얇은 평판디스플레이장치의 개발이 절실히 필요하게 되었다.

현재 정보표시매개체의 대부분을 차지하고 있는 CRT는 성능을 우수하지만 대화면화를 하면 할수록 부피와 무게가 증가되고 고전압, 고소비전력 등의 문제점을 가지고 있다.

따라서, 이러한 CRT를 대체할 평판 디스플레이의 개발이 활발하게 진행되고 있으며, 현재 LCD, PDP, VFD 등은 상용화에 이르렇고, 그밖에 FED는 이들 디스플레이들의 단점을 모두 극복한 차세대 정보 통신용 평판 디스플레이로 주목을 받고 있다.

특히 전계방출소자(FED)는 전극구조가 간단하고, CRT와 같은 원리로 고속동작이 가능하며, 풀 칼라(full-color), 풀 그레이 스케일(full-gray scale), 높은휘도, 높은 비디오 레이트(video rate) 속도 등 디스플레이가 갖추어야야 할 장점들을 고루 갖추고 있다.

도 1은 종래 전계방출소자가 적용된 FED 패널의 개략단면도이고, 도 2는 도 1의 확대단면도이며, 도 3의 도 2의 개략적인 평면도로서, 이에 도시된 바와 같이, 에노드 플레이트(anode plate)(1)와 캐소드 플레이트(cathode plate)(2)가 진공상태의 갭(gap)(3)이 형성되도록 일정간격을 두고 상,하측에 설치되어 있고, 그 에노드 플레이트(1)와 캐소드 플레이트(2)의 사이에 갭(3)이 유지될 수 있도록 스페이서(spacer)(4)가 설치되어 있다.

그리고, 상기 에노드 플레이트(1)는 전면판(5)의 내측면에 콘트라스트(contrast)를 높이기 위한 블랙 메트릭스(black matrix)(6)와 형광체(7) 및 에노드 전극((8)이 차례로 형성되어 있다.

또한, 상기 캐소드 플레이트(2)는 기판(11)의 상면에 캐소드 전극(12)이 형성되어 있고, 그 캐소드 전극(12)의 상면에는 전자방출원인 에미터(emitter)(13)가 형성되어 있다.

또한, 상기 캐소드 전극(12)의 상측에는 에미터(13)에서 발생되는 전자를 끌어내기 위한 게이트(gate)(14a)가 형성된 게이트 전극(14)이 형성되어 있고, 게이트 전극(14)과 캐소드 전극(12)은 게이트 인슐레이터(insulator)(15)에 의해 절연이 되어 있다.

그리고, 상기 게이트 전극(14)의 상측에는 전자를 집속하기 위한 포커싱 전극(16)이 포커싱 인슐레이터(17)에 의해 절연되어 있다.

상기와 같이 설치되는 전계방출소자는 게이트 전극(14)과 캐소드 전극(12)의 양단에 충분한 전압이 인가되면 이로인해 강한 전계가 형성되며, 이와 같이 형성된 전계에 의해 에미터(13)에서 양자역학적 터널링 현상에 의해 전자들이 방출된다. 방출된 전자들은 게이트 전극(14)의 게이트(14a)를 통과하게 되며, 이때 전계방출어레이(FEA:Field Emitter Array)는 게이트 전극(14)과 캐소드 전극(12)을 통하여 메트릭스 어드레스(matrix addres)되며, 게이트 전극(14)에 전압이 걸리는 시간동안 전자의 방출되어 진다.

상기와 같이 방출되어 가속된 전자들은 상측의 에노드 전극(8) 후면에 위치한 형광체(7)의 픽셀(pixel)에 높은 에너지를 가지고 충돌하여 발광하며, 메트릭스 배열된 R(red), G(green), B(blue)의 형광체 도트들(phosphor dots)에 의해 칼라 디스플레이(color display)가 구현되어 진다.

그러나, 종래 마이크로 팁형 전계방출소자와는 달리 MIM(metal-insulator-metal) 타입의 전계방출소자는 1개의 픽셀에 1개가 형성되어 있어서 제조과정에서 1개의 전자방출소자가 손상이 되면 전체 이미지결함으로 나타나는 문제점이 있었다.

즉, VGA 해상도의 패널은 640×480의 라인이 존재하고, 이는 1개의 패널내에 약 30만개 정도의 전자방출소자가 존재한다는 것을 의미하고, 이 30만개의 전자방출소자 중에 몇 개의 결합이 발생되면 전체 이미지는 패시브(passive)구조에서 선결함으로 나타나서 전체제품의 불량을 초래하고, 이는 대량생산과정에서 전체수율을 저하시키게 된다.

상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 패널의 제조과정중에 몇 개의 소자결함으로 인하여 패널전체가 불량이 되는 것을 방지하여 대량생산과정에서의 전체수율이 향상되어지도록 하는데 적합한 에프이디 패널의 화상결함방지구조를 제공함에 있다.

도 1은 종래 전계방출소자가 적용된 FED 패널의 개략단면도.

도 2는 종래 A부의 확대단면도.

도 3은 도 2의 개략적인 평면도.

도 4는 본 발명의 일실시예에 따른 전계방출소자의 배치구조를 보인 평면도.

도 5는 본 발명의 다른실시예를 보인 평면도.

도 6은 본 발명의 또다른 실시예를 보인 평면도.

* 도면의 주요 부분에 대한 부호의 설명 *

100 : 픽셀 101 : 에미터

102,102',102",102"' : 전계방출소자 103,103' : 게이트 전극

104,104' : 캐소드 전극

상기와 같이 구성되는 본 발명의 목적을 달성하기 위하여

게이트 전극과 캐소드 전극을 통하여 메트릭스 어드레스 되어 에미터에서 전자의 방출이 이루어지는 전계방출소자를 구비하고, 그 전계방출소자에서 방출되는 전자가 형광체에 충돌하여 1개의 픽셀을 발광시키며 디스플레이가 구현되는 에프이디 패널에 있어서,

상기 전계방출소자가 1개의 픽셀에 적어도 2개이상 설치되고, 그 전계방출소자는 1개가 이상발생시 나머지가 동작될 수 있도록 각각 독립적으로 동작되게 한 것을 특징으로 하는 에프이디 패널의 화상결함방지구조가 제공된다.

이하, 상기와 같이 구성되는 본 발명 에프이디 패널의 화상결함방지구조를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.

도 4는 본 발명의 일실시예에 따른 전계방출소자의 배치구조를 보인 평면도로서, 도시된 바와 같이, 1개의 픽셀(100)에 에미터(101)를 가지는 2개의 전계방출소자(102)(102')가 형성되어 있고, 그 전계방출소자(102)(102')는 1개의 게이트 전극(103)과 그 게이트 전극(103)에 대하여 교차되도록 나란하게 형성된 2개의 캐소드 전극(104)(104')에 의해 각각 독립적으로 동작될 수 있도록 되어 있다.

상기와 같이 구성된 본 발명에서는 1개의 픽셀(100)에 독립적으로 동작되는 2개의 전계방출소자(102)(102')를 설치함에 따라 공정 진행중에 1개의 픽셀(100)에서 하나의 전계방출소자(102)에 이상이 발생되더라도 나머지의 전계방출소자(102')가 동작이되므로 최종 제품의 화상에는 영향을 주지 않으며, 그에 따라 에프이디 패널의 대량생산과정에서 생산수율을 현격히 향상시킬 수 있다.

도 5는 본 발명의 다른실시예를 보인 평면도로서, 이에 도시된 바와 같이, 1개의 픽셀(100)에 에미터(101)를 가지는 2개의 전계방출소자(102)(102')가 형성되어 있는 것은 도 4의 일실시예와 동일하다.

여기서 본 실시예에서는 1개의 게이트 전극(104)에 대하여 교차되도록 2개의 캐소드 전극(103)(103')을 나란하게 형성하여 전계방출소자(102)(102)가 형성되어 있다.

이와 같이 구성되는 전계방출소자(102)(102')가 설치되는 패널도 마찬가지로 각각의 전계방출소자(102)(102')는 독립적으로 동작되기 때문에 1개의 전계방출소자(102)가 이상이 발생되는 경우에도 나머지의 전계방출소자(102')에 의해 동작이 되므로 픽셀(101)은 이상없이 동작이 이루어지게 되며, 그에 따라 전체의 화상도 이상없이 디스플레이 된다.

도 6은 본 발명의 또다른 실시예를 보인 평면도로서, 도시된 바와 같이, 1개의 픽셀(100)에 에미터(101)를 가지는 4개의 전계방출소자(102)(102')(102")(102'")가 각각 독립적으로 동작될 수 있도록 되어있으며, 그 전계방출소자(102)(102')(102")(102'")들은 나란하게 형성되는 각각 2개의 캐소드 전극(103)(103')과 그 캐소드 전극(103)(103)들에 직교되도록 나란하게 형성되는 2개의 게이트 전극(104)(104')의 직교부위에 형성되어 진다.

상기와 같이 구성되는 본 발명의 실시예에 따르면, 1개의 전계방출소자(102)에 이상이 발생되어도 나머지 3개의 전계방출소자(102')(102")(102'")가 각각 독립적로 동작되므로 픽셀(100)의 동작에는 이상이 발생되지 않으며, 극단적으로 3개의 전계방출소자(102)(102')(102")가 이상이 발생되어도 나머지 1개의 전계방출소자(102'")가 동작되는 경우에 픽셀(100)은 동작이 되므로 전체의 화상에는 영향을 주지 않게 되어 패널의 제작시 소자의 이상에 의한 불량발생율이 감소되어 진다.

이상에서 상세히 설명한 바와 같이, 본 발명 에프이디 패널의 화상결함방지구조는 1개의 픽셀에 적어도 2개 이상의 전계방출소자를 설치하고, 그 전계방출소자가 각각 독립적으로 동작되도록 하여, 1개의 소자가 이상이 발생되어도 나머지 소자가 동작되어 픽셀의 형광체를 발광시킴에 따라 전체의 화상은 이상없이 디스플레이되어진다. 그에 따라 제조과정에서 1개의 소자의 불량에 의해 패널전체가 불량이되는 불량발생율을 감소시키게 되어 대량생산공장에서의 생산수율이 향상되어지는 효과가 있다.

Claims (4)

1. 게이트 전극과 캐소드 전극을 통하여 메트릭스 어드레스 되어 에미터에서 전자의 방출이 이루어지는 전계방출소자를 구비하고, 그 전계방출소자에서 방출되는 전자가 형광체에 충돌하여 1개의 픽셀을 발광시키며 디스플레이가 구현되는 에프이디 패널에 있어서,

   상기 전계방출소자가 1개의 픽셀에 적어도 2개이상 설치되고, 그 전계방출소자는 1개가 이상발생시 나머지가 동작될 수 있도록 각각 독립적으로 동작되게 한 것을 특징으로 하는 에프이디 패널의 화상결함방지구조.
2. 제 1항에 있어서,

   상기 전계방출소자는 공통으로 형성되는 1개의 게이트 전극에 2개의 캐소드 전극이 교차되는 부위에 각각 2개가 형성되는 것을 특징으로 하는 에프이디 패널의 화상결함방지구조.
3. 제 1항에 있어서,

   상기 전계방출소자는 공통으로 형성되는 1개의 캐소드 전극에 2개의 게이트 전극이 교차되는 부위에 각각 2개가 형성되는 것을 특징으로 하는 에프이디 패널의 화상결함방지구조.
4. 제 1항에 있어서,

   상기 전계방출소자는 나란하게 형성되는 2개의 게이트 전극과 2개의 캐소드 전극이 교차되는 부위에 형성되는 것을 특징으로 하는 에프이디 패널의 화상결함방지구조.