KR100511265B1 - 전계방출소자의 스페이서 및 스페이서 제조방법 - Google Patents

Abstract

본 발명은 종래의 전계방출소자의 스페이서에 있어서, 다수개의 다공성 그린시트와; 상기 다공성 그린시트를 적층하여 형성된 스페이서 플레이트와; 상기 스페이서 플레이트상의 에프이디(FED) 패널의 각각의 화소에 대응하는 위치에 격자형으로 다수개가 천공되어 형성된 도파공을; 포함하여 구성된 것을 특징으로 하는 전계방출소자의 스페이서와, 다수개의 폴리머칩이 균일하게 분포된 그린시트를 구비하는 그린시트구비단계와; 상기 그린시트중 일부의 표면에 스크린 프린팅 기법을 이용하여 전극층을 형성하는 전극층형성단계와; 상기 전극층형성단계를 거친 후 상기 그린시트를 적층하여 스페이서 플레이트를 형성하는 적층단계와; 상기 스페이서 플레이트 상에 에프이디 패널의 각각의 화소에 대응하는 위치에 격자형으로 천공하여 도파공을 형성하는 천공단계와; 상기 천공단계를 거친 후 상기 스페이서 플레이트를 소결하며 상기 폴리머칩를 소화시켜 상기 그린시트를 다공성구조로 형성하는 소결단계를; 포함하여 구성된 전계방출소자의 스페이서 제조방법을 제공함으로서, 전계방출소자의 스페이서를 일체로 형성하여, 패널에 걸리는 높은 압력을 고르게 분산시킬 수 있을 뿐만 아니라, 스페이서 제조의 단순화를 기할 수 있으며, 스페이서 배열 시 전체적인 배치만으로 간단히 배열할 수 있도록 하여 배열 및 접합 특성을 향상시켜 제조공정, 시간 및 비용을 절감시킬 수 있다. 또한, 스페이서가 다공성 구조로 형성됨으로서, 도파공사이에 통기가 가능하여 전계발광소자 디스플레이 패널제조를 위한 진공작업시 전체적으로 균일하게 진공화 시킬 수 있다.

Description

전계방출소자의 스페이서 및 스페이서 제조방법{FIELD EMISSION DEVICE SPACER AND MANUFACTURING METHOD THEREOF}

본 발명은 전계방출소자의 스페이서 및 스페이서의 제조방법에 관한 것으로서, 상세하게는 그린시트 제조 방법 및 가공기술을 이용하여 전계방출소자의 스페이서를 일체로 형성함으로서, 패널에 걸리는 높은 압력을 고르게 분산시킬 수 있을 뿐만 아니라, 스페이서 제조의 단순화를 기할 수 있으며, 스페이서 배열 시 전체적인 배치만으로 간단히 배열할 수 있도록 하여 배열 및 접합 특성을 향상시켜 제조공정, 시간 및 비용을 절감시킨 전계방출소자의 스페이서 및 스페이서의 제조방법에 관한 것이다.

정보통신 기술의 급속한 발달과 다양화되는 정보의 시각화 요구에 따라 전자 디스플레이의 수요는 더욱 증가하고, 요구되는 디스플레이 형태도 다양해지고 있다.

일 예로 휴대용 정보기기와 같이 이동성이 강조되는 환경에서는 무게, 부피 및 소비전력이 작은 디스플레이가 요구되며, 대중을 위한 정보매체로 사용되는 경우에는 시야각이 넓은 대화면의 디스플레이 특성이 요구된다. 또한 이와 같은 요구를 만족시켜 나가기 위해 전자 디스플레이는 대형화, 저가격화, 고성능화, 고정세화, 박형화, 경량화 등의 조건이 필수적이어서 이러한 요구사항을 만족시키기 위해서는 기존의 CRT를 대체할 수 있는 가볍고 얇은 평판디스플레이장치의 개발이 절실히 필요하게 되었다.

현재 정보표시매개체의 대부분을 차지하고 있는 CRT는 성능이 우수하지만 대화면화를 하면 할수록 부피와 무게가 증가되고 고전압, 고소비전력 등의 문제점을 가지고 있다.

따라서, 이러한 CRT를 대체할 평판 디스플레이의 개발이 활발하게 진행되고 있으며, 현재 LCD, PDP, VFD 등은 상용화에 이르렇고, 그밖에 FED는 이들 디스플레이들의 단점을 모두 극복한 차세대 정보 통신용 평판 디스플레이로 주목을 받고 있다.

특히 전계방출소자(FED:Field Emission Device)는 전극구조가 간단하고, CRT와 같은 원리로 고속동작이 가능하며, 풀 칼라(full-color), 풀 그레이 스케일(full-gray scale), 높은 휘도, 높은 비디오 레이트(video rate) 속도 등 디스플레이가 갖추어야야 할 장점들을 고루 갖추고 있다.

도 1은 종래 마이크로 팁형 전계방출소자가 적용된 FED 패널의 개략단면도이고, 도 2는 도 1의 A부 확대단면도로서, 이에 도시된 바와 같이, 에노드 플레이트(anode plate)(1)와 캐소드 플레이트(cathode plate)(2)가 진공상태의 갭(gap)(3)이 형성되도록 일정간격을 두고 상,하측에 설치되어 있고, 그 에노드 플레이트(1)와 캐소드 플레이트(2)의 사이에 갭(3)이 유지될 수 있도록 스페이서(spacer)(4)가 설치되어 있다. 상기 스페이서(4)에 의해서 도파공(18)이 형성된다.

그리고, 상기 에노드 플레이트(1)는 전면판(5)의 내측면에 콘트라스트(contrast)를 높이기 위한 블랙 메트릭스(black matrix)(6)와 형광체(7) 및 에노드 전극((8)이 차례로 형성되어 있고, 상기 스페이서(4)의 하측에는 그라운드 전극(9)이 형성되어 있다.

또한, 상기 캐소드 플레이트(2)는 기판(11)의 상면에 캐소드 전극(12)이 형성되어 있고, 그 캐소드 전극(12)의 상면에는 전자방출원인 에미터(emitter)(13)가 형성되어 있다.

또한, 상기 캐소드 전극(12)의 상측에는 에미터(13)에서 발생되는 전자를 끌어내기 위한 게이트(gate)(14a)가 형성된 게이트 전극(14)이 형성되어 있고, 게이트 전극(14)과 캐소드 전극(12)은 게이트 인슐레이터(insulator)(15)에 의해 절연이 되어 있다.

그리고, 상기 게이트 전극(14)의 상측에는 전자를 집속하기 위한 포커싱 전극(16)이 설치되어 있고, 그 포커싱 전극(16)과 게이트 전극(14)은 포커싱 인슐레이터(17)에 의해 절연되어 있다.

상기와 같이 설치되는 전계방출소자는 게이트 전극(14)과 캐소드 전극(12)의 양단에 충분한 전압이 인가되면 이로 인해 강한 전계가 형성되며, 그와 같이 형성된 전계에 의해 에미터(13)에서 양자역학적 터널링 현상에 의해 전자들이 방출된다. 방출된 전자들은 게이트 전극(14)의 게이트(14a)를 통과하게 되며, 이때 전계방출어레이(FEA:Field Emitter Array)는 게이트 전극(14)과 캐소드 전극(12)을 통하여 메트릭스 어드레스(matrix addres)되며, 게이트 전극(14)에 전압이 걸리는 시간동안 전자의 방출되어 진다.

상기와 같이 방출되어 가속된 전자들은 상측의 에노드 전극(8) 후면에 위치한 형광체(7)의 픽셀(pixel)에 높은 에너지를 가지고 충돌하여 발광하며, 메트릭스 배열된 R(red), G(green), B(blue)의 형광체 도트들(phosphor dots)에 의해 칼라 디스플레이(color display)가 구현되어 진다.

상기와 같은 전계방출소자에서 높은 색순도와 휘도를 갖는 패널을 제작하기 위해서는 에미터(13)에서 방출된 전자가 정확히 그에 대응되는 형광체(7)에 가속되어 충돌하여야 한다. 만약 전자가 에미터(13)에 해당하는 형광체(7)를 때리지 못하고 인접하고 있는 형광체(7)를 때리게 되면 인접 형광체(7)에서도 발광이 일어나서 색순도가 떨어지는 문제가 발생된다. 또한 해당되는 형광체(7)는 휘도가 그만큼 감소되어 어둡게 나타난다. 따라서 이상적인 전계방출소자의 전자빔은 캐소드 플레이트(2)에서 수직하게 이동하여 각 해당하는 형광체(7)만을 여기하여야 한다.

전자빔은 근본적으로 등전위면에 수직하게 이동하는 힘을 받게 된다. 서로 평행하게 마주보고 있는 캐소드 플레이트(2)와 에노드 플레이트(1) 사이에 전압이 인가되면 두판의 사이에는 두판과 평행인 등전위면이 형성되므로 전자빔은 캐소드 플레이트(2)에 수직하게 이동하여야 한다. 그러나 실제 전계방출소자에서는 이와 같은 전자빔의 이동을 방해하여 빔의 왜곡을 발생시키는 요소들이 존재한다.

여러 가지 요소들 중 스페이서(4)에 의한 전자빔의 왜곡이 가장 심각한 문제를 나타내고 있다. 전계방출소자 전계를 유지하기 위해서는 스페이서(4)는 기본적으로 절연체이어야 한다. 절연체는 이차전자 방출계수가 1보다 크기 때문에 인접 에미터(13)에서 전자빔을 맞는 경우 (+)로 대전이 이루어진다. 이런 스페이서(4)의 대전은 스페이서(4) 주변의 전계를 왜곡하고 이에 의하여 전자빔의 왜곡이 발생된다.

따라서, 종래에는 상기와 같은 전계왜곡을 방지하기 위한 여러 가지의 방안들이 제안되고 있다. 그 방안중 대표적인 것은 스페이서(4)의 측면에 이차전자방출계수가 낮은 물질을 증착하는 방법, 스페이서(4)의 측면에 전도성박막을 증착하는 방법, 스페이서(4)의 측면에 금속의 전극띠를 형성하는 방법 등이 있다. 그러나 이와 같은 방법들은 스페이서(4)를 제작한 후에 별도의 공정을 추가하여 행해지는 것으로 제조공수 및 제조원가를 증가시키는 문제점이 있었다.

또한, 종래의 20" 전계방출소자 패널을 구현하고자 하면, 수백개의 스페이서(4)가 형성되어야 하며, 이러한 스페이서(4)를 개별적으로 제조하여 위치시킬 경우 공정 시간 및 비용, 그리고 배열방법 등 여러가지 측면에서 어려움이 많다.

이러한 문제점을 해결하기 위해, 스크린 프린팅 방법이나 볼타입(ball type)의 스페이서 산포방법등이 제시되었다.

그러나, 스크린 프린팅 방법은 고전압형과 같은 높은 세장비를 가지는 스페이서를 제조하기 위해서 인쇄의 회수가 많아지며, 미세패턴을 정확히 배열하는데 어려움이 있다.

또한, 볼타입 스페이서 산포방법은 원하는 위치에 스페이서를 배치시키기 어렵고, 스페이서의 배치가 잘못되는 경우 게이트전극(14)에서 나오는 전자의 운동을 방해할 가능성이 높다는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하고자 안출된 것으로서, 그린시트 제조 방법 및 가공기술을 이용하여 전계방출소자의 스페이서를 일체로 형성함으로서, 패널에 걸리는 높은 압력을 고르게 분산시킬 수 있을 뿐만 아니라, 스페이서 제조의 단순화를 기할 수 있으며, 스페이서 배열 시 전체적인 배치만으로 간단히 배열할 수 있도록 하여 배열 및 접합 특성을 향상시켜 제조공정, 시간 및 비용을 절감시킨 전계방출소자의 스페이서 및 스페이서의 제조방법에 관한 것이다.

본 발명은 상술한 바와 같은 목적을 달성하기 위하여, 다수개의 다공성 그린시트와; 상기 다공성 그린시트를 적층하여 형성된 스페이서 플레이트와; 상기 스페이서 플레이트상의 에프이디(FED) 패널의 각각의 화소에 대응하는 위치에 격자형으로 다수개가 천공되어 형성된 도파공을; 포함하여 구성된 것을 특징으로 하는 전계방출소자의 스페이서를 제공한다.

또한, 상기 스페이서 플레이트의 그린시트 사이에 전극층이 형성된 것이 바람직하다.

그리고, 상기 전극층은 후막 공정인 스크린 프린팅을 이용하여 형성된 것이 효과적이다.

한편, 본 발명의 다른 분야에 따르면, 다수개의 폴리머칩이 균일하게 분포된 그린시트를 구비하는 그린시트구비단계와; 상기 그린시트를 적층하여 스페이서 플레이트를 형성하는 적층단계와; 상기 스페이서 플레이트 상에 에프이디 패널의 각각의 화소에 대응하는 위치에 격자형으로 천공하여 도파공을 형성하는 천공단계와; 상기 천공단계를 거친 후 상기 스페이서 플레이트를 소결하며 상기 폴리머칩를 소화시켜 상기 그린시트를 다공성구조로 형성하는 소결단계를; 포함하여 구성된 것을 특징으로 하는 전계방출소자의 스페이서 제조방법이 제공된다.

한편, 본 발명은 다수개의 폴리머칩이 균일하게 분포된 그린시트를 구비하는 그린시트구비단계와; 상기 그린시트중 일부의 표면에 스크린 프린팅 기법을 이용하여 전극층을 형성하는 전극층형성단계와; 상기 전극층형성단계를 거친 후 상기 그린시트를 적층하여 스페이서 플레이트를 형성하는 적층단계와; 상기 스페이서 플레이트상에 에프이디 패널의 각각의 화소에 대응하는 위치에 격자형으로 천공하여 도파공을 형성하는 천공단계와; 상기 천공단계를 거친 후 상기 스페이서 플레이트를 소결하며 상기 폴리머칩를 소화시켜 상기 그린시트를 다공성구조로 형성하는 소결단계를; 포함하여 구성된 전계방출소자의 스페이서 제조방법으로 구현될 수도 있다.

또한, 상기 폴리머칩은 구형으로 형성된 것이 바람직하다.

그리고, 상기 그린시트를 구비하는 단계는 다수개의 폴리머칩을 슬러리에 첨가한 후 캐스팅하여 그린시트를 형성하는 것이 효과적이다.

이하, 첨부도면을 참조하여 본 발명의 실시예에 관하여 상세히 설명한다.

다만, 본 발명을 설명함에 있어서, 공지된 기능 혹은 구성에 대해 구체적인 설명이 본 발명의 요지를 흩트리지 않도록 하기 위하여 생략하기로 한다.

또한, 전술한 구성과 동일 및 동일 상당부분에 대해서는 동일한 참조부호를 부여하고, 그에 대한 상세한 설명은 생략하기로 한다.

도3 내지 도8은 본 발명의 일실시예의 구조를 제조단계별로 도시한 도면으로서, 도3은 그린시트의 단면도, 도4는 다수개의 그린시트를 구비하는 단계의 사시도, 도5는 적층단계의 사시도, 도6은 천공단계의 사시도, 도7은 소결단계의 사시도, 도8은 도7의 Ⅷ부분의 분분 사시도이다.

도7에 도시된 바와 같이 본 발명의 일실시예의 전계방출소자 일체형 스페이서는 다수개의 그린시트(green sheet)(110)가 적층되어 형성된 스페이서 플레이트(110)와, 상기 스페이서 플레이트(100)상의 에프이디(FED) 패널의 각각의 화소에 대응하는 위치에 격자형으로 다수개가 천공되어 형성된 도파공(130)을 포함하여 구성된다. 상기 도파공(130)마다 상하에 에미터(13)와 형광체(7) 등이 형성되어 하나의 화소를 구성하게 된다.

상기 스페이서 플레이트(100)는 상기 그린시트(110) 사이에 형성된 전극층(120)을 포함하여 구성된다. 상기 전극층(120)은 후막공정인 스크린 프린팅 기법을 이용하여 그린시트(110)중 일부(110a)에 형성된다.

상기 그린시트(110)는 다수개의 구멍(112)이 형성된 다공성 그린시트(110)이다.

이러한 일체형 스페이서를 형성하는 제조방법은 다수개의 그린시트(110)를 구비하는 그린시트구비단계와, 상기 그린시트(110)중 일부(110a)의 표면에 스크린 프린팅 기법을 이용하여 전극층(120)을 형성하는 전극층형성단계와, 상기 전극층형성단계를 거친 후 상기 그린시트(110)를 적층하여 스페이서 플레이트(100)를 형성하는 적층단계와, 상기 스페이서 플레이트(100)상에 에프이디 패널의 각각의 화소에 대응하는 위치에 격자형으로 천공하여 도파공(130)을 형성하는 천공단계와, 상기 천공단계를 거친 후 상기 스페이서 플레이트(110)를 소결하는 소결단계를 포함하여 구성된다.

상기 그린시트구비단계에서는 다수개의 폴리머칩(111)을 그린시트 제조를 위한 슬러리(slurry) 제조시에 첨가하고, 케스팅(casting)하여 다수개의 폴리머칩이 그린시트(110) 전체에 걸쳐 균일하게 분포되도록 한다. 상기 폴리머칩(111)은 구형(ball type)으로 형성된다.

상기 소결단계에서 상기 폴리머칩(111)을 소화(燒火)시켜 제거하게 되면, 상기 폴리머칩(111)이 차지하던 공간이 구멍(112)으로 형성되게 된다.

이외의 제조단계는 일반적인 그린시트의 제조방법 및 이의 가공방법과 동일하다.

본 발명의 일실시예는 그린시트 제조 방법 및 가공기술을 이용하여 전계방출소자의 스페이서를 일체로 형성함으로서, 패널에 걸리는 높은 압력을 고르게 분산시킬 수 있을 뿐만 아니라, 스페이서 제조의 단순화를 기할 수 있으며, 스페이서 배열 시 전체적인 배치만으로 간단히 배열할 수 있도록 하여 배열 및 접합 특성을 향상시켜 제조공정, 시간 및 비용을 절감시킬 수 있다.

또한, 스페이서가 다공성 구조로 형성됨으로서, 도파공사이에 통기가 가능하여 전계발광소자 디스플레이 패널제조를 위한 진공작업시 전체적으로 균일하게 진공화 시킬 수 있다.

또한, 전극층을 그린시트(110a)의 상면에 후막공정으로 형성함에 따라서, 스페이서에 충전된 전하를 외부로 방출할 수 있을 뿐만 아니라, 박막으로 제작하는 경우에 소요되는 복잡한 공정을 줄여 제작이 간단하고 제조비용을 절감시킨다.

이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니며, 특허청구범위에 기재된 범주 내에서 적절하게 변경 가능한 것이다.

이상에서 살펴본 바와 같은 본 발명의 실시예에 의하면 다음과 같은 사항을 포함하는 다양한 효과를 기대할 수 있다. 다만, 본 발명이 하기와 같은 효과를 모두 발휘해야 성립되는 것은 아니다.

먼저, 그린시트 제조 방법 및 가공기술을 이용하여 전계방출소자의 스페이서를 일체로 형성함으로서, 패널에 걸리는 높은 압력을 고르게 분산시킬 수 있을 뿐만 아니라, 스페이서 제조의 단순화를 기할 수 있으며, 스페이서 배열 시 전체적인 배치만으로 간단히 배열할 수 있도록 하여 배열 및 접합 특성을 향상시켜 제조공정, 시간 및 비용을 절감시킬 수 있다.

또한, 스페이서가 다공성 구조로 형성됨으로서, 도파공사이에 통기가 가능하여 전계발광소자 디스플레이 패널제조를 위한 진공작업시 전체적으로 균일하게 진공화 시킬 수 있다.

또한, 전극층을 그린시트의 상면에 후막공정으로 형성함에 따라서, 스페이서에 충전된 전하를 외부로 방출할 수 있을 뿐만 아니라, 박막으로 제작하는 경우에 소요되는 복잡한 공정을 줄여 제작이 간단하고 제조비용을 절감시킨다.

도1 및 도2는 종래의 전계방출소자가 적용된 FED 패널의 구조를 도시한 것으로서,

도 1은 FED 패널의 개략단면도

도 2는 도 1의 A부 확대단면도

도3 내지 도8은 본 발명의 일실시예의 구조를 제조단계별로 도시한 도면으로서,

도3은 그린시트의 단면도

도4는 다수개의 그린시트를 구비하는 단계의 사시도

도5는 적층단계의 사시도

도6은 천공단계의 사시도

도7은 소결단계의 사시도

도8은 도7의 Ⅷ부분의 분분 사시도

**도면의 주요부분에 대한 부호의 설명**

100: 스페이서 플레이트 110: 그린시트

111: 폴리머칩 112: 구멍

120: 전극층 130: 도파공

Claims (7)

1. 다수개의 다공성 그린시트와;

   상기 다공성 그린시트를 적층하여 형성된 스페이서 플레이트와;

   상기 스페이서 플레이트상의 에프이디(FED) 패널의 각각의 화소에 대응하는 위치에 격자형으로 다수개가 천공되어 형성된 도파공을;

   포함하여 구성된 것을 특징으로 하는 전계방출소자의 스페이서.
2. 제1항에 있어서,

   상기 스페이서 플레이트의 그린시트 사이에 전극층이 형성된 것을 특징으로 하는 전계방출소자의 스페이서.
3. 제2항에 있어서, 상기 전극층은

   후막 공정인 스크린 프린팅을 이용하여 형성된 것을 특징으로 하는 전계방출소자의 스페이서.
4. 제1항의 스페이서를 제조하는 방법으로서,

   다수개의 폴리머칩이 균일하게 분포된 그린시트를 구비하는 그린시트구비단계와;

   상기 그린시트를 적층하여 스페이서 플레이트를 형성하는 적층단계와;

   상기 스페이서 플레이트상에 에프이디 패널의 각각의 화소에 대응하는 위치에 격자형으로 천공하여 도파공을 형성하는 천공단계와;

   상기 천공단계를 거친 후 상기 스페이서 플레이트를 소결하며 상기 폴리머칩를 소화시켜 상기 그린시트를 다공성구조로 형성하는 소결단계를;

   포함하여 구성된 것을 특징으로 하는 전계방출소자의 스페이서 제조방법.
5. 제2항의 스페이서를 제조하는 방법으로서,

   다수개의 폴리머칩이 균일하게 분포된 그린시트를 구비하는 그린시트구비단계와;

   상기 그린시트중 일부의 표면에 스크린 프린팅 기법을 이용하여 전극층을 형성하는 전극층형성단계와;

   상기 전극층형성단계를 거친 후 상기 그린시트를 적층하여 스페이서 플레이트를 형성하는 적층단계와;

   상기 스페이서 플레이트상에 에프이디 패널의 각각의 화소에 대응하는 위치에 격자형으로 천공하여 도파공을 형성하는 천공단계와;

   상기 천공단계를 거친 후 상기 스페이서 플레이트를 소결하며 상기 폴리머칩를 소화시켜 상기 그린시트를 다공성구조로 형성하는 소결단계를;

   포함하여 구성된 것을 특징으로 하는 전계방출소자의 스페이서 제조방법.
6. 제4항 또는 제5항에 있어서, 상기 폴리머칩은

   구형으로 형성된 것을 특징으로 하는 전계방출소자의 스페이서 제조방법.
7. 제4항 또는 제5항에 있어서, 상기 그린시트를 구비하는 단계는

   다수개의 폴리머칩을 슬러리에 첨가한 후 캐스팅하여 그린시트를 형성하는 것을 특징으로 하는 전계방출소자의 스페이서 제조방법.