KR20040069529A - 에프이디 패널의 그라운드 전극구조 - Google Patents

Abstract

본 발명 에프이디 패널의 그라운드 전극구조는 스페이서(104)의 하측에 그라운드 전극(301)이 설치되어 있는 에프이디 패널에서, 상기 스페이서(104)의 하측에 설치되는 그라운드 전극(301)을 비저항이 스페이서(104) 보다는 낮고 배선라인(미도시) 보다는 높은 물질로 제작하여, 패널제작과정에서 그라운드 전극(301)과 배선 라인이 접촉되어도 쇼트에 의한 영향이 매우 작아서 신호교란이 발생되지 않으며, 상기와 같이 그라운드 전극(301)과 배선라인의 접촉을 방지하기 위해 필수적으로 사용되는 완충층을 배제함으로서, 공수절감에 따른 제조비용절감 및 생산성이 향상되어진다.

Description

에프이디 패널의 그라운드 전극구조{GROUND ELECTRODE STRUCTURE OF FED PANEL}

본 발명은 에프이디 패널의 그라운드 전극구조에 관한 것으로, 특히 스페이서의 하단부에 설치되는 그라운드 전극과 배선라인의 쇼트에 의해 신호교란이 발생되는 것을 방지함과 아울러 별도의 완충층이 필요없는 에프이디 패널의 그라운드 전극구조에 관한 것이다.

정보통신 기술의 급속한 발달과 다양화되는 정보의 시각화 요구에 따라 전자디스플레이의 수요는 더욱 증가하고, 요구되는 디스플레이 형태도 다양해지고 있다.

일예로 휴대용 정보기기와 같이 이동성이 강조되는 환경에서는 무게, 부피 및 소비전력이 작은 디스플레이가 요구되며, 대중을 위한 정보매체로 사용되는 경우에는 시야각이 넓은 대화면의 디스플레이 특성이 요구된다. 또한 이와 같은 요구를 만족시켜 나가기 위해 전자 디스플레이는 대형화, 저가격화, 고성능화, 고정세화, 박형화, 경량화 등의 조건이 필수적이어서 이러한 요구사항을 만족시키기 위해서는 기존의 CRT를 대체할 수 있는 가볍고 얇은 평판디스플레이장치의 개발이 절실히 필요하게 되었다.

현재 정보표시매개체의 대부분을 차지하고 있는 CRT는 성능을 우수하지만 대화면화를 하면 할수록 부피와 무게가 증가되고 고전압, 고소비전력 등의 문제점을 가지고 있다.

따라서, 이러한 CRT를 대체할 평판 디스플레이의 개발이 활발하게 진행되고 있으며, 현재 LCD, PDP, VFD 등은 상용화에 이르렇고, 그밖에 FED는 이들 디스플레이들의 단점을 모두 극복한 차세대 정보 통신용 평판 디스플레이로 주목을 받고 있다.

특히 전계방출소자(FED:Field Emission Device)는 전극구조가 간단하고, CRT와 같은 원리로 고속동작이 가능하며, 풀 칼라(full-color), 풀 그레이 스케일(full-gray scale), 높은 휘도, 높은 비디오 레이트(video rate) 속도 등 디스플레이가 갖추어야야 할 장점들을 고루 갖추고 있다.

도 1은 종래 마이크로 팁형 전계방출소자가 적용된 FED 패널의 개략단면도이고, 도 2는 도 1의 A부 확대단면도로서, 이에 도시된 바와 같이, 에노드 플레이트(anode plate)(1)와 캐소드 플레이트(cathode plate)(2)가 진공상태의 갭(gap)(3)이 형성되도록 일정간격을 두고 상,하측에 설치되어 있고, 그 에노드 플레이트(1)와 캐소드 플레이트(2)의 사이에 갭(3)이 유지될 수 있도록 스페이서(spacer)(4)가 설치되어 있다.

그리고, 상기 에노드 플레이트(1)는 전면판(5)의 내측면에 콘트라스트(contrast)를 높이기 위한 블랙 메트릭스(black matrix)(6)와 형광체(7) 및 에노드 전극((8)이 차례로 형성되어 있고, 상기 스페이서(4)의 하측에는 그라운드 전극(9)이 형성되어 있다.

또한, 상기 캐소드 플레이트(2)는 기판(11)의 상면에 캐소드 전극(12)이 형성되어 있고, 그 캐소드 전극(12)의 상면에는 전자방출원인 에미터(emitter)(13)가 형성되어 있다.

또한, 상기 캐소드 전극(12)의 상측에는 에미터(13)에서 발생되는 전자를 끌어내기 위한 게이트(gate)(14a)가 형성된 게이트 전극(14)이 형성되어 있고, 게이트 전극(14)과 캐소드 전극(12)는 게이트 인슐레이터(insulator)(15)에 의해 절연이 되어 있다.

그리고, 상기 게이트 전극(14)의 상측에는 전자를 집속하기 위한 포커싱 전극(16)이 포커싱 인슐레이터(17)에 의해 절연되어 있다.

상기와 같이 설치되는 전계방출소자는 게이트 전극(14)과 캐소드 전극(12)의양단에 충분한 전압이 인가되면 이로인해 강한 전계가 형성되며, 이와 같이 형성된 전계에 의해 에미터(13)에서 양자역학적 터널링 현상에 의해 전자들이 방출된다. 방출된 전자들은 게이트 전극(14)의 게이트(14a)를 통과하게 되며, 이때 전계방출어레이(FEA:Field Emitter Array)는 도 3에서와 같이 게이트 전극(14)과 캐소드 전극(12)을 통하여 메트릭스 어드레스(matrix addres)되며, 게이트 전극(14)에 전압이 걸리는 시간동안 전자의 방출되어 진다.

상기와 같이 방출되어 가속된 전자들은 상측의 에노드 전극(8) 후면에 위치한 형광체(7)의 픽셀(pixel)에 높은 에너지를 가지고 충돌하여 발광하며, 메트릭스 배열된 R(red), G(green), B(blue)의 형광체 도트들(phosphor dots)에 의해 칼라 디스플레이(color display)가 구현되어 진다.

그러나, 상기와 같은 종래의 FED 패널은 발생되는 전자빔의 특성상 평행전계의 왜곡을 방지하기 위해 스페이서(4)의 측면에 전도성 박막(미도시)이 증착되어지며, 그와 같이 전도성박막이 증착되는 경우에 스페이서(4)와 캐소드 플레이트(2) 간의 미세간격으로 인하여 발생되는 전계의 집중에 의해 아킹이 발생되는 것을 억제하고 대전입자들이 빠져나갈수 있는 경로가 되도록 스페이서(4)의 하측에 그라운드 전극(9)이 필수적으로 설치되어야 하는데, 패널의 조립과정에서 스페이서(4)가 누르는 압력에 의해 절연막이 파손되며 그라운드 전극(9)과 배선막들이 접촉되어 신호교란을 발생시키는 문제점이 있었다.

상기와 같은 문제점을 해결하기 위한 방법으로 캐소드 플레이트(2)의 상면에 그라운드 전극(9)를 지지함과 아울러 완충하기 위한 폴리이미드 재질의 완충층을형성하는 방법이 알려지고 있으나, 이는 완충층을 형성하기 위한 별도의 공정이 추가되어야 하고, 또한 소자의 동작중에 전자가 완충층에 충돌하여 유기물기체가 발생되어 패널의 내부 압력을 상승시키는 단점을 가지고 있었다.

상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 스페이서의 하측에 그라운드 전극을 설치함에 있어서 별도의 완충층을 형성하기 않고도 배선라인들과 접촉에 의한 신호교란이 발생되는 것을 방지할 수 있도록 하는데 적합한 에프이디 패널의 그라운드 전극구조를 제공함에 있다.

도 1은 종래 마이크로 팁형 전계방출소자가 적용된 FED 패널의 개략단면도.

도 2는 종래 A부의 확대단면도.

도 3은 본 발명의 그라운드 전극구조를 가지는 MIM형 FED 패널의 개략단면도.

도 4는 본 발명에 따른 그라운드 전극이 설치된 상태의 확대도.

* 도면의 주요 부분에 대한 부호의 설명 *

104 : 스페이서 301 : 그라운드 전극

상기와 같이 구성되는 본 발명의 목적을 달성하기 위하여

스페이서의 하측에 그라운드 전극이 설치되어 있는 에프이디 패널에 있어서,

상기 그라운드 전극은 비저항이 스페이서 보다는 낮고 배선라인 보다는 높은 비저항을 가지는 물질로 이루어지는 것을 특징으로 하는 에프이디 패널의 그라운드 전극구조가 제공된다.

이하, 상기와 같이 구성되는 본 발명 에프이디 패널의 그라운드 전극구조를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.

도 3은 본 발명의 그라운드 전극구조를 가지는 MIM형 FED 패널의 개략단면도이고, 도 4는 본 발명에 따른 그라운드 전극이 설치된 상태의 확대도로서, 도시된 바와 같이, 상부의 에노드 플레이트(101)와 하부의 캐소드 플레이트(102)가 일정간격으로 두고 배치되어 있고, 그 에노드 플레이트(101)와 캐소드 플레이트(102) 사이의 가장자리에는 내부를 진공으로 유지할 수 있도록 실링하는 실링재(103)가 설치되어 있으며, 그 실링재(103)가 설치된 에노드 플레이트(101)와 캐소드 플레이트(102)의 내부에는 에노드 플레이트(101)와 캐소드 플레이트(102)가 항상 일정간격이 유지될 수 있도록 스페이서(104)가 설치되어 있다.

그리고, 상기 에노드 플레이트(101)는 소정면적의 전면유리(111) 내측면에 형광체(112)가 형성된 구조로 되어 있다.

또한, 상기 캐소드 플레이트(102)는 후면유리(201)의 상면에 형성되는 제1버퍼층(202) 및 제2버퍼층(203)과, 그 제2버퍼층(203)의 상면에 형성되는 하부전극(204)과, 그 하부전극(204)의 상면에 형성되는 터널절연막(205)과, 그 터널절연막(205)의 외측에 형성되는 필드절연막(206)과, 상기 터널절연막(205)의 상면에 형성되는 상부전극(207)과, 그 상부전극(207의 외측에 형성되는 상부전극버스(208)와, 그 상부전극버스(208)의 상부에 차례로 형성되는 오버행 절연막(209) 및 탑전극(210)으로된 MIM(metal-insulator-metal)형의 전계방출소자(211)들이 형성되어 있어서, 상부전극(207)과 하부전극(204)에 전계를 가했을때 터널절연막(205)에서 전자가 상측의 형광체(112) 방향으로 방출되어지도록 되어 있다.

그리고, 상기 에노드 플레이트(101)와 캐소드 플레이트(102)의 사이에 설치되는 스페이서(104)의 하측에는 스페이서(104)와 캐소드 플레이트(102) 간의 미세간격으로 인하여 발생되는 전계의 집중에 의해 아킹이 발생되는 것을 억제하고 대전입자들이 빠져나갈 수 있는 경로가 되도록 그라운드 전극(301)이 설치되어 있는데, 이와 같이 설치되는 그라운드 전극(301)은 스페이서(104)의 비저항 보다는 낮고, 캐소드 플레이트(102)에 형성된 배선라인(미도시)의 비저항 보다는 높은 물질로 되어 있다.

즉, 본 발명에서의 제작예를 좀더 상세히 설명하면, 스페이서(104)를 비저항이 10⁸-10¹¹Ωcm정도인 물질, 가령 10⁹Ωcm인 물질로 제작하고, 그 스페이서(104)의 하측에 설치되는 그라운드 전극(301)을 그보다 10²Ωcm정도 낮은 10⁷Ωcm 정도 이하의 물질로 제작하는 경우에, 에노드 플레이트(101)에 인가되는 전압이 10kV라고 가정하면 스페이서(104)에서 거의 10kV정도의 전압강하가 일어나고, 그라운드 전극(301)에서는 0.01kV정도의 전압강하가 일어나서, 이 그라운드 전극(301)에 의한 평행전계의 왜곡도 무시해도될 정도의 작은 양이 발생된다.

또한, 캐소드 플레이트(102)의 배선라인은 일반적으로 Al 등의 금속인데, 이들의 비저항은 수μΩ정도이고, 그라운드 전극(301)의 비저항은 10⁷Ωcm정도 이므로 이들 사이의 비저항의 차이는 10¹³Ωcm 정도가 되며, 이들 사이의 전류값의 차이도 디맨젼(dimemsion)이 동일하다고 가정하면 이들 사이에 접촉에 의한 쇼트의 영향은 무시할 정도로 작은 값이다.

상기와 같이 비저항값이 10⁰-10⁹Ωcm 사이를 가지는 그라운드 전극(301)를 제작하기 위한 물질로는 비정질 실리콘, 도핑된 비정질 실리콘, 결정질 실리콘, Ge 등의 단원자 물질 또는 비저항을 만족하는 산화물, 질화물, 탄화물, 붕화물 등이사용가능하다.

따라서, 본 발명에서와 같은 그라운드 전극(301)이 설치되는 경우에 그라운드 전극(301)과 캐소드 플레이트(102)에 형성되는 배선라인의 쇼트를 방지하기 위한 추가적인 작업을 생략할 수 있어서, 패널의 제조공정이 단순화되어 진다.

이상에서 상세히 설명한 바와 같이, 본 발명 에프이디 패널의 그라운드 전극구조는 스페이서의 하측에 설치되는 그라운드 전극을 비저항이 스페이서 보다는 낮고 배선라인 보다는 높은 물질로 제작하여, 패널제작과정에서 그라운드 전극과 배선 라인이 접촉되어도 쇼트에 의한 영향이 매우 작아서 신호교란이 발생되지 않는 효과가 있다.

또한, 상기와 같이 그라운드 전극과 배선라인의 접촉을 방지하기 위해 필수적으로 사용되는 완충층을 배제함으로서, 공수절감에따른 제조비용절감 및 생산성이 향상되어지는 효과가 있다.

Claims (2)

1. 스페이서의 하측에 그라운드 전극이 설치되어 있는 에프이디 패널에 있어서,

   상기 그라운드 전극은 비저항이 스페이서 보다는 낮고 배선라인 보다는 높은 10⁰-10⁹Ωcm 사이의 비저항을 가지는 물질로 이루어진 것을 특징으로 하는 에프이디 패널의 그라운드 전극구조.
2. 제 1항에 있어서,

   상기 비저항을 갖는 물질은 비정질 실리콘, 도핑된 비정질 실리콘, 결정질 실리콘, Ge 등의 단원자 물질 또는 비저항을 만족하는 산화물, 질화물, 탄화물, 붕화물 중 어느한 물질인 것을 특징으로 하는 에프이디 패널의 그라운드 전극구조.