KR20040061494A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR20040061494A
KR20040061494A KR1020020087761A KR20020087761A KR20040061494A KR 20040061494 A KR20040061494 A KR 20040061494A KR 1020020087761 A KR1020020087761 A KR 1020020087761A KR 20020087761 A KR20020087761 A KR 20020087761A KR 20040061494 A KR20040061494 A KR 20040061494A
Authority
KR
South Korea
Prior art keywords
image data
disable signal
liquid crystal
gate voltage
timing controller
Prior art date
Application number
KR1020020087761A
Other languages
Korean (ko)
Other versions
KR100925291B1 (en
Inventor
김형대
박정국
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020020087761A priority Critical patent/KR100925291B1/en
Publication of KR20040061494A publication Critical patent/KR20040061494A/en
Application granted granted Critical
Publication of KR100925291B1 publication Critical patent/KR100925291B1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: An LCD device is provided to mask data by using a disable signal, in order to exclude a possibility of unnecessary data being outputted caused by an unknown state of a driving portion when power is turned off, thereby improving reliability on a product. CONSTITUTION: An LCD panel consists of an array of pixels with a switch, and displays an image. A timing controller generates image data and a gate voltage, and generates a disable signal by adjusting synchronization to a moment when input power is turned off. A source driver(500) receives the image data from the timing controller, and supplies the received image data to the LCD panel. A gate driver receives the gate voltage from the timing controller, supplies the gate voltage to the switch of the pixels, and controls the switch. The source driver(500) masks the image data when the disable signal is activated.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}Liquid crystal display {LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정 표시 장치에 관한 것으로서 특히, 잔류 직류 성분을 줄이므로써 불필요한 데이터가 화면에 출력되는 것을 방지하는 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device which prevents unnecessary data from being output on a screen by reducing residual DC components.

일반적인 파워 온/오프 시퀀스에서는 도 1에 도시되어 있는 바와 같이 타이밍 제어부(미도시)에서 로직 전원이 꺼지고 난 후에 외부의 3.3V 전원이 꺼지게 된다. 이러한 파워 시퀀스에 의하면 턴오프되는 경우 Vdd와 로직 전압 사이에는 0 내지 50ms 정도의 시간 차이가 존재한다. 도 1에서 (a)는 구동부의 전원 전압을, (b)는 구동부의 로직 신호를, (c)는 백라이트의 전원 전압을 각각 가리킨다. 결과적으로 도 2에 도시되어 있는 바와 같이 전원과 액정 전압 사이에는 약 3 내지 8ms의 시간 차이가 존재하게 된다. 도 2에서 (a)는 액정 전압을, (b)는 구동부의 전원 전압을 각각 가리킨다. 게이트 구동부 및 소오스 구동부(이하, 총칭하여 구동부)에는 신호가 들어오지 않더라도 액정 전압이 가해지므로 구동부의 상태가 불분명하게 되어 불필요한 데이터가 화면에 출력될 수 있다.In the general power on / off sequence, as shown in FIG. 1, the external 3.3V power is turned off after the logic power is turned off in the timing controller (not shown). According to this power sequence, when turned off, there is a time difference of about 0 to 50 ms between Vdd and the logic voltage. In FIG. 1, (a) indicates a power supply voltage of the driver, (b) indicates a logic signal of the driver, and (c) indicates a power supply voltage of the backlight. As a result, as shown in FIG. 2, there is a time difference of about 3 to 8 ms between the power supply and the liquid crystal voltage. In FIG. 2, (a) indicates a liquid crystal voltage, and (b) indicates a power supply voltage of a driving unit. Since no liquid crystal voltage is applied to the gate driver and the source driver (hereinafter, generically, the driver), the state of the driver is unclear and unnecessary data may be output to the screen.

본 발명은 기존의 파워 온/오프 시퀀스에서 구동부의 상태가 불분명하여 불필요한 데이터가 액정 화면에 출력되는 것을 방지하는 것을 목적으로 한다.The present invention aims to prevent unnecessary data from being output to the liquid crystal display because the state of the driver is unclear in the conventional power on / off sequence.

도 1은 기존 모듈에서의 파워 시퀀스를 설명하는 타이밍도.1 is a timing diagram illustrating a power sequence in an existing module.

도 2는 기존 액정 전압의 시퀀스를 설명하는 타이밍도.2 is a timing diagram illustrating a sequence of existing liquid crystal voltages.

도 3은 본 발명의 일 실시예에 의한 디스에이블 신호의 타이밍도.3 is a timing diagram of a disable signal according to an embodiment of the present invention;

도 4는 본 발명의 일 실시예에 의한 디스에이블 신호를 생성하는 회로를 도시한 도면.4 illustrates a circuit for generating a disable signal according to an embodiment of the present invention.

도 5는 본 발명의 일 실시예에 의한 소오스 구동부 내부에서의 블록도와 논리도.5 is a block diagram and a logic diagram inside a source driver according to an exemplary embodiment of the present invention.

도 6은 본 발명의 다른 실시예에 의한 디스에이블 신호의 타이밍도.6 is a timing diagram of a disable signal according to another embodiment of the present invention.

이러한 목적을 달성하기 위해 도출된 본 발명은 액정 표시 장치에 있어서, 스위치를 갖는 화소의 어레이로 이루어지며 화상을 표시하는 액정 패널과, 화상 데이터와 게이트 전압을 생성하며, 입력 전원이 턴오프 되는 시점에 동기를 맞추어 디스에이블 신호를 생성하는 타이밍 제어부와, 상기 화상 데이터를 상기 타이밍 제어부로부터 수신하여 상기 액정 패널로 제공하는 소오스 구동부와, 상기 게이트 전압을 상기 타이밍 제어부로부터 수신하고, 상기 화소의 스위치에 게이트 전압을 제공하여 상기 스위치를 제어하는 게이트 구동부를 포함하며, 상기 소오스 구동부는 상기 디스에이블 신호가 활성화될시 상기 화상 데이터를 마스킹하는 것을 일 특징으로 한다.In order to achieve the above object, the present invention provides a liquid crystal display device, comprising a liquid crystal panel including an array of pixels having a switch and displaying an image, generating image data and a gate voltage, and turning off an input power A timing controller for generating a disable signal in synchronization with the signal; a source driver for receiving the image data from the timing controller and providing the image data to the liquid crystal panel; and receiving the gate voltage from the timing controller; And a gate driver to control the switch by providing a gate voltage, wherein the source driver masks the image data when the disable signal is activated.

바람직하게는 상기 게이트 구동부 역시 상기 디스에이블 신호가 활성화될시 상기 게이트 전압을 마스킹한다.Preferably, the gate driver also masks the gate voltage when the disable signal is activated.

또한 본 발명은 액정 표시 장치에 있어서, 스위치를 갖는 화소의 어레이로 이루어지며 화상을 표시하는 액정 패널과, 화상 데이터와 게이트 전압을 생성하며, 입력 전원이 턴오프되는 시점에 동기를 맞추어 디스에이블 신호를 생성하는 타이밍 제어부와, 상기 화상 데이터를 상기 타이밍 제어부로부터 수신하여 상기 액정 패널로 제공하는 소오스 구동부와, 상기 게이트 전압을 상기 타이밍 제어부로부터 수신하고, 상기 화소의 스위치에 게이트 전압을 제공하여 상기 스위치를 제어하는 게이트 구동부를 포함하며, 상기 게이트 구동부는 상기 디스에이블 신호가 활성화될시 상기 게이트 전압을 마스킹하는 것을 다른 특징으로 한다.In addition, the present invention provides a liquid crystal display device comprising: an array of pixels having a switch and a liquid crystal panel for displaying an image, generating image data and a gate voltage, and disabling a signal in synchronization with the timing at which the input power is turned off. A timing controller configured to generate a signal; a source driver configured to receive the image data from the timing controller and provide the image data to the liquid crystal panel; and a gate voltage received from the timing controller, and providing a gate voltage to a switch of the pixel. And a gate driver to control the gate driver, wherein the gate driver masks the gate voltage when the disable signal is activated.

또한 본 발명은 액정 표시 장치에 있어서, 스위치를 갖는 화소의 어레이로 이루어지며 화상을 표시하는 액정 패널과, 화상 데이터와 게이트 전압을 생성하며, 백라이트 전원이 턴오프되는 시점에 동기를 맞추어 디스에이블 신호를 생성하는 타이밍 제어부와, 상기 화상 데이터를 상기 타이밍 제어부로부터 수신하여 상기 액정 패널로 제공하는 소오스 구동부와, 상기 게이트 전압을 상기 타이밍 제어부로부터 수신하고, 상기 화소의 스위치에 게이트 전압을 제공하여 상기 스위치를 제어하는 게이트 구동부를 포함하며, 상기 소오스 구동부는 상기 디스에이블 신호가 활성화될시 상기 화상 데이터를 마스킹하는 것을 또 다른 특징으로 한다.In addition, the present invention provides a liquid crystal display device comprising: an array of pixels having a switch, a liquid crystal panel for displaying an image, an image data and a gate voltage, and a disable signal in synchronization with a timing at which the backlight power is turned off. A timing controller configured to generate a signal; a source driver configured to receive the image data from the timing controller and provide the image data to the liquid crystal panel; and a gate voltage received from the timing controller, and providing a gate voltage to a switch of the pixel. And a gate driver to control the source driver, wherein the source driver masks the image data when the disable signal is activated.

위와 같은 본 발명에 의하면, 디스에이블 신호를 이용하여 데이터를 마스킹하면 파워 오프시 구동부의 미지 상태에 의한 불필요한 데이터가 출력될 가능성을 배제할 수 있어 제품의 신뢰성을 향상시킬 수 있다.According to the present invention as described above, masking the data using the disable signal can eliminate the possibility of outputting unnecessary data due to the unknown state of the drive unit at the time of power-off can improve the reliability of the product.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소 또는 신호를 가리키는 것으로 사용된다.Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention; In the drawings, the same reference numerals are used to indicate the same or similar components or signals.

도 3은 본 발명의 일 실시예에 의한 디스에이블 신호의 타이밍도이다. 도 3에서 (a)는 액정 전압을, (b)는 전원 전압(Vdd)를, (c)는 디스에이블 신호(Vdis)를 각각 가리킨다. 도시되어 있는 바와 같이 전원 전압(Vdd)이 하강하는 하강 에지(falling edge)에 맞춰서 타이밍 제어부 내부에서 디스에이블 신호(Vdis)를 발생시킨다. 일반적으로 3.3V 구동에서 하이 구간을 70% 레벨로 정하고, 로우 구간을 30% 레벨로 하므로 하강 에지의 전압 레벨은 마진을 고려하여 약 1.5V 사이로 정하였으며, 이 전압 레벨은 사용자에 따라 가변될 수 있는 값이다. 일반적인 OE(On Enable) 신호와 같이 디스에이블 신호(Vdis)는 출력되는 데이터를 마스킹해 주는 역할을 한다.3 is a timing diagram of a disable signal according to an embodiment of the present invention. In FIG. 3, (a) denotes a liquid crystal voltage, (b) denotes a power supply voltage Vdd, and (c) denotes a disable signal Vdis. As illustrated, the disable signal Vdis is generated inside the timing controller in accordance with the falling edge of the power supply voltage Vdd. In general, in the 3.3V driving, the high section is set to 70% level and the low section is set to 30% level. Therefore, the voltage level of the falling edge is set to about 1.5V in consideration of margin, and this voltage level can be changed according to the user. Value. Like the general OE (On Enable) signal, the disable signal Vdis masks the output data.

도 4는 본 발명의 일 실시예에 의한 디스에이블 신호를 생성하는 회로를 도시한 도면이다. 도 4에 도시되어 있는 바와 같이 디스에이블 신호(Vdis)는 전원 전압(Vdd)을 반전시키는 인버터(402)에 의해 생성될 수 있다.4 is a diagram illustrating a circuit for generating a disable signal according to an embodiment of the present invention. As shown in FIG. 4, the disable signal Vdis may be generated by an inverter 402 that inverts the power supply voltage Vdd.

도 5는 본 발명의 일 실시예에 의한 소오스 구동부 내부에서의 블록도와 논리도로서, 도 5a는 소오스 구동부의 내부 블록도이고, 도 5b는 소오스 구동부에서의 출력단의 논리 관계를 설명하는 도면이고, 도 5c는 논리표이다. 도 5a에 도시되어 있는 바와 같이, 소오스 구동부(500)는 쉬프트 레지스터(502), 2라인의 래치(504), 디지털/아날로그 변환기(506), 논리곱 게이트(508)로 구성될 수 있다. 도 5b에 도시되어 있는 바와 같이 논리곱 게이트(508)는 디지털/아날로그 변환기(506)로부터 출력되는 데이터 신호(data_in)와, 반전된 디스에이블 신호(Vdis)를 입력으로 하여 논리곱 연산을 수행하고, 그 결과를 데이터 신호(data_out)로서 출력한다. 도 5c의 논리표에 표시되어 있는 바와 같이 디스에이블 신호(Vdis)가 "0"이면 논리곱 게이트(508)는 신호(data_in)를 신호(data_out)로서 출력하고, 디스에이블 신호(Vdis)가 "1"이면 신호(data_in)를 마스킹하므로 논리곱 게이트(508)의 출력 단자를 통해 아무런 데이터도 출력되지 않는다. 그리하여 오프시 짧은 시간(대략 3 내지 8ms) 동안 잘못된 데이터가 출력되는 것을 막는다. 전원을 오프시킨 후 다시 온시킨면 각 구동부는 각각의 개시 신호(예를 들어, STV, STH)에 의해 다시 동작하게 되며, 전원이 온되는 시점에 디스에이블 신호(Vdis)를 리셋해서 초기 상태로 만든다.5 is a block diagram and a logic diagram inside a source driver according to an embodiment of the present invention, FIG. 5A is an internal block diagram of a source driver, and FIG. 5B is a diagram illustrating a logical relationship of an output terminal in a source driver. 5C is a logical table. As shown in FIG. 5A, the source driver 500 may include a shift register 502, a two-line latch 504, a digital-to-analog converter 506, and an AND gate 508. As shown in FIG. 5B, the AND gate 508 performs an AND operation using the data signal data_in output from the digital-to-analog converter 506 and the inverted disable signal Vdis as inputs. The result is output as the data signal data_out. As shown in the logic table of FIG. 5C, when the disable signal Vdis is "0", the AND gate 508 outputs the signal data_in as the signal data_out, and the disable signal Vdis is "0". 1 " masks the signal data_in so that no data is output through the output terminal of the AND gate 508. This prevents erroneous data from being output for a short time (about 3 to 8 ms) at off time. When the power is turned off and then on again, each driving unit is operated again by the respective start signals (for example, STV and STH), and resets the disable signal Vdis to the initial state when the power is turned on. Make.

도 6은 본 발명의 다른 실시예에 의한 디스에이블 신호의 타이밍도이다. 도 6에서 (a)는 전원 전압(Vdd)을, (b)는 백라이트의 전원 전압을, (c)는 디스에이블 신호(Vdis)를 각각 가리킨다. 도시되어 있는 바와 같이, 디스에이블 신호(Vdis)는 백라이트 전원(b)이 오프되는 시점에 동기를 맞춰 발생된다. 디스에이블 신호(Vdis)의 리셋(reset)은 전원이 온되는 시점에 동기를 맞춰 같은 효과를 나타낼 수 있다.6 is a timing diagram of a disable signal according to another embodiment of the present invention. In FIG. 6, (a) denotes a power supply voltage Vdd, (b) denotes a power supply voltage of a backlight, and (c) denotes a disable signal Vdis. As shown, the disable signal Vdis is generated in synchronization with the timing at which the backlight power source b is off. The reset of the disable signal Vdis may have the same effect in synchronization with the point of time when the power is turned on.

앞의 실시예에서는 소오스 구동부에 대해 특히 설명하였으나, 게이트 구동부에도 동일하게 적용될 수 있다. 디스에이블 신호를 게이트 구동부에 인가하여 원하는 시간 동안(대략 3 내지 8ms) 게이트 전압을 마스킹한다. 결과적으로 게이트 출력을 막으므로 오프시의 불필요한 데이터 출력을 막을 수 있다.In the above embodiment, the source driver has been described in particular, but the same can be applied to the gate driver. A disable signal is applied to the gate driver to mask the gate voltage for a desired time (approximately 3 to 8 ms). As a result, the gate output is blocked, so that unnecessary data output at the time of off can be prevented.

위에서 기술한 디스에이블 신호를 이용하여 데이터를 마스킹하면 파워 오프시 구동부의 미지 상태에 의한 불필요한 데이터가 출력될 가능성을 배제할 수 있어 제품의 신뢰성을 향상시킬 수 있다.Masking the data using the disable signal described above can eliminate the possibility of outputting unnecessary data due to the unknown state of the driver during power-off, thereby improving the reliability of the product.

Claims (5)

액정 표시 장치에 있어서,In the liquid crystal display device, 스위치를 갖는 화소의 어레이로 이루어지며 화상을 표시하는 액정 패널과,A liquid crystal panel composed of an array of pixels having a switch and displaying an image; 화상 데이터와 게이트 전압을 생성하며, 입력 전원이 턴오프되는 시점에 동기를 맞추어 디스에이블 신호를 생성하는 타이밍 제어부와,A timing controller which generates image data and a gate voltage, and generates a disable signal in synchronization with the timing at which the input power is turned off; 상기 화상 데이터를 상기 타이밍 제어부로부터 수신하여 상기 액정 패널로 제공하는 소오스 구동부와,A source driver which receives the image data from the timing controller and provides the image data to the liquid crystal panel; 상기 게이트 전압을 상기 타이밍 제어부로부터 수신하고, 상기 화소의 스위치에 게이트 전압을 제공하여 상기 스위치를 제어하는 게이트 구동부를 포함하며,A gate driver configured to receive the gate voltage from the timing controller and provide a gate voltage to a switch of the pixel to control the switch; 상기 소오스 구동부는 상기 디스에이블 신호가 활성화될시 상기 화상 데이터를 마스킹하는 것을 특징으로 하는 액정 표시 장치.And the source driver masks the image data when the disable signal is activated. 제 1 항에 있어서,The method of claim 1, 상기 게이트 구동부는 상기 디스에이블 신호가 활성화될시 상기 게이트 전압을 마스킹하는 것을 특징으로 하는 액정 표시 장치.And the gate driver masks the gate voltage when the disable signal is activated. 액정 표시 장치에 있어서,In the liquid crystal display device, 스위치를 갖는 화소의 어레이로 이루어지며 화상을 표시하는 액정 패널과,A liquid crystal panel composed of an array of pixels having a switch and displaying an image; 화상 데이터와 게이트 전압을 생성하며, 입력 전원이 턴오프되는 시점에 동기를 맞추어 디스에이블 신호를 생성하는 타이밍 제어부와,A timing controller which generates image data and a gate voltage, and generates a disable signal in synchronization with the timing at which the input power is turned off; 상기 화상 데이터를 상기 타이밍 제어부로부터 수신하여 상기 액정 패널로 제공하는 소오스 구동부와,A source driver which receives the image data from the timing controller and provides the image data to the liquid crystal panel; 상기 게이트 전압을 상기 타이밍 제어부로부터 수신하고, 상기 화소의 스위치에 게이트 전압을 제공하여 상기 스위치를 제어하는 게이트 구동부를 포함하며,A gate driver configured to receive the gate voltage from the timing controller and provide a gate voltage to a switch of the pixel to control the switch; 상기 게이트 구동부는 상기 디스에이블 신호가 활성화될시 상기 게이트 전압을 마스킹하는 것을 특징으로 하는 액정 표시 장치.And the gate driver masks the gate voltage when the disable signal is activated. 액정 표시 장치에 있어서,In the liquid crystal display device, 스위치를 갖는 화소의 어레이로 이루어지며 화상을 표시하는 액정 패널과,A liquid crystal panel composed of an array of pixels having a switch and displaying an image; 화상 데이터와 게이트 전압을 생성하며, 백라이트 전원이 턴오프되는 시점에 동기를 맞추어 디스에이블 신호를 생성하는 타이밍 제어부와,A timing controller which generates image data and a gate voltage, and generates a disable signal in synchronization with the timing at which the backlight power is turned off; 상기 화상 데이터를 상기 타이밍 제어부로부터 수신하여 상기 액정 패널로 제공하는 소오스 구동부와,A source driver which receives the image data from the timing controller and provides the image data to the liquid crystal panel; 상기 게이트 전압을 상기 타이밍 제어부로부터 수신하고, 상기 화소의 스위치에 게이트 전압을 제공하여 상기 스위치를 제어하는 게이트 구동부를 포함하며,A gate driver configured to receive the gate voltage from the timing controller and provide a gate voltage to a switch of the pixel to control the switch; 상기 소오스 구동부는 상기 디스에이블 신호가 활성화될시 상기 화상 데이터를 마스킹하는 것을 특징으로 하는 액정 표시 장치.And the source driver masks the image data when the disable signal is activated. 제 1 항에 있어서,The method of claim 1, 상기 게이트 구동부는 상기 디스에이블 신호가 활성화될시 상기 게이트 전압을 마스킹하는 것을 특징으로 하는 액정 표시 장치.And the gate driver masks the gate voltage when the disable signal is activated.
KR1020020087761A 2002-12-31 2002-12-31 Liquid crystal display device KR100925291B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087761A KR100925291B1 (en) 2002-12-31 2002-12-31 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087761A KR100925291B1 (en) 2002-12-31 2002-12-31 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20040061494A true KR20040061494A (en) 2004-07-07
KR100925291B1 KR100925291B1 (en) 2009-11-04

Family

ID=37353036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087761A KR100925291B1 (en) 2002-12-31 2002-12-31 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100925291B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269757B2 (en) 2007-03-20 2012-09-18 Samsung Electronics Co., Ltd. LCD driving method using self-masking, and masking circuit and asymmetric latches thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100825107B1 (en) * 2002-07-19 2008-04-25 삼성전자주식회사 A liquid crystal display apparatus
KR100899156B1 (en) * 2002-10-22 2009-05-27 엘지디스플레이 주식회사 Appratus and method for drivitng liquid crystal display using spread spectrum

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269757B2 (en) 2007-03-20 2012-09-18 Samsung Electronics Co., Ltd. LCD driving method using self-masking, and masking circuit and asymmetric latches thereof

Also Published As

Publication number Publication date
KR100925291B1 (en) 2009-11-04

Similar Documents

Publication Publication Date Title
KR100666599B1 (en) Timing Controller and Display Apparatus Including the Same and Method for Controlling Initial Drive
KR101081765B1 (en) Liquid crystal display device and driving method of the same
US7190343B2 (en) Liquid crystal display and driving method thereof
US20100309173A1 (en) Display device and mobile terminal
WO2009128283A1 (en) Display device and mobile terminal
KR101242727B1 (en) Signal generation circuit and liquid crystal display comprising the same
KR100486999B1 (en) Method and apparatus for proventing afterimage at liquid crystal display
JP2009301030A (en) Discharge circuit and display device with the same
KR0147491B1 (en) The power supply sequence control system of liquid crystal display device
JPH10319916A (en) Liquid crystal display device
JPH07271323A (en) Liquid crystal display device
CN111312135B (en) Source driver and operation method thereof
JP2004287164A (en) Data driver and optoelectronic device
KR100925291B1 (en) Liquid crystal display device
JP4599912B2 (en) Liquid crystal display
KR19980060015A (en) Interface circuit of liquid crystal module using reduced DC signal
KR100551735B1 (en) Driving circuit for LCD
JP2005084559A (en) Power-on reset circuit
KR20040041064A (en) Power saving in monochrome LCD display driver IC's by eliminating extraneous switching
TW202020835A (en) Source driver and operating method thereof
KR20020094637A (en) Liquid crystal display and driving method of the same
JPH07333577A (en) Liquid crystal display device
KR100448938B1 (en) Apparatus for driving thin film transistor liquid crystal display device, especially including an interface circuit for a sufficient time margin
KR100446391B1 (en) Driver circuit of liquid crystal display device and its driving method, especially preventing generation of main clock signal
KR100429735B1 (en) Residual image improving system for a liquid crystal display(lcd)

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130911

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160920

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170921

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 10