KR100429735B1 - Residual image improving system for a liquid crystal display(lcd) - Google Patents
Residual image improving system for a liquid crystal display(lcd) Download PDFInfo
- Publication number
- KR100429735B1 KR100429735B1 KR10-2001-0011596A KR20010011596A KR100429735B1 KR 100429735 B1 KR100429735 B1 KR 100429735B1 KR 20010011596 A KR20010011596 A KR 20010011596A KR 100429735 B1 KR100429735 B1 KR 100429735B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- voltage
- liquid crystal
- crystal display
- afterimage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
Abstract
본 발명은 잔상 효과를 효율적으로 개선시킬 수 있는 액정표시장치의 잔상 개선 시스템을 제공하려는 것이다.An object of the present invention is to provide an afterimage improvement system of a liquid crystal display device which can efficiently improve an afterimage effect.
상기 개선 시스템은 구동 전원을 공급하기 위한 전원공급수단과; 상기 구동 전원하에 제1 전압 레벨과의 대비에 의해 외부 전원전압의 레벨을 검출하고, 그 결과를 대비함으로써 제어 신호를 발생하기 위한 전압 검출수단과; 상기 제어 신호에 의해 액정표시장치에 패턴을 출력하여 잔상 효과를 개선시키기 위한 비디오 및 타이밍 제어 유닛;으로 이루어진다.The improvement system includes power supply means for supplying drive power; Voltage detecting means for generating a control signal by detecting a level of an external power supply voltage by contrast with a first voltage level under the driving power supply and comparing the result; And a video and timing control unit for outputting a pattern to the liquid crystal display according to the control signal to improve the afterimage effect.
Description
본 발명은 표시장치의 개선 시스템에 관한 것으로, 보다 상세하게는 액정표시장치의 잔상 개선 시스템에 관한 것이다.The present invention relates to an improvement system of a display device, and more particularly, to an afterimage improvement system of a liquid crystal display device.
도 1a는 일반적인 액정표시장치에 있어서, 파워오프후 등가회로도이다. 도 1a에 도시된 바와 같이, 파워오프후 액정표시장치의 단자 전압은 재충전되어 0V까지 감소된다. 이 시점에서, 액정표시장치 단자 전압 0V에서 액정표시장치의 스위치 S가 높은 임피던스를 가질 때, 액정표시장치의 전하(즉, CLC)는 즉시 재충전될 수 없어 액정표시장치상에 잔상을 생성하게 된다. 도 1b는 일반적인 액정표시장치에 있어서, 파워오프후 다른 등가회로도이다. 도 1b에 있어서, 회로는 등가 저항 Roff및 등가 커패시턴스 CLCD를 포함한다. 도 1b에 도시된 바와 같이, 회로의 말단 A 및 B는 어떠한 입력 전원도 갖지 않아 A 및 B상에서 모두 전압은 0이다. 그러나 파워 오프전에 저항 Roff를 통해 전원이 커패시턴스 CLCD로 공급되었기 때문에, 상기 커패시턴스 CLCD는 파워 오프후에도 잔류 전하를 갖는다. 이는 전하를 완전히 방출하기에는 저항 Roff가 너무 크기 때문이다. 따라서 잔상 효과가 나타나며, 이는 소비자가 허용될 수 없는 시간동안 지속된다. 따라서, 이러한 잔상 효과를 개선시킬 필요가 있다. 그 개선은 전형적으로 제조 프로세스에 의해 수행되어왔다. 즉, 제조도중 저항 Roff를 줄여 커패시턴스 CLCD에서 전하가 방출될 수 있도록 하였다. 그러나 상기 방법의 문제점으로는 저항 Roff가 옴의 법칙에 의해 저감될 때 전류 Ioff가 커지게 되어 정규 작동도중에 전류 누설을 일으키는 점등을 들 수 있다.1A is an equivalent circuit diagram after powering off in a general liquid crystal display device. As shown in Fig. 1A, after powering off, the terminal voltage of the liquid crystal display is recharged to decrease to 0V. At this point, when the switch S of the liquid crystal display device has a high impedance at the liquid crystal display terminal voltage of 0 V, the charge (ie, C LC ) of the liquid crystal display device cannot be immediately recharged to generate an afterimage on the liquid crystal display device. do. 1B is another equivalent circuit diagram after power-off in a general liquid crystal display device. In FIG. 1B, the circuit includes an equivalent resistor R off and an equivalent capacitance C LCD . As shown in FIG. 1B, the terminals A and B of the circuit have no input power supply so the voltage on both A and B is zero. However, since the power was supplied to the capacitance C LCD through the resistor R off before the power off, the capacitance C LCD has residual charge even after the power off. This is because the resistor R off is too large to completely discharge the charge. Thus, an afterimage effect appears, which lasts for a time that is unacceptable to the consumer. Therefore, it is necessary to improve this afterimage effect. The improvement has typically been carried out by a manufacturing process. That is, the resistance R off was reduced during manufacturing to allow charge to be emitted from the capacitance C LCD . However, the problem with the above method is that when the resistance R off is reduced by Ohm's law, the current I off becomes large, which causes the current leakage during normal operation.
이에, 본 발명의 목적은 잔상 효과를 효율적으로 개선할 수 있는 액정표시장치의 잔상 개선 시스템을 제공하는 것이다.Accordingly, an object of the present invention is to provide an afterimage improvement system of a liquid crystal display device capable of efficiently improving an afterimage effect.
본 발명의 다른 목적은 종래의 방법에서 전류 누설 문제를 해결할 수 있는 액정표시장치의 잔상 개선 시스템을 제공하는 것이다.Another object of the present invention is to provide an afterimage improvement system of a liquid crystal display device which can solve the current leakage problem in the conventional method.
도 1a는 일반적인 액정표시장치에 있어서, 파워오프후 등가 회로도이고;1A is an equivalent circuit diagram after power-off in a typical liquid crystal display device;
도 1b는 일반적인 액정표시장치에 있어서, 파워오프후 다른 등가회로도이고;1B is another equivalent circuit diagram after power-off in a typical liquid crystal display device;
도 2는 본 발명의 시스템 구성을 도시한 회로도이며;2 is a circuit diagram showing a system configuration of the present invention;
도 3은 본 발명의 비디오 및 타이밍 제어 유닛의 회로도이다.3 is a circuit diagram of a video and timing control unit of the present invention.
도 4는 본 발명의 작업 순서도이다.4 is a flowchart of the operation of the present invention.
*도면의 주요한 부위에 대한 간단한 설명** Brief description of the main parts of the drawing
1... 전압 검출수단 2... 비디오 및 타이밍 제어 유닛1 ... voltage detection means 2 ... video and timing control unit
3... 전원공급수단 4... 액정표시장치 디스플레이 매트릭스 회로3. Power supply means 4. Liquid crystal display display matrix circuit
21... 멀티플렉서 22... 내부 패턴 발생수단21 ... Multiplexer 22 ... Internal pattern generator
23... 내부 발진수단 41... 데이터 구동수단23 ... internal oscillation means 41 ... data driving means
42... 게이트 구동수단 43... 액정표시장치(LCD)42 ... gate drive means 43 ... liquid crystal display (LCD)
상기 본 발명의 목적 및 그밖의 목적을 달성하기 위해서, 본 발명은 액정표시장치의 잔상 개선 시스템을 제공한다. 상기 개선 시스템은 구동 전원을 공급하기 위한 전원 공급수단과; 상기 구동 전원하에 제1 전압 레벨과의 대비에 의해 외부 전원전압의 레벨을 검출하고, 그 결과 대비에 의해 제어 신호를 발생하기 위한 전압 검출수단과; 상기 제어 신호에 의해 액정표시장치에 패턴을 출력하여 잔상 효과를 개선시키기 위한 비디오 및 타이밍 제어 유닛;으로 이루어진다.In order to achieve the above object and other objects of the present invention, the present invention provides a residual image improvement system of the liquid crystal display device. The improvement system includes power supply means for supplying drive power; Voltage detection means for detecting a level of an external power supply voltage by contrast with a first voltage level under the driving power supply, and generating a control signal by contrast; And a video and timing control unit for outputting a pattern to the liquid crystal display according to the control signal to improve the afterimage effect.
따라서, 본 발명은 사람의 시력에 잔상 효과가 미치는 영향을 방지할 수 있을 뿐만 아니라 종래의 방법에서 전류 누설을 유발하는 저항 변화를 방지함으로써 전류 누설 문제를 해결하고, 그 결과 잔상 효과를 개선시킬 수 있는 것이다.Therefore, the present invention can not only prevent the effect of the afterimage effect on the vision of a person, but also solve the current leakage problem by preventing the resistance change causing the current leakage in the conventional method, and as a result, the afterimage effect can be improved. It is.
이하, 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail.
도 2에는 본 발명의 시스템 구성의 회로도를 도시한다. 도 2에 있어서, 비디오 및 타이밍 제어 유닛(2)에는 전원공급수단(3), 및 액정표시장치 디스플레이 매트릭스 회로(4)와 같은 통상의 장치에 전압 검출수단(1)이 부가설치된다. 상기 비디오 및 타이밍 제어 유닛(2)은 후술한 바와 같이 개선된 장치이다. 도 2에서 보듯이, 상기 전압 검출수단(1)의 한계 전압은 전원공급수단(3)의 파워-오프 전압의 레벨보다 약간 높은 레벨로 설정된다(도 4, S1). 따라서 상기 시스템은 외부 전원(미도시됨)이 턴 오프되더라도, 잠시 작동할 수 있는 정도의 전원을 상기 전원공급수단(3)으로부터 공급받을 수 있다. 상기 전원공급수단(3)은 DC전원 혹은 정류기(미도시됨)를 통하여 AC전원으로부터 생성된 전원을 공급한다. 상기 시스템이 폐쇄됨에 따라, 전압 검출수단(1)에 대한 시스템 입력의 전원 전압 Vcc는 소정 한계 전압과 전원공급수단(3)의 동작 전압값 범위내로, 예를 들어 3.3V가 2.8V이하-2.5V로 저감된다. 이 시점에서, 상기 전압 검출수단(1)은 상기 한계 전압값에 의해 절환되는 제어 신호 Sc를 비디오 및 타이밍 제어 유닛(2)으로 출력한다(도 4, S2). 상기 비디오 및 타이밍 제어 유닛(2)의 상세한 설명을 도 3에 도시하였다. 도 3에 있어서, 전형적인 비디오 및 타이밍 제어 유닛(미도시됨)과 대비하여, 본 발명의 유닛(2)은 멀티플렉서(21), 내부 패턴 발생수단(22) 및 내부 발진수단(23)을 부가설치한다.2 shows a circuit diagram of the system configuration of the present invention. In Fig. 2, the video and timing control unit 2 is provided with a voltage detecting means 1 in an ordinary device such as a power supply means 3 and a liquid crystal display device display matrix circuit 4. The video and timing control unit 2 is an improved device as described below. As shown in Fig. 2, the threshold voltage of the voltage detecting means 1 is set at a level slightly higher than the level of the power-off voltage of the power supply means 3 (Figs. 4 and S1). Thus, the system can receive power from the power supply means 3 such that it can be operated for a while even when the external power (not shown) is turned off. The power supply means 3 supplies power generated from AC power through a DC power supply or a rectifier (not shown). As the system is closed, the power supply voltage Vcc of the system input to the voltage detection means 1 is within a predetermined limit voltage and the operating voltage value range of the power supply means 3, for example, 3.3V is less than or equal to 2.8V-2.5. Reduced to V. At this point, the voltage detecting means 1 outputs the control signal Sc switched by the threshold voltage value to the video and timing control unit 2 (FIG. 4, S2). A detailed description of the video and timing control unit 2 is shown in FIG. 3. In Fig. 3, in contrast to a typical video and timing control unit (not shown), the unit 2 of the present invention additionally includes a multiplexer 21, an internal pattern generating means 22 and an internal oscillating means 23. do.
도 3에서 보듯이, 상기 멀티플렉서(21)는 입력 공급원을 유닛(2)의 외부로부터 내부로 절환시킨다(도 4, S3). 예를 들면, 상기 멀티플렉서(21)는 입력 공급원을 비디오 신호 Sv 및 상기 신호 Sv에 상응하는 신호 Sr로부터 내부 패턴 발생수단(22)의 신호 Sb로 절환시킨다. 상기 내부 패턴 발생기(22)는 파워 오프후액정표시장치상에 시각적으로 흑색, 백색 혹은 알아채지 못하는 어떠한 패턴을 생성한다. 이와 같은 방식으로, 전원공급수단(3)이 폐쇄되고, 액정표시장치회로의 말단이 0V로 방전될 때(도 1에서 보듯이), 커패시턴스로부터 전하가 바로 방출될 수 없다고 하여도, 생성된 흑색, 백색, 혹은 알아채지 못하는 패턴은 액정표시장치상에 시각적으로 인지할 수 없는 잔상을 생성한다. 따라서 액정표시장치의 잔상으로부터 눈의 자극뿐 아니라 종래 기술에서 저항변화에 의해 유발되던 전류 누설 또한 피할 수 있다. 그러나, 외부 신호 Sv와 Sr이 단절되면, 외부 클럭(미도시됨) 및 동기 신호(미도시됨)가 동시에 단절되게 되므로 상기 패턴을 흑색, 백색 혹은 알아채지 못하는 다른 패턴으로 절환하는 추후 동작이 수행될 수 없게 된다. 따라서 내부 발진수단(23)을 부가설치하여 국부 클럭 SOSC를 생성한다. 생성된 국부 클럭 SOSC를 내부 패턴 발생수단(22)(도 4, S4)내로 입력하여 외부 클럭(미도시됨)을 대체한다. 따라서 제어 신호 Sp가 생성되고 이를 액정표시장치 디스플레이 매트릭스 회로(4)로 전송하여 회로(4)내에서 데이터 구동수단(41)과 게이트 구동수단(42)을 제어하도록 한다. 상기 데이터 구동수단(41)과 게이트 구동수단(42)은 각각 원하는 패턴을 입력하고 이에 상응하는 열과 행을 선택하여 입력된 패턴을 표시한다. 이는 액정표시장치상에서 파워-오프 잔상을 사라지게 한다.As shown in Fig. 3, the multiplexer 21 switches the input source from the outside of the unit 2 to the inside (Fig. 4, S3). For example, the multiplexer 21 switches the input source from the video signal Sv and the signal Sr corresponding to the signal Sv to the signal Sb of the internal pattern generating means 22. The internal pattern generator 22 generates any pattern visually black, white or not noticeable on the liquid crystal display after power-off. In this way, when the power supply means 3 is closed and the terminal of the liquid crystal display circuit is discharged to 0V (as shown in Fig. 1), the generated black color cannot be discharged directly from the capacitance even if it cannot be discharged immediately. The white, or unrecognized pattern produces a visually invisible afterimage on the liquid crystal display. Therefore, not only eye irritation from the afterimage of the liquid crystal display device, but also current leakage caused by resistance change in the prior art can be avoided. However, when the external signals Sv and Sr are disconnected, the external clock (not shown) and the synchronization signal (not shown) are simultaneously disconnected, so that a subsequent operation of switching the pattern to black, white or another unknown pattern is performed. It will not be possible. Therefore, the internal oscillation means 23 is additionally installed to generate the local clock S OSC . The generated local clock S OSC is input into the internal pattern generating means 22 (FIG. 4, S4) to replace an external clock (not shown). Thus, a control signal Sp is generated and transmitted to the liquid crystal display display matrix circuit 4 to control the data driving means 41 and the gate driving means 42 in the circuit 4. The data driving means 41 and the gate driving means 42 respectively input a desired pattern and select columns and rows corresponding thereto to display the input pattern. This causes the power-off afterimage to disappear on the liquid crystal display.
상기한 바를 요약하면, 도 4에서 보듯이, 본 발명은 액정표시장치의 잔상 개선 방법을 제공한다. 상기 방법은 작동 전원에 의해 제1 전압값을 설정하는 단계(S1); 상기 제1 전압값에 따라 외부 전원의 레벨을 검출하여 비디오 및 타이밍 제어 유닛으로 제어 신호를 출력하는 단계(S2); 상기 제어 신호에 따라 비디오 및 타이밍 제어 유닛으로부터 패턴을 출력하는 단계(S3); 및 상기 패턴을 액정표시장치상에 표시하는 단계(S4);로 이루어진다.In summary, as shown in FIG. 4, the present invention provides a method for improving the afterimage of a liquid crystal display. The method includes setting a first voltage value by an operating power source (S1); Detecting a level of an external power source according to the first voltage value and outputting a control signal to a video and timing control unit (S2); Outputting a pattern from a video and timing control unit according to the control signal (S3); And displaying the pattern on the liquid crystal display (S4).
본 발명이 비록 바람직한 실시예에 대하여 기술하고 있다고 하여도, 본 발명을 명세서에 기술된 실시예만으로 한정하려는 의미는 아니다. 당업자라면 본 발명의 사상 및 요지에서 벗어남없이 다양한 변경 및 대체가 가능할 수 있다. 따라서 본 발명의 사상은 첨부된 청구범위와 그 등가물에 의해 정의되고 보호받아야 할 것이다.Although the present invention has been described in terms of preferred embodiments, it is not intended to limit the present invention to only the embodiments described in the specification. Various modifications and substitutions may be made by those skilled in the art without departing from the spirit and scope of the invention. Accordingly, the spirit of the invention should be defined and protected by the appended claims and their equivalents.
상기한 바에 따르면, 전원공급수단과; 전압 검출수단과; 비디오 및 타이밍 제어 유닛;으로 이루어지는 시스템을 제공함으로써 액정표시장치의 파워-오프후 존재하는 잔상 효과를 효율적으로 개선할 뿐만 아니라 통상의 방법에서 문제시되는 전류 누설 문제 또한 효과적으로 해결할 수 있다.According to the above, the power supply means; Voltage detection means; By providing a system consisting of a video and timing control unit, not only can the afterimage effect existing after the power-off of the liquid crystal display be efficiently improved, but also the current leakage problem which is a problem in the conventional method can be effectively solved.
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0011596A KR100429735B1 (en) | 2001-03-07 | 2001-03-07 | Residual image improving system for a liquid crystal display(lcd) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0011596A KR100429735B1 (en) | 2001-03-07 | 2001-03-07 | Residual image improving system for a liquid crystal display(lcd) |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020071525A KR20020071525A (en) | 2002-09-13 |
KR100429735B1 true KR100429735B1 (en) | 2004-05-03 |
Family
ID=37489245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0011596A KR100429735B1 (en) | 2001-03-07 | 2001-03-07 | Residual image improving system for a liquid crystal display(lcd) |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100429735B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100486999B1 (en) * | 2002-04-08 | 2005-05-03 | 엘지.필립스 엘시디 주식회사 | Method and apparatus for proventing afterimage at liquid crystal display |
KR102323565B1 (en) | 2015-02-23 | 2021-11-09 | 삼성디스플레이 주식회사 | Display apparatus and driving method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10214067A (en) * | 1996-11-26 | 1998-08-11 | Sharp Corp | Erasing device of liquid crystal display picture and liquid crystal display device which is provided with the erasing device |
JPH10222134A (en) * | 1997-02-12 | 1998-08-21 | Hitachi Ltd | Liquid crystal display device and information processor |
KR100206567B1 (en) * | 1995-09-07 | 1999-07-01 | 윤종용 | Screen erase circuit and its driving method of tft |
KR20000018568A (en) * | 1998-09-03 | 2000-04-06 | 김영환 | Afterimage eliminating circuit of liquid crystal display element |
US6317109B1 (en) * | 1997-05-17 | 2001-11-13 | Lg Electronics Inc. | Liquid crystal display apparatus with residual image eliminating function |
-
2001
- 2001-03-07 KR KR10-2001-0011596A patent/KR100429735B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100206567B1 (en) * | 1995-09-07 | 1999-07-01 | 윤종용 | Screen erase circuit and its driving method of tft |
JPH10214067A (en) * | 1996-11-26 | 1998-08-11 | Sharp Corp | Erasing device of liquid crystal display picture and liquid crystal display device which is provided with the erasing device |
JPH10222134A (en) * | 1997-02-12 | 1998-08-21 | Hitachi Ltd | Liquid crystal display device and information processor |
US6317109B1 (en) * | 1997-05-17 | 2001-11-13 | Lg Electronics Inc. | Liquid crystal display apparatus with residual image eliminating function |
KR20000018568A (en) * | 1998-09-03 | 2000-04-06 | 김영환 | Afterimage eliminating circuit of liquid crystal display element |
Also Published As
Publication number | Publication date |
---|---|
KR20020071525A (en) | 2002-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6476590B2 (en) | Residual image improving system for a liquid crystal display (LCD) | |
KR100362334B1 (en) | Erasing device for liquid crystal display image and liquid crystal display device including the same | |
KR100417181B1 (en) | Liquid crystal display device and method of driving the same | |
KR100608191B1 (en) | Liquid crystal display device | |
US7190343B2 (en) | Liquid crystal display and driving method thereof | |
US8223137B2 (en) | Liquid crystal display device and method for driving the same | |
KR100996813B1 (en) | Discharge circuit and display device with the same | |
KR100467999B1 (en) | Display device drive unit and driving method of display device | |
KR100318979B1 (en) | Controller and control method for liquid-crystal display panel, and liquid-crystal display device | |
KR100429735B1 (en) | Residual image improving system for a liquid crystal display(lcd) | |
JP5576587B2 (en) | Liquid crystal display | |
JP3686961B2 (en) | Liquid crystal display device and electronic apparatus using the same | |
US20070268282A1 (en) | System for driving columns of a liquid crystal display | |
KR100697269B1 (en) | Fast discharge circuit for liquid crystal display | |
KR100587003B1 (en) | Apparatus and method for saturation providing of display apparatus | |
JPH07333577A (en) | Liquid crystal display device | |
CN116403543B (en) | Driving method and driving device of display panel, display device and storage medium | |
KR100925291B1 (en) | Liquid crystal display device | |
KR100414085B1 (en) | Apparatus for controlling lamp ignition of projection type display and method for controlling thereof | |
CN109147647B (en) | Control method of pixel circuit and display device | |
KR100602984B1 (en) | Power supply circuit | |
KR100446391B1 (en) | Driver circuit of liquid crystal display device and its driving method, especially preventing generation of main clock signal | |
KR100283515B1 (en) | Power supply of liquid crystal display and power generation method using same | |
KR20010030350A (en) | Liquid crystal display device | |
KR100915232B1 (en) | A circuit for generating an on/off timing for a backlight |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment | ||
FPAY | Annual fee payment | ||
FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20170322 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180329 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20190328 Year of fee payment: 16 |