KR20000018568A - Afterimage eliminating circuit of liquid crystal display element - Google Patents

Afterimage eliminating circuit of liquid crystal display element Download PDF

Info

Publication number
KR20000018568A
KR20000018568A KR1019980036211A KR19980036211A KR20000018568A KR 20000018568 A KR20000018568 A KR 20000018568A KR 1019980036211 A KR1019980036211 A KR 1019980036211A KR 19980036211 A KR19980036211 A KR 19980036211A KR 20000018568 A KR20000018568 A KR 20000018568A
Authority
KR
South Korea
Prior art keywords
voltage
gate line
liquid crystal
power supply
crystal display
Prior art date
Application number
KR1019980036211A
Other languages
Korean (ko)
Other versions
KR100559216B1 (en
Inventor
장원규
곽상엽
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980036211A priority Critical patent/KR100559216B1/en
Publication of KR20000018568A publication Critical patent/KR20000018568A/en
Application granted granted Critical
Publication of KR100559216B1 publication Critical patent/KR100559216B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: An afterimage eliminating circuit of liquid crystal display element is provided to prevent an afterimage from generating and prevent liquid crystal from degrading by grounding the voltage applied to the liquid crystal when the power is off. CONSTITUTION: The afterimage eliminating circuit of liquid crystal display element, wherein the liquid crystal display element having TFT array, TFT array on a plurality of gate lines comprises: a voltage supporter(10) for maintaining a power voltage for gate line driving applied from the outside; a gate driving signal generator(30) for generating the gate line signal to gate lines of the TFT array by inputting the voltage maintained by the voltage supporter; and a voltage detector(20) for preventing the gate line driving generator from generating the gate line driving signal by detecting the level of the power voltage and for generating a controlling signal to apply the power voltage to the gate line when the power is off. Thereby, it is possible to solve the problem of heat consumption and frame afterimage.

Description

액정표시소자의 잔상제거회로Afterimage elimination circuit of liquid crystal display device

본 발명은 액정표시소자에 관한 것으로서, 파워오프시 잔류전하를 제거하여 화면의 잔상을 방지하는 액정표시소자의 잔상제거회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a residual image removal circuit of a liquid crystal display device that removes residual charges during power-off to prevent afterimages on a screen.

도 1은 일반적인 TFT-LCD 에 있어서, 하나의 화소에 대한 등가회로도를 도시한 것이다. 도 1을 참조하면, 액정표시소자는 일단이 공통전압(VCOM)이 인가되는 액정셀과, 상기 액정셀을 구동하기 위한 스위칭수단인 박막 트랜지스터(TFT)로 이루어진다. 박막 트랜지스터(TFT)의 게이트에는 게이트 구동신호(GDR)가 인가되고, 소오스에는 액정셀(LC)이 연결되고 드레인에는 데이터신호(SDA)가 인가된다.FIG. 1 shows an equivalent circuit diagram of one pixel in a typical TFT-LCD. Referring to FIG. 1, a liquid crystal display device includes a liquid crystal cell to which a common voltage VCOM is applied and a thin film transistor TFT which is a switching means for driving the liquid crystal cell. The gate driving signal GDR is applied to the gate of the thin film transistor TFT, the liquid crystal cell LC is connected to the source, and the data signal SDA is applied to the drain.

상기한 바와같은 구성을 갖는 액정셀(LC)은 스위칭수단인 박막 트랜지스터(TFT)에 의해 구동되는데, 액정셀을 구동시키기 위해서는 먼저 게이트 구동신호(GDR)를 인가하면 도면에는 도시되지 않았지만 상기 박막 트랜지스터(TFT)가 연결된 게이트 라인이 구동되고 이어서 1열씩 데이터 신호(SDA)가 인가되면, 이 데이터 신호(SDA)의 전압과 공통전압(VCOM)의 전압차가 액정셀(LC)에 인가되어 액정셀(LC)이 구동되어 화면을 디스플레이하게 된다.The liquid crystal cell LC having the above-described configuration is driven by the thin film transistor TFT which is a switching means. In order to drive the liquid crystal cell, the gate driving signal GDR is first applied to the liquid crystal cell LC. When the gate line to which the TFT is connected is driven, and then the data signal SDA is applied one by one, the voltage difference between the voltage of the data signal SDA and the common voltage VCOM is applied to the liquid crystal cell LC so that the liquid crystal cell ( LC) is driven to display the screen.

그러나, 상기한 바와같은 구성을 갖는 종래의 액정표시소자는 파워오프시에다수의 게이트라인을 구동하기 위한 게이트 구동신호중 하나의 게이트 라인을 구동하기 위한 게이트 구동펄스가 인가되어 있고 나머지 게이트 라인에는 게이트 구동펄스가 인가되어 있지 않기 때문에, 액정에 인가된 전압에 의해 액정에 전하가 차이지(charge)된다. 이에 따라, 액정에 차아지된 전하에 의해 파워 오프후에도 화면에 잔상이 존재하게 되고, 액정에 DC 전압이 인가되어 액정을 손상시키게 되며, 이에 따라 액정모듈의 수명을 단축시키는 문제점이 있었다.However, in the conventional liquid crystal display device having the above-described configuration, a gate driving pulse for driving one gate line among the gate driving signals for driving a plurality of gate lines at power off is applied, and the gate is applied to the remaining gate lines. Since the driving pulse is not applied, the charge is charged to the liquid crystal by the voltage applied to the liquid crystal. Accordingly, afterimages remain after the power is turned off due to the charge charged in the liquid crystal, and a DC voltage is applied to the liquid crystal to damage the liquid crystal, thereby reducing the lifetime of the liquid crystal module.

종래의 액정표시소자는 파워오프시에 액정에 차아지된 전하를 방전시켜 주기위한 방전패스가 형성되어 있지 않아 액정에 인가된 전압이 자연적으로 방전될 때까지 기다릴 수밖에 없었다.The conventional liquid crystal display device has no discharge path for discharging the charge charged to the liquid crystal at the time of power-off, so there is no choice but to wait until the voltage applied to the liquid crystal is naturally discharged.

본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 파워오프시 액정에 인가된 전압을 접지시켜 줌으로써, 잔상의 발생을 방지하고 액정의 열화를 방지할 수 있는 액정표시소자의 잔상제거회로를 제공하는 데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, by grounding the voltage applied to the liquid crystal during power-off, the afterimage removal of the liquid crystal display device that can prevent the occurrence of an afterimage and prevent the deterioration of the liquid crystal The purpose is to provide a circuit.

본 발명의 다른 목적은 게이트 드라이버 IC 로 인가되는 입력전원이 일정치 이하로 감소되면 모든 게이트 라인에 구동펄스를 인가하여 액정셀에 인가된 전압을 방전시켜 줄 수 있는 액정표시소자의 잔상제거회로를 제공하는 데 그 목적이 있다.Another object of the present invention is to provide a residual image removal circuit of a liquid crystal display device that can discharge the voltage applied to the liquid crystal cell by applying a driving pulse to all the gate lines when the input power applied to the gate driver IC is reduced below a certain value. The purpose is to provide.

도 1은 일반적인 액정표시소자에 있어서, 하나의 화소에 대한 등가회로도,1 is an equivalent circuit diagram of one pixel in a general liquid crystal display device;

도 2는 본 발명의 실시예에 따른 액정표시소자의 잔류전하 제거회로의 상세도,2 is a detailed view of a residual charge removing circuit of a liquid crystal display device according to an embodiment of the present invention;

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

TFT : 박막 트랜지스터 LC : 액정셀TFT: thin film transistor LC: liquid crystal cell

10 : 전압유지수단 20 : 게이트라인 구동신호 발생수단10: voltage holding means 20: gate line driving signal generating means

30 : 제어신호 발생수단 40 : 전압검출수단30: control signal generating means 40: voltage detection means

11 : 콘덴서 21 - 2n : 증폭기11: condenser 21-2n: amplifier

31 : 다이오드31: Diode

상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 복수개의 게이트라인 각각에 TFT 가 배열되어 있는 TFT 어레이를 구비한 액정표시소자의 잔상제거회로에 있어서, 외부로부터 인가되는 게이트 라인구동용 전원전압의 유지하기 위한 전압유지수단과; 상기 전압유지수단에 의해 유지된 전압을 입력하여 게이트 라인 구동신호를 TFT 어레이의 게이트 라인으로 각각 발생하기 위한 게이트 구동신호 발생수단과; 파워오프시 상기 게이트라인 구동용 전원전압의 레벨을 검출하여 상기 게이트 구동신호 발생수단로부터 게이트라인 구동신호의 발생을 차단하고 상기 전원전압이 게이트라인으로 동시에 인가되도록 하는 제어신호를 발생하기 위한 전압검출수단으로 이루어지는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention provides a power supply voltage for driving a gate line in an afterimage removing circuit of a liquid crystal display device having a TFT array in which TFTs are arranged on a plurality of gate lines. Voltage holding means for maintaining the; Gate driving signal generating means for inputting a voltage held by said voltage holding means to generate gate line driving signals to gate lines of a TFT array, respectively; Detects the level of the gate line driving power supply voltage at power off to cut off the generation of the gate line driving signal from the gate driving signal generating means and detects a voltage for generating a control signal for simultaneously applying the power supply voltage to the gate line. It is characterized by consisting of means.

상기 전압유지수단은 일측에 게이트 라인구동용 전원전압이 인가되고 타탄이 접지된 콘덴서로 구성되는 것을 특징으로 한다.The voltage holding means is characterized in that the power supply voltage for the gate line driving is applied to one side and is composed of a capacitor grounded tartan.

상기 게이트라인 구동신호는 상기 전압유지수단을 통해 인가되는 전원전압을 입력하여 게이트라인 구동신호를 게이트 라인으로 각각 발생하기 위한 다수의 증폭기로 이루어지는 것을 특징으로 한다.The gate line driving signal may include a plurality of amplifiers for generating a gate line driving signal to the gate line by inputting a power supply voltage applied through the voltage holding means.

상기 전압검출수단은 상기 전압유지수단의 전압레벨을 검출하여 전원전압이 일정치이하로 떨어지면 제어신호를 발생하는 것을 특징으로 한다.The voltage detecting means detects the voltage level of the voltage holding means and generates a control signal when the power supply voltage falls below a predetermined value.

상기 전압검출수단은 상기 전압유지수단의 전압레벨이 전원전압의 80%이하로 떨어지면 제어신호를 발생하는 것을 특징으로 한다.The voltage detecting means generates a control signal when the voltage level of the voltage holding means falls below 80% of the power supply voltage.

상기 전압검출수단은 상기 전압유지수단의 전압레벨이 전원전압의 일정치이상을 유지하는 경우에만 도통되는, 애노드에 상기 전압유지수단의 출력전압이 인가되고, 캐소드가 상기 게이트라인 구동신호 발생수단에 연결되는 다이오드로 이루어지는 것을 특징으로 한다.The voltage detecting means is supplied with an output voltage of the voltage holding means to the anode, which is conducted only when the voltage level of the voltage holding means maintains a predetermined value or more than a power supply voltage, and a cathode is applied to the gate line driving signal generating means. It is characterized by consisting of a diode connected.

상기 전압검출수단은 파워오프시 상기 게이트라인 구동용 전원전압의 레벨을 검출하는 검출수단과; 상기 검출수단의 검출결과에 따라 상기 게이트 구동신호 발생수단로부터 게이트라인 구동신호의 발생을 차단하고 상기 전원전압이 게이트라인으로 동시에 인가되도록 하는 제어신호를 발생하기 위한 신호발생수단으로 이루어지는 것을 특징으로 한다.The voltage detecting means includes detecting means for detecting a level of the power supply voltage for driving the gate line when the power is off; And a signal generating means for generating a control signal for blocking the generation of the gate line driving signal from the gate driving signal generating means and for simultaneously applying the power supply voltage to the gate line according to the detection result of the detecting means. .

상기 검출수단은 상기 전압유지수단의 전압레벨을 검출하여 전원전압이 일정치이하로 떨어지면 제어신호를 발생하는 것을 특징으로 한다.The detecting means detects the voltage level of the voltage holding means and generates a control signal when the power supply voltage drops below a predetermined value.

상기 검출수단은 상기 전압유지수단의 전압레벨이 전원전압의 80%이하로 떨어지면 제어신호를 발생하는 것을 특징으로 한다.The detecting means generates a control signal when the voltage level of the voltage holding means falls below 80% of the power supply voltage.

상기 신호발생수단은 애노드에 상기 전압검출수단의 출력전압이 인가되고, 캐소드가 상기 게이트 라인 구동신호 발생수단에 연결되는 다이오드로 이루어진다.The signal generating means comprises an diode to which an output voltage of the voltage detecting means is applied to an anode, and a cathode is connected to the gate line driving signal generating means.

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 액정표시소자의 잔상제거회로는 외부로부터 인가되는 게이트 라인구동용 전원전압(Vgg)을 유지하기 위한 전압유지수단(10)과, 상기 전압유지수단(10)에 의해 유지된 전압을 입력하여 게이트 라인 구동신호(GDR1-GDRn)를 TFT 어레이(도면상에는 도시되지 않음)의 게이트 라인으로 각각 발생하기 위한 게이트 구동신호 발생수단(20)와, 파워오프시 상기 게이트라인 구동용 전원전압(Vgg)의 레벨을 검출하여 일정치이하로 떨어지는 것을 검출하기 위한 전압검출수단(40) 및 상기 전압검출수단(40)의 출력신호에 따라서 상기 게이트 구동신호 발생수단(20)로부터 게이트라인 구동신호(GDR1-GDRn)의 발생을 차단하기 위한 제어신호(CS)를 발생하기 위한 제어신호 발생수단(30)으로 이루어진다.2 is a diagram illustrating a voltage holding means (10) for maintaining a gate line driving power supply voltage (Vgg) applied from the outside in the afterimage removing circuit of a liquid crystal display device according to an embodiment of the present invention, and the voltage holding means (10). Gate drive signal generating means 20 for respectively generating gate line drive signals GDR1-GDRn to gate lines of a TFT array (not shown in the drawing) by inputting a voltage held by The voltage detection means 40 for detecting the level of the line driving power supply voltage Vgg and falling below a predetermined value, and the gate driving signal generation means 20 according to the output signal of the voltage detection means 40. Control signal generating means 30 for generating a control signal CS for blocking the generation of the gate line driving signals GDR1-GDRn from the control circuit.

본 발명의 실시예에서는, 전압유지수단(10)은 일측에 게이트 라인구동용 전원전압(Vgg+)이 인가되고 타탄이 접지된 콘덴서(11)로 구성되고, 게이트라인 구동신호 발생수단(20)는 도 2에서 개략적으로 도시된 바와같이, 상기 전압유지수단(10)을 통해 인가되는 전원전압(Vgg+)을 입력하여 게이트라인 구동신호(GDR1-GDRn)를 게이트 라인으로 각각 발생하기 위한 증폭기(21-2n)로 이루어진다.In the embodiment of the present invention, the voltage holding means 10 is composed of a capacitor 11 having a gate line driving power supply voltage Vgg + applied to one side and a tartan grounded, and the gate line driving signal generating means 20 As schematically shown in FIG. 2, an amplifier 21-for generating a gate line driving signal GDR1-GDRn as a gate line by inputting a power supply voltage Vgg + applied through the voltage holding means 10. 2n).

또한, 본 발명의 실시예에서는, 상기 전압유지수단(10)의 전압레벨을 검출하기 위한 전압검출수단(40)은 전압유지수단(10)의 전압레벨을 검출하여 전원전압(Vgg+)이 80% 이하로 떨어지면, 예를 들어 20V 의 전원전압(Vgg+)을 사용하게 되는 경우 전압유지수단(10)의 출력전압의 레벨이 16V 이하로 떨어지면, 하이상태의 검출신호를 출력하도록 한다.Further, in the embodiment of the present invention, the voltage detecting means 40 for detecting the voltage level of the voltage holding means 10 detects the voltage level of the voltage holding means 10 so that the power supply voltage Vgg + is 80%. When it falls below, for example, when the power supply voltage Vgg + of 20V is used, when the level of the output voltage of the voltage holding means 10 falls below 16V, the detection signal of a high state is output.

또한, 제어신호 발생수단(30)은 애노드에 상기 전압검출수단(20)의 출력전압이 인가되고, 캐소드가 상기 게이트라인 구동신호 발생수단(20)에 연결되는 다이오드(31)로 이루어져서, 상기 전압검출수단(20)으로부터 검출신호에 의해 도통되어 제어신호(CS)를 발생한다.In addition, the control signal generating means 30 is composed of a diode 31 is applied to the output voltage of the voltage detecting means 20 to the anode, the cathode is connected to the gate line driving signal generating means 20, the voltage The detection means 20 is conducted by the detection signal to generate the control signal CS.

이때, 전압유지수단(10)인 콘덴서(11)는 게이트 드라이버 IC(200) 외부에 설치되어 상기 전압 검출수단(40)과 게이트라인 구동신호 발생수단(20)에 연결되어지고, 게이트라인 구동신호 발생수단(20), 제어신호 발생수단(30) 및 전압 검출수단(40)은 게이트 드라이버 IC(200)내부에 설치된다.At this time, the capacitor 11 as the voltage holding means 10 is installed outside the gate driver IC 200 and connected to the voltage detecting means 40 and the gate line driving signal generating means 20, and the gate line driving signal. The generating means 20, the control signal generating means 30 and the voltage detecting means 40 are provided inside the gate driver IC 200.

상기한 바와같은 구성을 갖는 본 발명의 잔류전하 제거회로의 동작을 살펴보면, 파워 온되어 정상적인 게이트구동용 전원전압(Vgg+)이 게이트라인 구동신호 발생수단(20)에 인가되면, 게이트라인 구동신호 발생수단(20)은 순차적으로 증폭기(21-2n)를 통해 게이트라인 구동신호(GDR1-GDRn)를 TFT 어레이의 게이트 라인으로 발생한다.Referring to the operation of the residual charge removing circuit of the present invention having the configuration as described above, when the power is turned on and the normal gate driving power supply voltage Vgg + is applied to the gate line driving signal generating means 20, the gate line driving signal is generated. The means 20 sequentially generates gate line driving signals GDR1-GDRn through the amplifiers 21-2n to the gate lines of the TFT array.

이때, 전압 검출수단(40)은 전압유지수단(10)의 콘덴서(11)로부터 인가되는 게이트 구동용 전원전압(Vgg+)의 레벨을 검출하는데, 전원전압(Vgg+)이 정상적인 값을 유지하므로 전압검출수단(40)으로부터 검출신호가 출력되지 않게 되고, 이에 따라 제어신호 발생수단(30)은 다이오드(31)를 통해 게이트라인 구동신호 차단용 제어신호(CS)는 게이트라인 구동신호 발생수단(20)으로 발생되지 않게 된다. 따라서, 게이트라인 구동신호 발생수단(20)은 정상적으로 게이트라인 구동신호(GDR1-GDRn)를 정상적으로 발생하게 된다.At this time, the voltage detecting means 40 detects the level of the gate driving power supply voltage Vgg + applied from the capacitor 11 of the voltage holding means 10. Since the power supply voltage Vgg + maintains a normal value, voltage detection is performed. The detection signal is not outputted from the means 40, so that the control signal generating means 30 passes through the diode 31 and the control signal CS for blocking the gate line driving signal is converted into the gate line driving signal generating means 20. Will not occur. Therefore, the gate line driving signal generating means 20 normally generates the gate line driving signals GDR1-GDRn.

다음, 파워 오프되어 전원전압(Vgg+)이 일정치이하로 떨어지면, 전압 검출수단(20)은 이를 검출하여 하이상태의 검출신호를 발생하고, 이 검출신호는 제어신호 발생수단(30)의 다이오드(31)를 도통시켜 제어신호(CS)를 발생한다. 이 제어신호(CS)가 게이트라인 구동신호 발생수단(20)에 인가되면, 증폭기(21-2n)는 출력이 하이임피턴스가 되어 정상적으로 게이트라인 구동신호(GDR1-GDRn)를 발생하지 않게 된다.Next, when the power supply voltage Vgg + drops below a predetermined value, the voltage detecting means 20 detects this to generate a detection signal in a high state, and the detection signal is a diode of the control signal generating means 30. 31 is conducted to generate the control signal CS. When the control signal CS is applied to the gate line driving signal generating means 20, the amplifier 21-2n does not generate the gate line driving signals GDR1-GDRn normally because the output becomes high impedance.

이때, 전압유지수단(20)으로부터 출력되는 일정치이하로 떨어진 전원전압(Vgg+)은 동시에 TFT 어레이의 게이트 라인으로 제공되어 모든 TFT를 파워 온시 동시에 턴온시켜주게 된다. 이에 따라 액정에 인가되는 전압은 TFT를 통해 방전시켜 줌으로써 접지시켜주게 된다.At this time, the power supply voltage Vgg +, which falls below a predetermined value output from the voltage holding means 20, is simultaneously provided to the gate line of the TFT array to turn on all the TFTs at the same time. Accordingly, the voltage applied to the liquid crystal is grounded by discharging it through the TFT.

TFT 어레이의 TFT 의 충전시간은 약 10μs 정도이므로, 전원전압(Vgg+)이 인가되는 캐패시터의 방전을 이용하여 게이트라인에 모두 하이상태의 신호를 인가하여도 액정에 인가된 전압을 접지시키는데에는 아무런 영향이 없다.Since the charging time of the TFTs in the TFT array is about 10 μs, there is no effect on grounding the voltage applied to the liquid crystal even when all high-level signals are applied to the gate lines using the discharge of the capacitor to which the power supply voltage (Vgg +) is applied. There is no

본 발명의 다른 실시예에서는, 도 2의 잔상제거회로에서 전압검출수단(40)없이 제어신호 발생수단(30)의 다이오드(11)를 전원전압(Vgg+)의 80% 이상의 레벨에서만 동작하여 게이트라인 구동신호 발생수단(20)의 증폭기(21-2n)가 정상적으로 게이트라인 구동신호를 게이트 라인으로 발생하도록 하고, 파워오프되어 전원전압(Vgg+)이 80% 이하의 레벨로 되면 턴오프되어 상기 증폭기(21-2n)의 출력을 하이 임피던스상태로 만들어주도록 할 수도 있다.According to another embodiment of the present invention, in the afterimage elimination circuit of FIG. 2, the diode 11 of the control signal generating means 30 is operated only at a level of 80% or more of the power supply voltage Vgg + without the voltage detecting means 40. The amplifier 21-2n of the driving signal generating means 20 normally generates the gate line driving signal to the gate line. When the power is turned off and the power supply voltage Vgg + reaches a level of 80% or less, the amplifier is turned off. It is also possible to make the output of 21-2n) high impedance.

이상에서 자세히 설명된 바와 같이, 상술한 바와 같은 본 발명의 잔류전하 제거회로에 따르면, 파워 오프시에 액정셀에 인가된 전압을 모든 게이트라인을 구동시켜 TFT를 통해 방전시켜 줌으로써, 잔류전하에 의한 열소비문제 및 화면의 잔상문제을 해결할 수 있는 이점이 있다.As described in detail above, according to the residual charge removing circuit of the present invention as described above, by driving all the gate lines to discharge the voltage applied to the liquid crystal cell at the time of power off through the TFT, There is an advantage that can solve the problem of heat consumption and the afterimage of the screen.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (10)

복수개의 게이트라인 각각에 TFT 가 배열되어 있는 TFT 어레이를 구비한 액정표시소자에 있어서,A liquid crystal display device comprising a TFT array in which TFTs are arranged on a plurality of gate lines, respectively, 외부로부터 인가되는 게이트 라인구동용 전원전압의 유지하기 위한 전압유지수단과;Voltage holding means for holding a gate line driving power supply voltage applied from the outside; 상기 전압유지수단에 의해 유지된 전압을 입력하여 게이트 라인 구동신호를 TFT 어레이의 게이트 라인으로 각각 발생하기 위한 게이트 구동신호 발생수단과;Gate driving signal generating means for inputting a voltage held by said voltage holding means to generate gate line driving signals to gate lines of a TFT array, respectively; 파워오프시 상기 게이트라인 구동용 전원전압의 레벨을 검출하여 상기 게이트 구동신호 발생수단로부터 게이트라인 구동신호의 발생을 차단하고 상기 전원전압이 게이트라인으로 동시에 인가되도록 하는 제어신호를 발생하기 위한 전압검출수단으로 이루어지는 것을 특징으로 하는 액정표시소자의 잔상제거회로.Detects the level of the gate line driving power supply voltage at power off to cut off the generation of the gate line driving signal from the gate driving signal generating means and detects a voltage for generating a control signal for simultaneously applying the power supply voltage to the gate line. An afterimage removal circuit of a liquid crystal display device, characterized by comprising means. 제1항에 있어서, 상기 전압유지수단은 일측에 게이트 라인구동용 전원전압이 인가되고 타탄이 접지된 콘덴서로 구성되는 것을 특징으로 하는 액정표시소자의 잔상제거회로.The afterimage removing circuit of claim 1, wherein the voltage holding means comprises a capacitor to which a gate line driving power supply voltage is applied and a tartan is grounded. 제1항에 있어서, 상기 게이트라인 구동신호는 상기 전압유지수단을 통해 인가되는 전원전압을 입력하여 게이트라인 구동신호를 게이트 라인으로 각각 발생하기 위한 다수의 증폭기로 이루어지는 것을 특징으로 하는 액정표시소자의 잔상제거회로.The liquid crystal display of claim 1, wherein the gate line driving signal comprises a plurality of amplifiers for generating a gate line driving signal to a gate line by inputting a power supply voltage applied through the voltage holding means. Afterimage elimination circuit. 제1항에 있어서, 상기 전압검출수단은 상기 전압유지수단의 전압레벨을 검출하여 전원전압이 일정치이하로 떨어지면 제어신호를 발생하는 것을 특징으로 하는 액정표시소자의 잔상제거회로.The afterimage removing circuit of claim 1, wherein the voltage detecting unit detects a voltage level of the voltage holding unit and generates a control signal when a power supply voltage drops below a predetermined value. 제4항에 있어서, 상기 전압검출수단은 상기 전압유지수단의 전압레벨이 전원전압의 80%이하로 떨어지면 제어신호를 발생하는 것을 특징으로 하는 액정표시소자의 잔상제거회로.5. The afterimage removal circuit of a liquid crystal display device according to claim 4, wherein said voltage detecting means generates a control signal when the voltage level of said voltage holding means falls below 80% of a power supply voltage. 제1항에 있어서, 상기 전압검출수단은 상기 전압유지수단의 전압레벨이 전원전압의 일정치이상을 유지하는 경우에만 도통되는, 애노드에 상기 전압유지수단의 출력전압이 인가되고, 캐소드가 상기 게이트라인 구동신호 발생수단에 연결되는 다이오드로 이루어지는 것을 특징으로 하는 액정표시소자의 잔상제거회로.The output voltage of the voltage holding means is applied to an anode, and the cathode is applied when the voltage detecting means is turned on only when the voltage level of the voltage holding means maintains a predetermined value or more. An afterimage removing circuit of a liquid crystal display device, characterized in that it comprises a diode connected to the line driving signal generating means. 제1항에 있어서, 상기 전압검출수단은The method of claim 1, wherein the voltage detecting means 파워오프시 상기 게이트라인 구동용 전원전압의 레벨을 검출하는 검출수단과;Detection means for detecting a level of the power supply voltage for driving the gate line at power off; 상기 검출수단의 검출결과에 따라 상기 게이트 구동신호 발생수단로부터 게이트라인 구동신호의 발생을 차단하고 상기 전원전압이 게이트라인으로 동시에 인가되도록 하는 제어신호를 발생하기 위한 신호발생수단으로 이루어지는 것을 특징으로 하는 액정표시소자의 잔상제거회로.And a signal generating means for generating a control signal for blocking the generation of the gate line driving signal from the gate driving signal generating means and for simultaneously applying the power supply voltage to the gate line according to the detection result of the detecting means. Image retention circuit of liquid crystal display device. 제7항에 있어서, 상기 검출수단은 상기 전압유지수단의 전압레벨을 검출하여 전원전압이 일정치이하로 떨어지면 제어신호를 발생하는 것을 특징으로 하는 액정표시소자의 잔상제거회로.8. The afterimage removal circuit according to claim 7, wherein the detecting means detects the voltage level of the voltage holding means and generates a control signal when the power supply voltage drops below a predetermined value. 제8항에 있어서, 상기 검출수단은 상기 전압유지수단의 전압레벨이 전원전압의 80%이하로 떨어지면 제어신호를 발생하는 것을 특징으로 하는 액정표시소자의 잔상제거회로.10. The afterimage removal circuit of a liquid crystal display device according to claim 8, wherein the detection means generates a control signal when the voltage level of the voltage holding means drops below 80% of the power supply voltage. 제9항에 있어서, 상기 신호발생수단은 애노드에 상기 전압검출수단의 출력전압이 인가되고, 캐소드가 상기 게이트 라인 구동신호 발생수단에 연결되는 다이오드로 이루어지는 것을 특징으로 하는 액정표시소자의 잔상제거회로.10. The afterimage elimination circuit of a liquid crystal display device according to claim 9, wherein the signal generating means comprises a diode to which an output voltage of the voltage detecting means is applied to an anode, and a cathode is connected to the gate line driving signal generating means. .
KR1019980036211A 1998-09-03 1998-09-03 Afterimage elimination circuit of liquid crystal display device KR100559216B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980036211A KR100559216B1 (en) 1998-09-03 1998-09-03 Afterimage elimination circuit of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980036211A KR100559216B1 (en) 1998-09-03 1998-09-03 Afterimage elimination circuit of liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20000018568A true KR20000018568A (en) 2000-04-06
KR100559216B1 KR100559216B1 (en) 2006-06-13

Family

ID=19549417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036211A KR100559216B1 (en) 1998-09-03 1998-09-03 Afterimage elimination circuit of liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100559216B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020047432A (en) * 2000-12-13 2002-06-22 구본준, 론 위라하디락사 Optical sensor
KR100429735B1 (en) * 2001-03-07 2004-05-03 유니팍 옵토에렉트로닉스 코포레이션 Residual image improving system for a liquid crystal display(lcd)
KR100486999B1 (en) * 2002-04-08 2005-05-03 엘지.필립스 엘시디 주식회사 Method and apparatus for proventing afterimage at liquid crystal display
KR100848961B1 (en) * 2001-12-26 2008-07-29 엘지디스플레이 주식회사 Method of Driving Liquid Crystal Display Module and Apparatus thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0364590B1 (en) * 1987-12-25 1995-06-14 Hosiden Corporation Method of erasing liquid crystal display and an erasing circuit
KR100206567B1 (en) * 1995-09-07 1999-07-01 윤종용 Screen erase circuit and its driving method of tft
KR100218533B1 (en) * 1996-11-27 1999-09-01 윤종용 Power-off discharge circuit in a liquid crystal display device
JP3827823B2 (en) * 1996-11-26 2006-09-27 シャープ株式会社 Liquid crystal display image erasing device and liquid crystal display device including the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020047432A (en) * 2000-12-13 2002-06-22 구본준, 론 위라하디락사 Optical sensor
KR100429735B1 (en) * 2001-03-07 2004-05-03 유니팍 옵토에렉트로닉스 코포레이션 Residual image improving system for a liquid crystal display(lcd)
KR100848961B1 (en) * 2001-12-26 2008-07-29 엘지디스플레이 주식회사 Method of Driving Liquid Crystal Display Module and Apparatus thereof
KR100486999B1 (en) * 2002-04-08 2005-05-03 엘지.필립스 엘시디 주식회사 Method and apparatus for proventing afterimage at liquid crystal display

Also Published As

Publication number Publication date
KR100559216B1 (en) 2006-06-13

Similar Documents

Publication Publication Date Title
EP0764932B1 (en) A screen clearing circuit, a liquid crystal display device having the same and a method of driving the same
US6961034B2 (en) Liquid crystal display device for preventing and afterimage
KR100345260B1 (en) Shift register using MIS transistors having the same polarity
US7698573B2 (en) Power source apparatus for display and image display apparatus
US6064360A (en) Liquid crystal display
US5790090A (en) Active matrix liquid crystal display with reduced drive pulse amplitudes
JP5221878B2 (en) Active matrix display device
JP2004045785A (en) Liquid crystal display device, control method therefor, and mobile terminal
KR100486999B1 (en) Method and apparatus for proventing afterimage at liquid crystal display
US20090231253A1 (en) Lcd with the function of eliminating the power-off residual images
US7336269B2 (en) Electronic discharging control circuit and method thereof for LCD
KR100508050B1 (en) Active matrix type display device
JP2017021142A (en) Display device and system
JP4315418B2 (en) Image display device
JP2901429B2 (en) Display device
KR100559216B1 (en) Afterimage elimination circuit of liquid crystal display device
US7358949B2 (en) Liquid crystal display device pixel and drive circuit
KR101186018B1 (en) LCD and drive method thereof
KR20160089727A (en) Liquid Crystal Display and Driving Method of the Same
KR100198549B1 (en) Electron discharge device of liquid crystal display device
US5943034A (en) Method for driving a display device
JP2003122311A (en) Electrical discharge method and device for image display panel, image display panel, and image display device
KR200254412Y1 (en) LCD
KR100640047B1 (en) Liquid Crystal Display Device
KR100448938B1 (en) Apparatus for driving thin film transistor liquid crystal display device, especially including an interface circuit for a sufficient time margin

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 13

EXPY Expiration of term