KR20040059768A - 하드마스크를 이용한 캐패시터의 제조 방법 - Google Patents

하드마스크를 이용한 캐패시터의 제조 방법 Download PDF

Info

Publication number
KR20040059768A
KR20040059768A KR1020020086270A KR20020086270A KR20040059768A KR 20040059768 A KR20040059768 A KR 20040059768A KR 1020020086270 A KR1020020086270 A KR 1020020086270A KR 20020086270 A KR20020086270 A KR 20020086270A KR 20040059768 A KR20040059768 A KR 20040059768A
Authority
KR
South Korea
Prior art keywords
hard mask
ruthenium
capacitor
film
upper electrode
Prior art date
Application number
KR1020020086270A
Other languages
English (en)
Other versions
KR100454255B1 (ko
Inventor
홍권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0086270A priority Critical patent/KR100454255B1/ko
Publication of KR20040059768A publication Critical patent/KR20040059768A/ko
Application granted granted Critical
Publication of KR100454255B1 publication Critical patent/KR100454255B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

본 발명은 상부전극 패터닝시 발생된 식각부산물로 인한 상하부전극간 단락을 억제하면서, 표면이 산화된 하드마스크를 남겨둔 상태에서 후속 공정을 진행함에 따른 리프팅 현상을 방지하는데 적합한 캐패시터의 제조 방법을 제공하기 위한 것으로, 제1 루테늄막 상에 고유전막과 제2 루테늄막을 적층 형성하는 단계, 상기 제2 루테늄막 상에 하드마스크를 형성하는 단계, 상기 하드마스크 상에 상부전극을 정의하는 감광막패턴을 형성하는 단계, 상기 감광막패턴을 식각마스크로 상기 하드마스크를 패터닝하는 단계, 상기 패터닝된 하드마스크와 상기 감광막패턴을 식각마스크로 상기 제2 루테늄막과 상기 고유전막을 차례로 식각하여 상부전극과 유전막패턴을 형성하는 단계, 상기 감광막패턴을 스트립하는 단계, 및 상기 감광막패턴의 스트립시 상기 하드마스크 표면에 생성된 산화막을 선택적으로 제거하는 단계를 포함한다.

Description

하드마스크를 이용한 캐패시터의 제조 방법{Method for fabrication of capacitor using hardmask}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터의 제조 방법에관한 것이다.
최근에 메모리 소자의 집적도가 증가하면서 보다 높은 캐패시턴스와 작은 누설전류 특성이 요구됨에 따라 ONO구조에서 누설전류가 작은 MIM(Metal-Insulator-Metal) 구조로 변화되고 있다.
다시 말하면, 집적화되면서 보다 높은 유전상수를 지니는 Al2O3, TiO2, HfO2, ZrO2, BLT, BST, Ta2O5등의 고유전 상수를 갖는 유전막이 요구됨과 동시에 누설전류를 감소시키기 위해 일함수값이 큰 금속을 상부전극 및 하부전극으로 적용해야 된다.
전극으로 적용되는 금속은 백금(Pt), 이리듐(Ir), 루테늄(Ru), 산화이리듐막(IrO2), 산화루테늄막(RuO2), 백금합금(Pt-alloy) 등이 있다.
상기한 금속막 중 루테늄(Ru)은 백금(Pt)과 비교하여 식각 공정이 상대적으로 쉬워, DRAM 및 FeRAM과 같은 메모리 소자(memory device)에 사용되는 강유전체 및 고유전체 재료로 구성되는 박막 캐패시터의 캐패시터 전극으로 적용될 수 있을 것으로 기대된다.
이와 같이 MIM 캐패시터의 하부전극으로 고려되고 있는 루테늄(Ru)은 화학기상증착(Chemical Vapor Deposition; CVD) 공정 및 원자층증착(Atomic Layer Deposition; ALD) 공정을 통해 증착하고 있다.
전술한 바와 같은 루테늄막을 전극으로 이용하는 캐패시터를 RIR(Ru-Insulator-Ru) 캐패시터라고 한다.
도 1a는 종래 기술에 따른 RIR 캐패시터의 구조 단면도이고, 도 1b는 종래 기술에 따른 리프팅 현상을 도시한 도면이다.
도 1a에 도시된 바와 같이, 반도체 기판(11)상에 형성된 층간절연막(12), 층간절연막(12)을 식각하여 제공하는 스토리지노드 콘택홀에 폴리실리콘플러그(13)와 배리어메탈(14a, 14b)의 적층으로 이루어진 스토리지노드 콘택이 형성되고, 스토리지노드 콘택상에 루테늄 하부전극(15)이 형성되며, 루테늄 하부전극(15) 상에 유전막(16)과 루테늄 상부전극(17)이 적층된다.
도 1a의 종래 기술에서는 루테늄 상부전극(17)의 패터닝을 용이하게 진행하기 위한 하드마스크로 TiN(18)을 이용하는데, 이와 같이 TiN(18)을 이용하면 감광막만을 이용한 루테늄 상부전극 패터닝시에 발생하는 펜스(fence) 문제를 근본적으로 해결할 수 있다. 여기서, 펜스라 함은 감광막을 식각마스크로 하여 루테늄 상부전극과 유전막을 식각할 때 발생되는 비휘발성 식각부산물이 상부전극의 측벽에 증착된 것으로, 이와 같은 펜스는 상부전극과 하부전극간 단락을 초래한다.
그리고, 종래 기술은 감광막을 이용하여 TiN(18)을 패터닝한 후, 패터닝된 TiN(18)과 감광막의 두 층을 식각마스크로 루테늄 상부전극(17)을 패터닝하고, 감광막을 스트립한다. 감광막 스트립시 산소(O2)와 질소(N2)의 혼합 플라즈마를 이용한다.
그러나, 종래 기술은 산소와 질소의 혼합 플라즈마를 이용하여 감광막을 스트립하므로 감광막 스트립후 TiN(18)의 표면은 산소(Oxygen)를 함유하게 되는 즉,TiNO가 되는 문제가 있다. 따라서, TiNO 및 TiN(18)을 완전히 제거하기 위해 아르곤(Ar)과 염소(Cl)를 케미스트리를 이용하고 있는데, 이때 포러스한 루테늄 상부전극(17)의 벌크속으로 염소 가스가 침투하여 유전막을 손상시키게 되고, 이는 캐패시터의 누설전류 특성을 악화시키게 된다.
한편, 도 1b에 도시된 바와 같이, TiN(18) 제거시 발생하는 유전막의 손상을 방지하기 위해 TiNO 및 TiN(18)을 남겨둔 상태에서 후속 층간절연막(19) 등의 열공정을 수반하는 공정을 진행하면, TiNO가 TiO2로 상전이되고, 또한 TiNO 내에 함유된질소(N2)의 디개싱(Degassing)으로 인해 부피팽창이 일어나고, 이와 같은 부피팽창으로 인해 캐패시터의 리프팅(lifting)이 발생하여 소자의 집적이 불가능하다.
여기서, 리프팅은 디개싱으로 인한 버블(bubble)(B1, B2)이 취약 포인트를 형성하여 층간절연막(19)과 TiN(18)의 계면(A2), TiN(18)과 루테늄 상부전극의 계면(A1)에서 발생된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 상부전극 패터닝시 발생된 식각부산물로 인한 상하부전극간 단락을 억제하면서, 표면이 산화된 하드마스크를 남겨둔 상태에서 후속 공정을 진행함에 따른 리프팅 현상을 방지하는데 적합한 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.
도 1a는 종래 기술에 따른 RIR 캐패시터의 구조 단면도,
도 1b는 종래 기술에 따른 리프팅 현상을 도시한 도면,
도 2a 내지 도 2f는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 구조 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 층간절연막
23 : 폴리실리콘플러그 24a : 티타늄실리사이드
24b : 티타늄나이트라이드 25a : 하부전극
26a : 유전막패턴 27a : 상부전극
상기 목적을 달성하기 위한 본 발명의 캐패시터의 제조 방법은 제1 루테늄막 상에 고유전막과 제2 루테늄막을 적층 형성하는 단계, 상기 제2 루테늄막 상에 하드마스크를 형성하는 단계, 상기 하드마스크 상에 상부전극을 정의하는 감광막패턴을 형성하는 단계, 상기 감광막패턴을 식각마스크로 상기 하드마스크를 패터닝하는 단계, 상기 패터닝된 하드마스크와 상기 감광막패턴을 식각마스크로 상기 제2 루테늄막과 상기 고유전막을 차례로 식각하여 상부전극과 유전막패턴을 형성하는 단계, 상기 감광막패턴을 스트립하는 단계, 및 상기 감광막패턴의 스트립시 상기 하드마스크 표면에 생성된 산화막을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 캐패시터의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 트랜지스터 및 비트라인(도시 생략) 형성 공정이 완료된 반도체 기판(21) 상부에 층간절연막(22)을 형성한 후, 층간절연막(22)을 식각하여 반도체 기판(21)의 일부, 바람직하게는 트랜지스터의 소스/드레인을 노출시키는 스토리지노드 콘택홀(도시 생략)을 형성한다. 다음에, 스토리지노드 콘택홀에 폴리실리콘플러그(23)를 부분 매립시킨 후, 폴리실리콘플러그(23)상에 티타늄실리사이드(24a)와 티타늄나이트라이드(24b)의 순서로 적층된 배리어메탈을 형성하여 스토리지노드콘택홀을 완전히 매립시킨다. 여기서, 스토리지노드 콘택홀을 채우는 폴리실리콘플러그(23)와 배리어메탈의 적층 구조물을 통상적으로 스토리지노드콘택(SNC)이라고 일컫는다.
한편, 배리어메탈을 스토리지노드콘택에 매립시키는 방법은 폴리실리콘플러그(23)를 포함한 층간절연막(22) 상에 티타늄을 I-PVD(Ionized Physical Vapor Deposition)법 또는 CVD법을 이용하여 100Å∼500Å의 두께로 증착한 후, 질소 또는 NH3분위기에서 650℃∼800℃의 온도로 30초∼180초동안 급속열처리(Rapid Thermal Annealing)하여 C49상 또는 C54상을 갖는 티타늄실리사이드(24a)를 형성한다. 이때, 티타늄실리사이드(24a)는 폴리실리콘플러그(23)의 실리콘과 티타늄이 반응하여 형성된 것으로, 비저항이 낮은 C49상 또는 C54상을 갖는다. 다음에, 층간절연막(22) 표면에 잔류하는 미반응 티타늄을 습식식각을 통해 제거하고, 스토리지노드 콘택홀을 완전히 채울때까지 티타늄실리사이드(24a)를 포함한 층간절연막(22) 상에 티타늄나이트라이드(24b)를 증착한다. 다음에, 에치백 또는 화학적기계적연마(CMP)를 통해 층간절연막(22)의 표면이 드러날때까지 티타늄나이트라이드(24b)를 평탄화시킨다.
전술한 바와 같은 배리어메탈에서, 티타늄실리사이드(24a)는 콘택저항 감소를 위한 오믹콘택(ohmic contact)을 형성하기 위한 것이고, 티타늄나이트라이드(24b)는 폴리실리콘플러그(23)와 후속 하부전극간의 상호 확산을 방지하기 위한 확산배리어(diffusion barrier)로 작용한다.
다음으로, 배리어메탈 및 층간절연막(22) 상에 제1 루테늄막(25)을 증착한다. 이때, 제1 루테늄막(25)은, 500℃ 이상의 고온에서 화학기상증착법으로 증착한 'CVD 루테늄' 또는 원자층증착법으로 증착한 'ALD 루테늄'을 이용한다.
다음에, 제1 루테늄막(25) 상에 고유전막(26)을 증착한다. 이때, 고유전막(26)은, 잘 알려진 바와 같이, 화학기상증착법 또는 원자층증착법을이용하여 증착한 Ta2O5, HfO2, STO, BST, PZT 또는 ZrO2를 이용한다. 예컨대, 고유전막(26)으로 Ta2O5를 이용하는 경우, Ta2O5의 증착에 대해 살펴보면, 먼저 탄탈륨소스를 증착챔버내로 공급하기 전에 탄탈륨에칠레이트(Ta(OC2H5)5)를 170℃∼190℃로 유지되는 기화기(Vaporizer)에서 기상 상태로 만든다. 계속해서, 기상 상태의 탄탈륨에칠레이트를 증착챔버내에 공급하고, 반응가스인 산소(O2)를 10sccm∼1000sccm으로 공급하여 탄탈륨에칠레이트를 열분해시켜 Ta2O5을 증착시킨다. 이 때, 증착챔버는 0.1torr∼2torr의 압력을 유지하고, 반도체 기판(21)은 300℃∼450℃로 가열된다. 후속 열공정으로 저온(300℃∼500℃)에서 N2와 O2의 혼합가스 또는 N2O 가스 분위기에서 플라즈마처리하거나 또는 UV/O3처리하여 Ta2O5내 존재하는 불순물을 제거한 후, 고온(500℃∼650℃)에서 N2가스 분위기에서 로(Furnace) 또는 급속열처리(RTA)하여 Ta2O5의 유전특성을 확보한다.
전술한 바와 같은, 증착후의 저온 열처리 및 고온 열처리는 본 발명에서 이용하고자 하는 모든 고유전막(26)에 적용한다.
다음으로, 고유전막(26)상에 제2 루테늄막(27)을 형성한다. 이때, 제2 루테늄막(27)은 고온에서 증착하여 치밀한 구조를 갖는 'CVD 루테늄' 또는 'ALD 루테늄'을 이용한다.
다음에, 제2 루테늄막(27) 상에 하드마스크인 티타늄나이트라이드(28)를 증착한 후, 티타늄나이트라이드(28) 상에 상부전극을 정의하는 감광막패턴(29)을 형성한다.
여기서, 티타늄나이트라이드(28)는 화학기상증착법(CVD) 또는 원자층증착법(ALD)을 이용하여 100Å∼500Å의 두께로 증착한 것이며, 감광막패턴만을 이용하여 제2 루테늄막을 식각하는 경우에 발생하는 비휘발성 식각부산물로 인한 펜스를 억제하기 위해 도입된 하드마스크이다. 이와 같은 하드마스크로는 티타늄나이트라이드(28)외에 Ti, TiAlN, TiSiN, TaN, TaAlN 또는 TaSiN을 이용한다.
이와 같이, 티타늄나이트라이드(28)와 같은 하드마스크를 적용하는 경우, 감광막패턴(29)을 식각마스크로 하드마스크를 식각하고, 하드마스크 식각에 소모되어 두께가 현저히 얇아진 감광막패턴과 하드마스크의 두 층을 식각마스크로 제2 루테늄막(27)을 식각하므로 측벽에 쌓이는 부산물이 줄어들게 된다.
따라서, 티타늄나이트라이드(28)는 제2 루테늄막(27)과의 식각선택비가 좋기 때문에 그 두께를 얇게 할 수 있다.
한편, 티타늄나이트라이드(28)와 같은 금속성 하드마스크외에 Al2O3와 같은 유전성 하드마스크를 이용하는 경우가 있을 수 있으나, 유전성 하드마스크를 적용하는 경우에는 제2 루테늄막과의 식각선택비가 좋지 못하여 하드마스크의 두께를 크게 해야 하는 단점이 있다.
도 2b에 도시된 바와 같이, 감광막패턴(29)을 식각마스크로 티타늄나이트라이드(28)를 식각하여 제2 루테늄막(27)을 상부전극으로 패터닝하기 위한 티타늄나이트라이드패턴(28a)을 형성한다. 이때, 티타늄나이트라이드패턴(28a)을 식각하기 위해 감광막패턴(29)이 일부분 소모됨에 따라 티타늄나이트라이드패턴(28a) 상에는 그 두께가 얇아진 감광막패턴(29a)이 잔류한다.
도 2c에 도시된 바와 같이, 잔류하는 감광막패턴(29a)과 티타늄나이트라이드패턴(28a)의 두 층을 식각마스크로 제2 루테늄막(27)과 고유전막(26)을 식각하여 제2 루테늄막으로 된 상부전극(27a)과 고유전체막으로 된 유전막패턴(26a)을 형성한다.
이때, 제2 루테늄막(27)과 고유전막(26)을 식각하기 위한 식각마스크의 두께가 감소된 상태에서 식각 공정을 진행하므로 상부전극(27a)과 유전막패턴(26a)의 측벽에 펜스가 생성되는 것이 방지된다.
한편, 상부전극(27a)과 유전막패턴(26a)을 형성하기 위한 식각시 감광막패턴(29a)이 일부 소모되어 그 두께가 감소된 감광막패턴(29b)이 잔류한다.
다음에, 감광막패턴(29b)을 산소(O2)와 질소(N2)의 혼합플라즈마를 이용하여스트립한다.
도 2d에 도시된 바와 같이, 감광막패턴(29b)의 스트립후, 티타늄나이트라이드패턴(28a)의 표면에 산소가 함유된 TiNO층(30)이 형성된다. 이와 같은 TiNO층(30)은 감광막패턴(29a)의 스트립이 산소를 포함하는 플라즈마를 이용하기 때문이며, 티타늄나이트라이드패턴(28a)의 표면이 산화되어 형성되는 것이다.
다음에, 티타늄나이트라이드패턴(28a)의 표면에 형성된 TiNO층(30)을 아르곤(Ar)을 식각가스로 이용한 아르곤 스퍼터식각(sputter etch)을 통해 제거한다. 이때, 아르곤 스퍼터식각은 100℃∼300℃의 온도, 100sccm∼1slm의 아르곤 유량 및 1mtorr∼ 10mtorr의 압력하에서 10초∼100초동안 진행한다.
도 2e는 아르곤 스퍼터식각을 통해 TiNO층(30)을 제거한 후의 단면도이다.
도 2e에 도시된 바와 같이, TiNO층(30)을 제거하기 위한 식각가스로 아르곤(Ar)만을 이용하기 때문에 티타늄나이트라이드패턴(28a)을 통과하여 상부전극(27a)으로 침투해 들어가는 가스가 없고, 아르곤만으로도 충분히 TiNO층(30)을 제거할 수 있다.
도 2f에 도시된 바와 같이, 티타늄나이트라이드패턴(28a)을 잔류시킨 상태에서 후속 공정을 진행한다. 예컨대, 층간절연막(31)을 증착한 후, 층간절연막(31)을 식각하여 티타늄나이트라이드패턴(28a)의 일부가 노출되는 콘택홀을 형성하고, 금속배선용 도전막 증착 및 패터닝 공정을 통해 콘택홀을 통해 상부전극과 연결되는 금속배선(32)을 형성한다. 이때, 티타늄나이트라이드패턴(28a)은 전도성을 갖는 금속성이므로 콘택홀 식각시 제거하지 않아도 되고, 더욱이 금속배선(32)과상부전극(27a)간 상호확산을 방지하는 확산배리어막으로도 이용할 수 있다.
전술한 바와 같이, 하드마스크로 이용된 티타늄나이트라이드패턴(28a)을 제거하지 않으므로 아르곤과 염소가스를 이용한 티타늄나이트라이드패턴(28a) 제거시 발생되는 염소가스의 침투가 없고, 또한 티타늄나이트라이드패턴(28a) 표면에 생성된 TiNO층(30)만을 선택적으로 제거하므로, 티타늄나이트라이드패턴(28a)과 상부전극(27a)의 계면, 상부전극(27a)과 유전막패턴(26a)의 계면에서의 리프팅 현상을 억제한다.
전술한 실시예에서, 하부전극의 패터닝은 고유전막(26) 형성전에 실시하고, 적층(stack) 캐패시터, 콘케이브(concave) 캐패시터, 실린더(cylinder) 캐패시터 등 모든 캐패시터의 제조 공정에 적용 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 하드마스크를 이용하여 상부전극을 패터닝하여펜스가 생성되는 것을 억제하므로써 상부전극과 하부전극간 숏트를 방지하여 캐패시터의 전기적 특성을 향상시킬 수 있는 효과가 있다.
또한, 감광막 스트립시 형성된 하드마스크 표면의 산화막을 아르곤 스퍼터식각만으로 제거하므로써 리프팅 현상이 없는 신뢰성 높은 캐패시터를 제조할 수 있는 효과가 있다.

Claims (6)

  1. 제1 루테늄막 상에 고유전막과 제2 루테늄막을 적층 형성하는 단계;
    상기 제2 루테늄막 상에 하드마스크를 형성하는 단계;
    상기 하드마스크 상에 상부전극을 정의하는 감광막패턴을 형성하는 단계;
    상기 감광막패턴을 식각마스크로 상기 하드마스크를 패터닝하는 단계;
    상기 패터닝된 하드마스크와 상기 감광막패턴을 식각마스크로 상기 제2 루테늄막과 상기 고유전막을 차례로 식각하여 상부전극과 유전막패턴을 형성하는 단계;
    상기 감광막패턴을 스트립하는 단계; 및
    상기 감광막패턴의 스트립시 상기 하드마스크 표면에 생성된 산화막을 선택적으로 제거하는 단계
    를 포함하는 캐패시터의 제조 방법.
  2. 제1항에 있어서,
    상기 산화막이 제거된 하드마스크를 포함한 전면에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 상기 하드마스크의 일부가 노출되는 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 상부전극과 연결되는 금속배선을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 하드마스크 표면에 생성된 산화막을 선택적으로 제거하는 단계는,
    아르곤 가스를 이용한 스퍼터 식각을 통해 이루어지는 것을 특징으로 하는 캐패시터의 제조 방법.
  4. 제3항에 있어서,
    상기 스퍼터 식각은, 100℃∼300℃의 온도, 100sccm∼1slm의 아르곤 유량 및 1mtorr∼ 10mtorr의 압력하에서 10초∼100초동안 진행하는 것을 특징으로 하는 캐패시터의 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 하드마스크는 티타늄나이트라이드, Ti, TiAlN, TiSiN, TaN, TaAlN 또는 TaSiN을 이용하는 것을 특징으로 하는 캐패시터의 제조 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 하드마스크는 100Å∼500Å의 두께로 형성되는 것을 특징으로 하는 캐패시터의 제조 방법.
KR10-2002-0086270A 2002-12-30 2002-12-30 하드마스크를 이용한 캐패시터의 제조 방법 KR100454255B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0086270A KR100454255B1 (ko) 2002-12-30 2002-12-30 하드마스크를 이용한 캐패시터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0086270A KR100454255B1 (ko) 2002-12-30 2002-12-30 하드마스크를 이용한 캐패시터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040059768A true KR20040059768A (ko) 2004-07-06
KR100454255B1 KR100454255B1 (ko) 2004-10-26

Family

ID=37351741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0086270A KR100454255B1 (ko) 2002-12-30 2002-12-30 하드마스크를 이용한 캐패시터의 제조 방법

Country Status (1)

Country Link
KR (1) KR100454255B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725451B1 (ko) * 2005-06-07 2007-06-07 삼성전자주식회사 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법
KR100753671B1 (ko) * 2004-12-30 2007-08-31 매그나칩 반도체 유한회사 반도체 소자의 형성 방법
CN112385015A (zh) * 2018-08-10 2021-02-19 东京毅力科创株式会社 钌硬掩膜方法
CN113178520A (zh) * 2020-05-05 2021-07-27 台湾积体电路制造股份有限公司 非易失性存储器和制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102056754B1 (ko) 2018-05-18 2020-01-22 (주)반도옵티칼 조립식 안경

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753671B1 (ko) * 2004-12-30 2007-08-31 매그나칩 반도체 유한회사 반도체 소자의 형성 방법
KR100725451B1 (ko) * 2005-06-07 2007-06-07 삼성전자주식회사 강유전체 캐패시터의 제조 방법 및 이를 이용한 반도체장치의 제조 방법
CN112385015A (zh) * 2018-08-10 2021-02-19 东京毅力科创株式会社 钌硬掩膜方法
CN113178520A (zh) * 2020-05-05 2021-07-27 台湾积体电路制造股份有限公司 非易失性存储器和制造方法
CN113178520B (zh) * 2020-05-05 2024-01-09 台湾积体电路制造股份有限公司 非易失性存储器和制造方法

Also Published As

Publication number Publication date
KR100454255B1 (ko) 2004-10-26

Similar Documents

Publication Publication Date Title
JP5047250B2 (ja) 半導体素子の製造方法
KR100583703B1 (ko) 집적회로캐패시터
US7244982B2 (en) Semiconductor device using a conductive film and method of manufacturing the same
JP4064695B2 (ja) 半導体装置の製造方法
US20030047771A1 (en) Semiconductor device and method for fabricating the same
US7573120B2 (en) Semiconductor device and method of manufacturing the same
KR100454255B1 (ko) 하드마스크를 이용한 캐패시터의 제조 방법
JP2005327847A (ja) 半導体装置及びその製造方法
KR100403957B1 (ko) 강유전체 메모리 소자의 제조 방법
US6689623B2 (en) Method for forming a capacitor
JP5487140B2 (ja) 半導体装置の製造方法
KR100454256B1 (ko) 루테늄 하부전극을 구비한 캐패시터의 제조 방법
KR100677773B1 (ko) 반도체 소자의 캐패시터 형성방법
US6306666B1 (en) Method for fabricating ferroelectric memory device
JP2005332865A (ja) 半導体装置
KR20020043905A (ko) 캐패시터의 제조 방법
KR20030003353A (ko) 반도체 소자의 커패시터 제조 방법
KR100448233B1 (ko) 텅스텐 플러그를 구비한 강유전체 캐패시터 제조방법
KR100722986B1 (ko) 캐패시터의 제조 방법
KR20060038615A (ko) 캐패시터 및 그 제조 방법
KR20020052833A (ko) 폴리실리콘 플러그 구조를 사용한 반도체 소자의 캐패시터형성방법
JP2003264245A (ja) 半導体装置及びその製造方法
JP2007306003A (ja) 半導体装置の製造方法と半導体装置
KR20030057660A (ko) 반도체소자의 제조 방법
JP2003124346A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee