KR20040058113A - 도금 장치, 도금 방법 및 반도체 장치의 제조 방법 - Google Patents

도금 장치, 도금 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20040058113A
KR20040058113A KR10-2003-7014306A KR20037014306A KR20040058113A KR 20040058113 A KR20040058113 A KR 20040058113A KR 20037014306 A KR20037014306 A KR 20037014306A KR 20040058113 A KR20040058113 A KR 20040058113A
Authority
KR
South Korea
Prior art keywords
plating
conductive member
bath
film
lead
Prior art date
Application number
KR10-2003-7014306A
Other languages
English (en)
Inventor
고우지로 가메야마
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Priority claimed from PCT/JP2001/010873 external-priority patent/WO2003050328A1/ja
Publication of KR20040058113A publication Critical patent/KR20040058113A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/16—Apparatus for electrolytic coating of small objects in bulk
    • C25D17/28—Apparatus for electrolytic coating of small objects in bulk with means for moving the objects individually through the apparatus during treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

1개의 반송 레일에서 연속하여 복수의 조합의 도금막을 형성하고, 또한, 리드 프레임 및 리도 표면에는, 고품질로 막 두께가 균일한 도금막이 형성되는 것이 요망되고 있다. 본 발명의 도금 장치는, 반송 레일의 밑에 복수의 도금 욕조를 설치하고, 그 도금 욕조에 도금액 수납 욕조를 설치한다. 그리고, 도금 욕조와 도금액 수납 욕조에서 도금액을 이동시킴으로써, 도전 부재(21)에 형성하는 도금막을 선택할 수 있다. 그에 따라, 1개의 반송 레일에서 연속하여 도전 부재(21)에 복수의 조합의 도금막을 형성할 수 있다.

Description

도금 장치, 도금 방법 및 반도체 장치의 제조 방법{PLATING APPARATUS, PLATING METHOD, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
Cu 단체, Cu 합금 또는 Fe-Ni 합금과 같은 도전 부재의 표면을, Sn 단체 또는 Sn 합금의 도금층으로 피복한 리드재는, Cu 단체 또는 Cu 합금이 구비되어 있는 우수한 도전성과 기계적 강도를 갖는다. 게다가, 그 리드재는, Sn 단체 또는 Sn 합금이 구비되어 있는 내식성과 양호한 땜납 부착성도 병유하는 고성능 도체이다. 그 때문에, 이들은, 각종의 단자, 커넥터, 리드와 같은 전기·전자 기기 분야나 전력 케이블의 분야 등에서 다용되고 있다.
또한, 반도체 칩을 회로 기판에 탑재하는 경우에는, 반도체 칩의 외측 리드부에 Sn 합금을 이용한 용융 도금이나 전기 도금을 함으로써, 외측 리드부의 땜납 부착성을 향상시키는 것이 행해지고 있다. 이러한 Sn 합금의 대표예는 땜납(Sn-Pb 합금)이며 땜납 부착성, 내식성 등이 양호하기 때문에, 커넥터나 리드 프레임 등의 전기·전자 공업용 부품의 공업용 도금으로서 널리 이용되고 있다.
도 7은, 도 6에 도시한 반도체 리드 프레임에 있어서의 A-A 단면의 리드재의 기본 구성을 도시한 단면도이다. 예를 들면, 도전 부재(21)는 Cu, Cu를 주성분으로 한 Cu계 합금 또는 Fe-Ni를 주성분으로 한 Fe-Ni계 합금으로 구성되어 있다. 그리고, 이들의 도전 부재(21)의 표면에는, 서로 다른 금속 재료의 2층의 도금막이 실시되어 있다. 예를 들면, Sn의 제1 도금막(22)과 Sn-Bi의 제2 도금막(23)이 이 순서로 형성되어 있다. 여기서, 제1 도금막(22)의 두께를 t1, 제2 도금막(3)의 두께를 t2로 했을 때, t1은 약 3∼15 ㎛, t2는 약 1∼5 ㎛, t2/t1은 약 0.1∼0.5로 설정하면, 비용의 면에서도, 땜납 부착성, 내열성의 점에서도, 또한 땜납의 접합 강도나 알루미늄선 등과의 용접부의 용접 강도의 점에서도 양호한 특성이 있어, 리드재로서의 성능 향상이 얻어지므로 적합한 것이 알려져 있다.
도 8은, 자동 도금 장치 전체의 레이아웃이다. 우선, 알칼리 전해 세정 욕조(1)에 있어서, 도전 부재(21)의 표면에서 땜납 도금 피막의 밀착성이나 땜납 부착성을 저해하는 유지 등의 유기성의 오염 물질을 제거한다. 다음으로, 수세용 욕조(2)에서 세정된 후, 화학 에칭 욕조(3)에서, 화학 에칭 처리(기본적으로는 산화-환원 반응을 이용한 처리)를 행하여, 입계나 개재물 등의 존재에 의해 불균일한 표면으로 되어 있는 도전 부재(21)의 표면을 균일화한다.
다음으로, 수세용 욕조(4)에서 세정된 후, 산 활성화 욕조(5)에서, 수세용 욕조(4)에서 부착된 산화막을 제거한다. 다음으로, 수세용 욕조(6)에서 세정된 후, 땜납 도금 장치(7)에서 도금이 실시된다. 땜납 도금액은 강산성이기 때문에,도금 후의 표면은 산성으로 되어 있다. 그와 같은 표면에서는 시간의 경과와 함께 피막이 변색하여, 땜납 부착성이 열화한다. 그 때문에, 수세용 욕조(8), 중화 처리 욕조(9)에서, 도금 표면에 잔류하는 산을 중화하여, 흡착되어 있는 유기물을 제거한다. 그 후, 수세용 욕조(10), 탕세용 욕조(11)에서 세정되고, 건조 장치(12)에서, 도금된 도전 부재(21)를 건조시킨다.
도 9는, 도 8에 도시한 전체의 도금 장치에서 화학 에칭 욕조(3)의 B-B 방향에서의 단면도이다.
이 화학 에칭 욕조(3)에서의 기능은 상기한 바와 같다. 여기서는, 이 도금 장치에서의 구조에 대하여 설명한다. 이 도금 장치에서는, 가로 이송식 푸셔(13)와 반송 레일(14)은, 모두 상하 방향으로 가동할 수 있게 되어 있다. 그리고, 이들의 가동 범위의 상한 위치 및 하한 위치가 결정되어 있고, 그 사이를 반복하여 움직이고 있다. 현수용 훅(15)은, 작업 목적에 따라서 적합한 간격으로 반송 레일(14)에 걸려진다. 통상적으로는, 인접한 욕조의 센터 사이의 거리이다. 그리고, 도금되는 도전 부재(21)를 현수하고 있는 도금 보조랙(16)은, 이 현수용 훅(15)에 걸려지고, 이 도금 장치에 세트된다. 다음으로, 가로 이송식 푸셔(13)에 대하여 진술한다. 가로 이송식 푸셔(13) 사이의 거리는, 기본적으로는, 인접한 욕조의 센터 사이의 거리와 거의 동일하다. 그리고, 이 가로 이송식 푸셔(13)는, 1개의 아암에 설치되어 있고, 작업 방향으로 현수용 훅(15)을 1 스팬 이송하면, 그 만큼 되돌아가게 되어 있다. 그리고, 이 가로 이송식 푸셔(13)는, 상한 위치에서 1 스팬 이송되고, 하한 위치에서 그 만큼 되돌아가게 되어 있다. 또한, 반송레일(14)은, 상하 방향으로는 움직이지만 진행 방향으로는 움직이지 않는다. 이 작업의 반복에 의해, 이 도금 장치는 기능하고 있다.
상기한 이 도금 장치에서는, 도금 전처리 라인을 1개 및 땜납 도금 라인을 1개 갖고 있었다. 예를 들면, 도전 부재(21)에 제1 도금막(22)에 Sn의 도금막, 제2 도금막(23)에 Sn-Bi의 도금막을 형성하는 경우와 도전 부재(21)에 제1 도금막(22)에 Sn의 도금막, 제2 도금막(23)에 Sn-Ag의 도금막을 형성하는 경우가 있다. 이 경우, 제1 도금막은 양쪽 모두 동일한 Sn 도금액을 사용할 수 있지만, 제2 도금막은 사용하는 도금액이 상이하다. 그 때문에, 도전 부재(21)에 전자의 도금막을 형성하는 것을 끝낸 후, 한번 도금 장치를 정지시키고 후자용의 도금액으로 욕조 내의 도금액을 교체하고 나서 다음 도전 부재(21)에 도금막을 형성하고 있었다.
또한, 상기한 이 땜납 도금 방법과 그것에 이용하는 도금 장치에서는, 도금 라인에 있어서의 도금 욕조는, 도전 부재(21)에 도금막을 형성하는 도금액과 전류를 공급하기 위한 전극을 갖고 있다. 여기서, 이 도금 욕조 내에 설치된 전극은, 주로 전기 도금에서는 애노드가 이용된다. 그리고, 이 도금 욕조에 도전 부재(21)를 침지하고, 이 때 도전 부재(21)는 음극을 형성함으로써 도금막이 형성된다. 이 때, 도전 부재(21)를 2개의 주 기둥으로 이루어지는 장방형의 도금 보조랙(16)에 설치하여 도금 작업을 행하고 있었다. 예를 들면, 패키지의 크기가 서로 다른 도전 부재(21)나 패키지의 디자인이 서로 다른 도전 부재(21)나 재질이 서로 다른 도전 부재(21) 등이 있다. 그리고, 이들 도전 부재(21)에 두꺼운 도금막을 형성할 때는, 도금액에 강한 전류 밀도를 걸어서 도금 작업을 행하고 있었다. 이와 같이,주로 전류 밀도에 강약을 줌으로써 여러 가지 두께의 도금막을 형성하고 있었다.
그리고, 전기 도금에서는, 도전 부재(21)의 단부일수록 전류 밀도가 걸려, 도금막이 보다 두껍게 형성되는 것이 알려져 있다. 또한, 도금액에 적합한 전류 밀도의 범위의 상한을 최대 전류 밀도라 한다. 이 최대 전류 밀도를 이용함으로써, 고속 도금이나 도금 시간을 단축할 수 있다. 그러나, 이 최대 전류 밀도를 넘으면, 도금면에 얼룩이 생기고, 또한 그을림이나 분말 석출을 할 수 있게 된다. 그리고, 한계 전류 밀도에 달하게 되면 도금막이 형성되지 않게 되는 것도 알려져 있다.
<발명이 해결하고자 하는 과제>
제1 과제로서, 상기한 바와 같이, 이 땜납 도금 장치에서는, 도금 전처리 라인을 1개 및 땜납 도금 라인을 1개 갖고 있었다. 그 때문에, 도전 부재(21)에 복수의 조합의 도금막을 형성하는 경우, 도금막의 조합이 바뀔 때, 연속하여 작업을 할 수 없다고 하는 과제가 발생하였다. 다시 말해서, 이 도금 장치로는, 준비된 도금액에 도전 부재(21)를 순차 침지하여, 동일한 도금막의 조합의 도금막을 연속하여 형성하는 것은 할 수 있었다. 그러나, 도금되는 도전 부재(21)의 사용 용도에 따라, 도전 부재(21)에 복수의 조합의 도금막을 연속하여 형성하는 것은 할 수 없었다. 즉, 땜납 도금 라인에 대하여, 도금액의 교체에 여분의 시간과 수고가 들게 된다고 하는 문제가 있었다.
또한 상기한 것에 덧붙여, 땜납 도금 라인을 관리하는 것에 관해서도, 많은 노동력이 들게 되어 있었다. 예를 들면, 하나의 도금 욕조에서 어느 도금액을 사용한 후에, 도금액 구성이 상이한 다른 도금액을 사용하는 경우가 있다. 이 때, 확실하게 전자의 도금액을 제거하지 않으면 후자의 도금액의 액 구성이 바뀌게 된다. 또한, 사용하는 도금액 구성이 서로 다르면, 그 도금 욕조에서 사용되는 애노드도 서로 달라서 교환해야만 한다. 즉, 도금액 관리 또는 도금 욕조 관리 등 메인터넌스 면에 관해서도 많은 노동력이 들게 된다는 문제가 있었다.
제2 과제로서, 상기한 바와 같이, 이 땜납 도금 방법과 그것에 이용하는 도금 장치에서는, 도금 라인에 있어서 도금 욕조는, 도전 부재(21)에 도금막을 형성하는 도금액과 전류를 공급하기 위한 전극을 갖고 있다. 그리고, 이 도금 장치를 이용하여 도금막을 형성하고 있었다. 그러나, 도전 부재(21)는, 표면적의 대소나 디자인에 따라 여러 가지 것이 있다. 그 때문에, 전류는 양극에서 음극에 흐르는 것이지만 음극이 되는 도전 부재(21)의 표면의 어떤 부분에도 반드시 균일한 전류가 통과한다고는 할 수 없다. 달리 말하면, 도전 부재(21)의 각 부분이 애노드로부터 등거리에 있다고 하는 것은 아니다. 그리고, 이 도금 장치에서는, 도전 부재(21)를 2개의 주 기둥으로 이루어지는 장방형의 도금 보조랙(16)에 설치하여 도금 작업을 행하고 있었다. 그 때문에, 도전 부재(21)는 하나의 면으로 하여 애노드로부터의 전류 밀도를 받고 있었기 때문에, 도전 부재(21)의 단부일수록 전류 밀도가 집중하여 도금막이 두껍게 형성되고, 도전 부재(21)의 중심부는 단부에 비교하여 얇게 도금막이 형성되었다. 또한, 도전 부재(21)에 도금막을 형성할 때, 전류 밀도가 강한 곳을 도금하게 되어 도금막 두께 및 도금막 조성 분포의 최적화와 균일성에 있어서 떨어진다고 하는 문제가 있었다.
본 발명은, Cu 또는 Fe-Ni 합금을 주재료로 하는 리드 및 리드 프레임에 적어도 2층의 도금막 층을 형성하는 도금 장치, 도금 방법 및 반도체 장치의 제조 방법에 관한 것이다.
도 1은 본 발명의 도금 장치에 이용하는 도금 라인을 설명하는 도면.
도 2는 본 발명의 도금 장치에 이용하는 도금 라인을 설명하는 도면.
도 3은 본 발명의 도금 장치에 이용하는 도금 보조랙을 설명하는 도면.
도 4는 본 발명의 도금 장치에 이용하는 도금 욕조에서 도금 작업을 행하는 모양을 위에서 본 레이아웃.
도 5는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 6은 본 발명 및 종래의 도금을 실시하는 반도체 칩이 고착된 리드 프레임을 설명하는 도면.
도 7은 본 발명 및 종래의 2층 도금막으로 이루어지는 도 6에 도시한 반도체 리드 프레임의 A-A 방향으로부터 본 단면을 설명하는 도면.
도 8은 본 발명 및 종래의 자동 도금 장치 전체의 레이아웃을 설명하는 도면.
도 9는 본 발명 및 종래의 도 7에 도시한 자동 도금 장치 전체의 화학 에칭 욕조의 B-B 방향으로부터 본 단면을 설명하는 도면.
본 발명은, 상기한 종래의 과제를 감안하여 이루어진 것으로, 본 발명의 도금 장치는, 도금 전처리 라인과 도금 라인을 갖는 도금 장치에서, 상기 도금 라인은, 복수의 도금 욕조를 구비하고, 원하는 상기 도금 욕조에는 도금액 수납 욕조를 설치한 것을 특징으로 한다.
본 발명의 도금 장치에서는, 적합하게는, 도금 라인에서, 반송 레일의 밑에 복수의 도금 욕조를 갖는다. 그리고, 그 도금 욕조에 대응하여 도금액 수납 욕조를 설치하여 도금액을 양 욕조 사이에 이동시키는 기능을 갖게 한다. 또는 반송 레일의 밑에 복수의 도금 욕조와 각각에 도금액 수납 욕조를 설치하여 도금액을 양 욕조 사이에 이동시키는 기능을 갖게 한다. 그에 따라, 1개의 반송 레일에서 도전 부재에 연속하여 복수의 조합의 단층 혹은 2층 이상의 도금막을 형성할 수 있다.
또한, 본 발명은, 상기한 종래의 과제를 감안하여 이루어진 것으로, 본 발명의 도금 방법은, 원하는 도금액을 넣은 도금 욕조 내에 전류를 공급하는 전극과 도금막이 형성될 도전 부재를 배치하고 통전시켜서 도금막을 형성하는 도금 방법에 있어서, 상기 전극으로부터 흐르는 전류 밀도를 상기 도금액의 최적 전류 밀도 범위 내로 설정하고, 상기 도전 부재를 도금 보조랙에 설치하고 나서, 상기 도전 부재에 도금막을 형성하는 것을 특징으로 한다.
본 발명의 도금 방법은, 바람직하게는, 상기 도전 부재와 상기 도금 보조랙을 일체로 상기 전극과 상이한 또 하나의 전극으로 하여 사용하고, 상기 도금 보조랙을 상기 전극과 상기 도전 부재의 사이에 위치시켜, 도금막 두께 및 도금막 조성분포를 조정할 수 있다.
또한, 상기한 종래의 과제에 감안하여 이루어진 것으로, 본 발명의 도금 장치는, 도금 욕조 내에 원하는 도금액과 전류를 공급하는 전극과 도금 보조랙에 설치된 도전 부재로 도금막을 형성하는 도금 장치에서, 도전 재질의 부재로 구성되어 있는 상기 도금 보조랙 내에 상기 도전 부재를 설치하여 도금막을 형성하는 것을 특징으로 한다.
본 발명의 도금 장치에서는, 적합하게는, 도금 보조랙을 4개의 주 기둥으로 이루어지는 직방체로 하고, 상기 도금 보조랙 내에 상기 도전 부재를 설치하여 도금막을 형성한다. 이에 따라, 표면적이나 디자인 등이 서로 다른 여러 가지 상기 도전 부재에 대하여, 상기 도전 부재의 어떤 부분에도 보다 균일한 전류 밀도가 걸리도록 할 수 있다.
우선, 제1 실시 형태로서, 도 1, 도 2 및 도 7을 참조하여, 도금 전처리 라인과 도금 라인을 갖는 도금 장치에서, 도금 라인에는 복수의 패턴의 도금막 층을 형성하기 위한 도금 욕조를 구비하고, 그 도금 욕조에는 각각 도금액 수납 욕조를 설치한 것을 특징으로 하는 도금 장치에 대하여 기재한다.
도 1은, 본 발명인 도금 장치를 실시하기 위한 땜납 도금 라인의 기능을 간략하게 도시한 레이아웃이다. 이 땜납 도금 라인에서는, 프리디프 욕조(43), 제1 도금 욕조(44), 제2 도금 욕조(45), 제3 도금 욕조(46), 수세용 욕조(47)가 반송 레일(42)의 밑에 설치된다. 그리고, 가로 이송식 푸셔(41)에 의해 1 피치씩 이송되고, 이들의 욕조를 이용하여 도전 부재(21)(도 7 참조)에 도금막을 형성하는 것은, 종래와 마찬가지이다.
본 발명에서는, 제1 형태로서는, 도금 욕조에 대응하여 필요한 만큼 도금액 수납 욕조를 설치하는 형태이다. 예를 들면, 도 1에 도시한 바와 같이, 제1 도금 욕조(44)에는 도금액 수납 욕조를 설치하지 않고, 제2 도금 욕조(45)용의 제1 도금액 수납 욕조(49)를, 제3 도금 욕조(46)용의 제2 도금액 수납 욕조(50)를 각각 설치한다. 이 경우, 작업 스페이스를 효율적으로 활용하기 위해서도, 또한, 도금액 수납 시, 도금액을 단시간에 수납할 수 있도록 도금 욕조의 밑에 도금액 수납 욕조를 설치했다. 그에 따라, 이 땜납 도금 라인에 있어서, 1개의 반송 레일에서 도전 부재(21)에, 연속하여 복수의 조합의 도금막을 사용 용도에 따라서 형성할 수 있게 되는 것에 특징을 갖는다.
도 2도 상기한 도 1과 같이, 본 발명인 도금 장치를 실시하기 위한 땜납 도금 라인의 기능을 간략히 도시한 레이아웃이다. 이 땜납 도금 라인에서는, 프리디프 욕조(53), 제1 도금 욕조(54), 제2 도금 욕조(55), 제3 도금 욕조(56), 수세용 욕조(57)가 반송 라인(52)의 밑에 설치된다. 그리고, 가로 이송식 푸셔(51)에 의해 1 피치씩 반송되고, 이들의 욕조를 이용하여 도전 부재(21)에 도금막을 형성한다.
그리고, 제2 형태로서는, 모든 도금 욕조에 대하여 도금액 수납 욕조를 설치하는 형태이다. 예를 들면, 도 2에 도시한 바와 같이, 제1 도금 욕조(54)용의 제1 도금액 수납 욕조(59)를, 제2 도금 욕조(55)용의 제2 도금액 수납 욕조(60)를, 제3도금 욕조(56)용의 제3 도금액 수납 욕조(61)를 각각 설치한다. 이 경우에도 상기한 제1 형태와 같이 도금 욕조의 밑에 도금액 수납 욕조를 설치했다. 그에 따라, 이 땜납 도금 라인에 있어서, 1개의 반송 레일에서 도금 가능한 도전 부재(21)에, 연속하여 복수의 조합의 도금막을 사용 용도에 따라 형성하는 것이 가능한 것에 특징을 갖는다.
제1 형태에 대하여 구체적으로 말하면, 이 땜납 도금 라인의 반송의 구조는 상기한 도 9와 마찬가지이다. 예를 들면, 이 도 1의 땜납 도금 라인에서는, 제1 도금 욕조(44)에는 Sn의 도금액이 넣어지고, 제2 도금 욕조(45)에는 Sn-Bi의 도금액이 넣어지고, 제3 도금 욕조(46)에는 Sn-Ag의 도금액이 넣어져 있다. 그리고, 이들 도금 욕조는, 도금된 도전 부재(21)의 사용 용도에 따라 필요한 도금 욕조가 선택되고, 필요하지 않은 도금 욕조의 도금액은 도금액 수납 욕조로 이동한다. 그러나, 이 형태에서는, Sn의 도금액이 넣어진 제1 도금 욕조(44)에는 항상 도금액이 넣어지고, 도전 부재(21)는 이 Sn의 도금액에 침지한다. 이 결과, 도전 부재(21)에 Sn의 단층의 도금막이 형성되거나, 1층째가 Sn에서 2층째가 Sn-Bi 또는 Sn-Ag의 도금막이 형성된다. 또 리드재의 구조는 도 7과 동일하기 때문에 부호를 공통으로 했다.
제1로서, 도전 부재(21)에 Sn 단층의 제1 도금막(22)만을 형성하는 케이스에 대하여 진술한다. 여기서는, Sn의 도금액이 넣어진 제1 도금 욕조(44)에는, 항상 Sn의 도금액이 넣어져 있어, 도전 부재(21)에 Sn의 도금막이 형성된다. 우선, 상기한 도금 전처리 라인에서 처리된 도전 부재(21)는, 프리디프 욕조(43)에서 표면의 수산막의 제거를 하고, 제1 도금 욕조(44)의 Sn의 도금액에 침지한다. 그리고, 그 동안에 제2 도금 욕조(45) 및 제3 도금 욕조(46)에서는, 도전 부재(21)에 도금막을 형성하지 않기 때문에, 욕조 내의 도금액은 제1 도금액 수납 욕조(49) 및 제2 도금액 수납 욕조(50)로 이동한다. 제1 도금 욕조(44)에서 Sn의 도금막을 형성한 도전 부재(21)는, 제2 도금 욕조(45), 제3 도금 욕조(46)로 반송되지만, 이들의 도금 욕조에는 도금액이 넣어져 있지 않기 때문에 도금막은 형성되지 않는다. 다음으로, 수세용 욕조(47)로 도금막을 형성한 도전 부재(21)의 표면을 세정한다. 이 결과, 도전 부재(21)에 Sn의 단층 도금막이 형성된다.
제2로서, 도전 부재(21)에 2층의 제1 도금막(22)및 제2 도금막(23)을 형성하는 케이스에 대하여 진술한다. 도전 부재(21)에 도금막을 형성하는 공정은 상기한 내용과 마찬가지이다. 우선, 제1 도금 욕조(44)에는, 항상 Sn의 도금액이 넣어져 있기 때문에, 도전 부재(21)에는 Sn의 제1 도금막(22)이 형성된다. 그리고, 그 도전 부재(21)의 사용 용도에 따라, 제2 도금막(23)을 형성하는 도금 욕조를 선택한다. 여기서, 최초로 Sn-Bi의 제2 도금막(23)을 형성하는 경우에는, 제3 도금 욕조(46)의 Sn-Ag의 도금액을 제2 도금액 수납 욕조(50)로 이동시킨다. 그리고, 다음으로 Sn-Ag의 제2 도금막을 형성하는 경우에는, 제2 도금 욕조(45)의 Sn-Bi의 도금액을 제1 도금액 수납 욕조(49)로 이동시키고, 제3 도금 욕조(46)로 제2 도금액 수납 욕조(50)로부터 Sn-Ag의 도금액을 되돌린다. 이 결과, 도전 부재(21)에는, Sn과 Sn-Bi 또는 Sn과 Sn-Ag의 2층의 도금막이 형성된다.
여기서, 도 1의 도금 장치에서는, 제1 도금 욕조(44)의 도금액의 금속 재료는 Sn이고, 제2 도금 욕조(45)의 도금액의 금속 재료는 Sn-Bi이며, 제3 도금 욕조(46)의 도금액의 금속 재료는 Sn-Ag이다. 그리고, 이들 금속과 그것을 녹이는 용제를 제외한 용액이 동일한 액 구성이기 때문에, 도전 부재(21)에 연속하여 도금막을 형성할 수 있다. 그러나, 액 구성이 서로 다른 도금액으로 도전 부재(21)에 도금막을 형성하는 경우도 있다. 이 때, 도금액 구성이 서로 다른 도금 욕조 사이에 순수(純水)를 넣은 도금 욕조를 준비하여, 도금된 도전 부재(21)의 표면을 세정함으로써, 이들의 액 구성이 서로 다른 도금액끼리가 섞이는 것을 방지한다. 그리고, 이 순수가 필요하지 않을 때에는, 도금액 수납 욕조에 넣어 놓는다. 이에 따라, 도금액의 액 구성에 관계없이 1개의 반송 레일에서 연속하여 복수의 조합의 도금막을 도전 부재(21)에 형성할 수 있다.
제2 형태에 대하여 구체적으로 말하면, 이 땜납 도금 라인의 도금 방법에 대해서는, 상기한 제1 형태와 마찬가지이다. 예를 들면, 이 도 2의 땜납 도금 라인에서는, 제1 도금 욕조(54)에는 Sn의 도금액이 넣어지고, 제2 도금 욕조(55)에는 Sn:Bi=98(중량%):2(중량%)의 도금액이 넣어지고, 제3 도금 욕조(56)에는 Sn:Bi=43(중량%):57(중량%)의 도금액이 넣어져 있다. 그리고, 이들 도금 욕조는, 도금된 도전 부재(21)의 사용 용도에 따라 필요한 도금 욕조가 선택되고, 필요하지 않은 도금 욕조의 도금액은 도금액 수납 욕조로 이동한다. 이 결과, 도전 부재(21)에 Sn 또는 Sn:Bi=98(중량%):2(중량%) 단층의 도금막이 형성되거나, 1층째가 Sn이고 2층째가 Sn:Bi=43(중량%):57(중량%)인 2층의 도금막이 형성되거나, 1층째가 Sn:Bi=98(중량%):2(중량%)이고 2층째가 Sn:Bi=43(중량%):57(중량%)인 2층의 도금막 등이 형성되거나 한다.
이 제2 형태에서는, 도전 부재(21)에 제1 도금막(22)을 형성하기 위해서 Sn:Bi=98(중량%):2(중량%)의 도금액을 사용할 수 있다. 이 때, 도금액에 수% 정도의 Bi를 포함함으로써, 제1 도금막(22)에서는, 위스카(바늘형 결정)가 현저하게 억제된다.
따라서, 본 발명에서는, 도금액 구성이 서로 다른 복수의 도금액이 넣어진 도금 욕조와, 그 도금 욕조에 필요에 따라 또는 모두에 도금액 수납 욕조를 설치한다. 그리고, 도전 부재(21)의 사용 용도에 따라 도금액을 이들의 양 욕조 간에 이동시킬 수 있다. 그 결과, 1개의 반송 레일에서 연속하여, 복수의 조합의 도금막을 형성할 수 있다.
즉, 연속하여 1개의 반송 레일에서 복수의 조합의 도금막을 도전 부재(21)에 형성할 수 있다. 이에 따라, 도금막의 조합에 따라서 도금 장치를 일시 정지시켜 욕조 내의 도금액을 교체할 필요가 없게 된다. 이 결과, 작업 시간을 대폭 단축시킬 수 있고, 또한, 도금액을 교체시키는 수고를 줄일 수 있다. 또한, 동일 욕조에서의 도금액의 교환 시에, 각각의 도금액끼리가 혼입되는 경우가 없게 되어 도금액의 관리 및 도금 욕조, 도금용 설비 등의 메인터넌스에 있어서의 노동력도 대폭 감소시킬 수 있다.
그 외에도, 1개의 반송 레일에서 연속하여 복수의 조합의 도금막을 형성할 수 있다. 예를 들면, 제1 도금 욕조에서는 도금액을 제1 도금액 수납 욕조로 이동시키고, 제2 및 제3 도금 욕조에서 도금막을 형성하는 방법이나 제1 및 제2 도금욕조에서는 도금액을 제1 및 제2 도금액 수납 욕조로 이동시키고, 제3 도금 욕조만으로 단층의 도금막을 형성하는 방법 등이 있다. 또한, 인접한 도금 욕조에 동일 조성의 도금액을 넣음으로써 도전 부재(21)에 두꺼운 도금막을 형성할 수 있다.
어느 쪽의 경우로 하여도, 상기한 바와 같이, 본 발명의 어느 도금액을 양 욕조 간에 이동시킴으로써, 1개의 반송 레일에서 연속하여 복수의 조합의 도금막을 형성하는 것이 가능하다.
상기한 바와 같이, 땜납 도금인 경우를 예로 하여 설명하여 왔지만, 이 도금 장치는 땜납 도금에 한정하지 않고 이용할 수 있다. 예를 들면, Sn 도금, Cu 도금, Ni 도금 등이 있다. 이것들의 경우에도, 이 도금 장치를 이용하여 1개의 반송 레일에서 연속하여 도전 부재(21)에 복수의 조합의 도금막을 형성할 수 있다.
다음으로, 제2 실시 형태에서, 도 3, 도 4 및 도 7을 이용하여, 4개의 주 기둥을 중심으로 하여 직방체의 구조를 갖는 도금 보조랙 및 이 도금 보조랙을 이용한 도금 방법에 대하여 기재한다.
도 3은, 본 발명인 도금 방법을 실시하기 위한 도금 보조랙을 간단히 도시한 레이아웃이다. 그리고, 도 4는, 도 3에 도시한 도금 보조랙(72)에 설치된 도전 부재(21)(도 7 참조)가 도금 욕조(71)에서 도금되고 있는 상황을 위에서 본 레이아웃이다. 여기서, 전기 도금에서는, 주로 도전 부재(21)를 음극으로 하기 때문에 전극이 애노드(73)인 경우로서 설명한다.
본 발명에서는, 도전 부재(21)에 도금막을 형성할 때, 4개의 주 기둥으로 이루어지는 직방체의 도금 보조랙(72)을 이용함으로써, 표면적 등이 서로 다른 여러가지 도전 부재(21)에 대하여 어떤 부분에도 보다 균일하게 전류 밀도가 걸리게 되는 것에 특징을 갖는다.
구체적으로 말하면, 도금액은, 도금 작업을 할 때 각각의 도금액에 적합한 전류 밀도의 범위가 있고, 그 범위 내에서 도금 작업을 함으로써 고품질의 도금막을 형성할 수 있다. 그리고, 이 도금 방법에서는, 4개의 주 기둥으로 이루어지는 직방체의 도금 보조랙(72)에 도전 부재(21)를 설치하고, 이 도금 보조랙(72)마다 도금 욕조(71)의 도금액에 침지한다. 이 도금 보조랙(72)은 도전 재질의 부재로 형성되어 있기 때문에 도전 부재(21)와 일체로 음극을 형성한다. 그리고, 도 2에도 도시한 바와 같이, 도전 부재(21)는, 도금 보조랙(72)의 센터에 위치하도록 설치하기 때문에, 도금 보조랙(72)의 주 기둥은 애노드(73)와 도전 부재(21)의 사이에 위치하게 된다. 그에 따라, 대부분의 전류 밀도가 강한 부분은, 도금 보조랙(72)의 주 기둥으로 향하고, 그것 이외의 전류 밀도가 도전 부재(21)에 걸려서 도금막을 형성하게 된다. 그 결과, 표면적이 큰 도전 부재(21)나 표면적이 작은 도전 부재 등 서로 다른 여러 가지 도전 부재(21)에 대하여 균일한 도금막 두께로 균일한 도금막 조성 분포의 도금막을 형성할 수 있다.
예를 들면, 표면적이 큰 도전 부재(21)에 도금막을 형성하는 경우가 있다. 여기서, 도금액에는 도금액에 적합한 범위의 전류 밀도가 있다. 그리고, 표면적이 크기 때문에 도전 부재(21)의 중앙부와 단부에서는, 전류 밀도가 걸리는 방식에도 차가 있다. 이 경우, 상기한 바와 같이, 도금 보조랙(72)의 주 기둥이 도전 부재(21)와 애노드(73)와의 사이에 들어감으로써 대부분의 전류 밀도가 강한 부분을 피하도록, 도금액 내의 전해 조정을 보조한다. 그 결과, 애노드(73)에 가까운 도전 부재(21)의 중심의 부분과 애노드(73)에 먼 도전 부재(21)의 단부에서의 전류 밀도의 차가 작아져, 이 도전 부재(21)의 표면에는 균일한 막 두께로 균일한 도금막 조성의 도금막이 형성된다.
또, Pb 프리 도금인 1층째가 Sn이고, 2층째가 Sn-Bi인 도금막이 형성되는 경우가 있다. 이 때, 2층째의 Sn-Bi의 도금막은, 약 1∼5 ㎛의 범위로 도금된다. 여기서, 도금 보조랙(72)을 사용하지 않고서 도금을 하면, 상기한 바와 같이 전기 도금 특성에 의해, 얇은 Sn-Bi의 도금막에서는 특히 도전 부재(21)의 단부와 중앙부에서는 도금막 두께의 변동이나 형성되지 않는 부분이 나오게 된다. 그러나, 도금 보조랙(72)을 이용함으로써 도전 부재(21)의 표면에는, 미형성의 부분이 생기지 않고 균일한 막 두께로 균일 도금막 조성의 도금막이 형성된다.
여기서, 본 발명인 도금 방법에 이용하는 도금 장치에 대하여 설명한다. 이 도금 장치에서는, 도전 재질의 부재로 이루어지는 도금 보조랙(72)을 이용한다. 이 도금 보조랙(72)은, 4개의 주 기둥으로 이루어지는 직방체의 모양을 하고 있다. 그리고, 이 도금 보조랙(72)은, 도전 부재(21)를 중심부에 설치하여 도전 부재(21)와 애노드(73)와의 사이에 위치하여 도금막을 형성하는 것을 보조한다. 그 때, 도금 보조랙(72)은 도전 부재(21)와 일체로 음극을 형성하고, 균일한 막 두께로 균일 도금막 조성의 도금막이 형성되도록 도금액 내의 전해 조정을 보조한다.
따라서, 상기한 이 도금 방법과 그것에 이용하는 도금 장치에서는, 도전 부재(21)에 도금막을 형성할 때, 도전 재질의 부재로 구성된 4개의 주 기둥으로 이루어지는 직방체의 모양을 한 도금 보조랙(72)을 사용한다. 이에 따라, 도금 보조랙(72)은 도전 부재(21)와 일체로 음극을 형성하고, 또한, 도금 보조랙(72)의 4개의 주 기둥은 도전 부재(21)와 애노드(73)의 사이에 위치함으로써, 전류 밀도가 강한 부분이 도전 부재(21)에 직접 걸려 도금막을 형성하는 것을 회피할 수 있다. 이 결과, 도금 보조랙(72)의 보조에 의해 도금액 내의 전해가 조정되어, 도전 부재(21)의 모든 표면에 의해 균일한 전류 밀도가 걸리게 된다.
즉, 도금 보조랙(72)을 이용하여 도전 부재(21)에 도금막을 형성함으로써, 도금막 두께 및 도금막 조성 분포의 최적화와 균일성이 얻어진 도금막을 형성할 수 있게 된다.
상기한 바와 같이, 땜납 도금인 경우를 예로 하여 설명하여 왔지만, 이 도금 장치는 땜납 도금에 한정하지 않고 이용할 수 있다. 예를 들면, Sn 도금, Cu 도금, Ni 도금 등이 있다. 이들의 경우에도, 이 도금 방법에 이용하는 도금 장치에 의해 여러 가지 종류의 도전 부재(21)에 도금액에 적합한 조건으로 도금막을 형성할 수 있다.
또한, 상기한 바와 같이, 전극(73)이 애노드(73)인 경우의 실시예에 대하여 설명했지만, 전극(73)이 캐소드(73)인 경우라도 동일한 도금 방법으로 도전 부재(21)에 도금막을 형성할 수 있다.
마지막으로, 제3 실시 형태로서, 도 5로부터 도 7을 이용하여, 반도체 장치에 이용되는 리드의 도금 방법에 대하여 기재한다.
우선, Cu 단체, Cu 합금 또는 Fe-Ni 합금과 같은 도전 부재(21)의 표면에 도금되는 제1 도금막(22)에 있어서, 주 금속 재료가 Sn 단체로 이루어지는 도금액이 도금된 경우에는, 특히, 제1 도금막의(22) 표면은 평활한 피막이 형성된다. 그러나, 제1 도금막(22)으로서 Sn-Bi와 같은 두 종류의 금속이 도금된 경우, 제1 도금막은 이온화 경향이 큰 Bi가 우선적으로 석출되는 특징을 갖는다. 이 현상에 의해, 제1 도금막(22)의 표면은, 비평활한 석출 입자로 피막 형성된다.
그 결과, 리드 프레임과 접촉하는 작업이 가해진 경우, 후술하는 문제가 발생한다. 예를 들면, 굽힘 가공하는 공정에 있어서, 리드 프레임에 통전 단자를 접촉하여 IC의 양부 판정하는 공정에서, 전술한 우선적으로 석출한 비평활한 입자가 탈락함에 따라, 탈락한 입자가 리드 사이에 부착됨으로써 불량을 초래하는 경우이다. 또한, 리드 프레임을 반송할 때, 그 표면의 마찰 저항이 감소하여, 리드 프레임에 접촉하는 반송 수단의 위에 머무는 경우이다.
여기서, 구체적으로 굽힘 가공에 있어서 발생하는 문제를 진술한다. 도 5는, 리드 프레임을 굽힘 가공하는 금형의 개략 도면이다. 그리고, 도시한 바와 같이, 반도체 장치(81)의 리드 프레임(82)을 펀치(83)로 절단·굽힘 가공할 때에 문제가 발생한다.
우선, 도금이 실시된 리드 프레임(82)을 다이 시트(84A, 84B) 상에 설치하고, 반도체 장치(81)의 밀봉체 및 리드 프레임(82)을 다이 시트(84A) 및 리드 지지 수단(85)으로 고정한다. 이 때, 리드 프레임(82)의 선단을 다이 시트(84B) 상에 설치하는 그리고, 펀치(83)로써 리드 프레임(82)이 절단되고, 그 밖의 부분은 굽힘 가공된다. 이 때, 펀치(83)의 저면과 리드 프레임(82)의 표면은 접촉하여, 조대화한 석출 입자가 펀치(83)의 저면에 찌꺼기로서 부착되거나, 리드 프레임(82)에 부착되는 현상이 발생한다.
더구나, 현재 사용되고 있는 리드 프레임에 있어서는 200 핀 정도를 구비하고, 좁은 것은 0.4 ㎜로 협피치화하고 있다. 또, 반도체 장치 자체도 대폭 작아져 있기 때문에, 상기 부착물에 의해 품질 불량을 초래할 것이 추측된다. 이 때문에, 상술했던 것 같은 주 금속 재료가 SD 단체 등으로 이루어지는 도금액에 의해 도금되는 것이 반도체의 제조 공정에서 바람직하다.
한편, 주 금속이 Sn 단체로 이루어지는 도금막에 있어서, 이하의 진술하는 제조 방법에서는 미량의 Bi가 혼입되는 것을 알 수 있다.
제1 실시 형태에서 설명한 바와 같이, 본 발명의 도금 장치에서는, 도금액을 자유롭게 선택하는 것이 가능하고, 도전 부재(21)의 표면에 Sn 단체의 제1 도금막(22)을 형성하는 것이 가능하다. 그러나, 제2 실시 형태에서 진술한 바와 같이, 도전 부재(21)에 도금할 때에 도금 보조랙(72)을 사용하기 때문에, 도금 보조랙(72)의 표면에도 도금막이 형성된다. 그리고, 도금 보조랙(72)은 그 후의 공정에서 세정 등이 실시되어 도금 보조랙(72) 자신의 도금막은 떨어지지만, 1개의 반송 라인에서 도금 보조랙(72)을 반복하여 이용한다. 그 때문에, 어떻게 하든 Sn 단체의 금속 재료로 이루어지는 도금액 내에도, 극미량의 Bi가 혼입되게 된다. 또한, 전극(73)으로서 이용하는 애노드에도 극미량의 Bi가 불순물로서 혼입되어 있다. 따라서, Sn 단체의 도금액 내에도 Sn에 대하여 Bi가 어느 정도 혼입되게 된다. 실제로는, 제1 도금막(22)이 Sn 단체로 이루어지는 도금막이라고 하더라도,피막 내에는 극미량의 Bi가 존재하는 반도체 장치로서 형성될 가능성이 있다.
그 때문에, 제1 도금막(22)에 어느 정도의 Bi가 혼입되면 문제가 발생할지 조사했다. Sn에 대하여 Bi가 0∼0.5 중량% 포함되어 있는 경우에는 석출 입자는 발생하지 않는다. 또한, Sn에 대하여 Bi가 0.5∼1.0 중량% 포함되어 있는 경우에는 석출 입자의 조대화는 거의 발생하지 않지만, 문제없는 레벨로 미량 발생하는 경우도 있다. 그러나, Bi가 1.0∼3.0 중량% 포함되어 있는 경우에는, 문제가 될 레벨의 석출 입자의 조대화가 발생한다. 그리고, 제1 도금막 표면에 석출 입자의 조대화가 발생한 경우에는, 당연히 제2 도금막(23) 표면도 석출 입자의 조대화가 발생한다.
이로부터, 제1 도금막(22)이 Sn 단체 혹은 1 중량% 이하(특히 0∼0.5 중량%)의 도금막이 형성되고, 그 위에 어떠한 농도의 Sn-Bi 도금막(23)이 형성되더라도 입자의 조대화는 발생하지 않는 것을 알았다.
이하에 리드 프레임을 사용하는 반도체 장치는, 리드 프레임에 반도체 칩을 탑재하여, 금속 세선에 의한 배선을 한다. 그 후, 밀봉되어 밀봉부로부터 노출된 리드가 굽힘 가공된다. 그리고, 이 단체가 된 반도체 장치는, 리드를 통하여 전기적인 측정이 이루어진 사용자에게 공급된다. 그리고, 사용자측에서는, 실장 기판 위의 전극에 납재를 개재하여 고착된다.
여기에 있어서 도금 처리는, 반도체 칩 탑재 전과 밀봉 후에 그 처리가 가능하다. 반도체 칩 탑재 전에 도금 처리할 경우에는, 금속 세선의 접속부에는 도금 피막이 실시되지 않는 처리가 필요하다. 한편, 밀봉 후에 처리할 경우에는, 밀봉부로부터 노출되어 있는 금속 도전부를 도금 약품에 침지 가능하고, 선택적인 피착이 불필요한 장점이 있다. 또, 회로 장치로서 반도체 칩으로 설명했지만, 수동 소자나 이것들의 복합물이 밀봉되어도 된다. 또한, 밀봉 재료로서는, 열가소성, 열경화성 수지나 세라믹 등을 대상으로 하여 처리할 수 있다.
또한, 지지 기판 위의 전극에 매트릭스 상에 반도체 칩을 고착하고, 그 후 밀봉한 후에 개별화하는 CSP 등의 전극에도 적용할 수 있다. 이 경우에는 모든 전극에 통전 가능한 수단이 필요하다.
<발명의 효과>
이상의 설명으로 분명한 바와 같이, 본 발명의 도금 장치에는 다음과 같은 효과가 얻어진다.
제1 효과로서는, 이 도금 장치는 땜납 도금 라인에서 도금액을 양 욕조 사이에 이동시키는 기능을 가짐으로써, 1개의 반송 레일에서 연속하여 단층의 또는 복수의 조합의 도금막을 형성할 수 있다. 그 때문에, 도전 부재에 형성하는 도금막이 교체될 때마다 도금액을 교환할 일이 없어져서, 도금 장치를 일시 정지시킬 일이 없다. 이에 따라, 1개의 반송 레일에서 연속하여 도전 부재에 복수의 조합의 도금막을 형성할 수 있기 때문에 작업 시간을 대폭 단축시킬 수 있고, 또한, 도금액을 교체하는 수고를 줄일 수 있다. 또한, 동일한 욕조에서의 도금액의 교체 시에, 각각의 도금액끼리 혼입되는 경우가 없어져 도금액의 관리 및 도금 욕조, 도금용 설비 등의 메인터넌스에 있어서의 노동력도 대폭 줄일 수 있다.
제2 효과로서는, 본 발명의 도금 방법으로 도금 작업을 함으로써, 표면적 등이 서로 다른 여러 가지 도전 부재에 대하여 강한 전류 밀도의 대부분을 도전 부재로부터 피하게 하여 도금할 수 있다. 그에 따라, 표면적이나 디자인 등이 서로 다른 도전 부재에 대하여, 사용하는 도금액이 적합한 범위 내의 전류 밀도로, 또한, 도금액 내의 전해가 컨트롤되어, 도전 부재의 모든 표면에 의해 균일하게 전류 밀도가 걸리게 된다. 그 결과, 여러 가지 도전 부재에 대하여 도금막 두께 및 도금막 조성 분포의 최적화와 균일성이 얻어진 도금막을 형성할 수 있게 된다.
제3 효과로서는, 이 도금 방법에 이용하는 도금 장치에서는, 즉, 도전 재질의 부재로 구성된 4개의 주 기둥으로 이루어지는 직방체의 모양을 한 도금 보조랙을 사용함으로써 표면적 등이 서로 다른 여러 가지 도전 부재에 대하여도 고품질의 도금막을 형성할 수 있다.
제4 효과로서는, Cu 단체, Cu 합금 또는 Fe-Ni 합금과 같은 도전 부재의 표면에 복수 층의 도금막이 실시되는 반도체 장치의 제조 방법에 있어서, 제1 도금막이 Sn-Bi의 금속 재료, 특히, 미량의 Bi가 혼입되는 Sn을 주 금속 재료로 하는 도금액을 이용하여 도금막이 형성되지만, 제1 도금막의 표면에는 석출 입자가 발생하지 않는, 또는, 발생해도 극미세한 석출 입자인 양호한 도금막을 갖는 반도체 장치의 제조 방법을 실현할 수 있다.

Claims (16)

  1. 도금 전처리 라인과 도금 라인을 갖는 도금 장치에 있어서,
    상기 도금 라인은, 복수의 도금 욕조를 구비하고, 원하는 상기 도금 욕조에는 도금액 수납 욕조를 설치한 것을 특징으로 하는 도금 장치.
  2. 도금 전처리 라인과 도금 라인을 갖는 도금 장치에 있어서,
    상기 도금 라인은, 복수의 도금 욕조를 구비하고, 원하는 상기 도금 욕조에는 각각 도금액 수납 욕조를 설치한 것을 특징으로 하는 도금 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 도금 라인의 상기 도금 욕조에서 도전 부재에 도금막을 형성하는 것을 특징으로 하는 도금 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 도금액 수납 욕조를 상기 도금 욕조보다 낮은 위치에 설치하는 것을 특징으로 하는 도금 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 도금 욕조는 상기 도금액 수납 욕조와 파이프로 연결되고, 그것을 통해서 도금액을 이동시키는 것을 특징으로 하는 도금 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 도금 라인에서, 상기 도전 부재를 침지하지 않는 상기 도금 욕조에서는, 그 도금액을 대응하는 상기 도금액 수납 욕조로 이동시켜서 상기 도전 부재를 도금액에 침지하지 않도록 하여, 상기 도전 부재에 복수의 조합의 도금막을 형성하는 것을 특징으로 하는 도금 장치.
  7. 원하는 도금액을 넣은 도금 욕조 내에 전류를 공급하는 전극과 도금막을 형성될 도전 부재를 배치하여 통전하여 도금막을 형성하는 도금 방법에 있어서,
    상기 전극으로부터 흐르는 전류 밀도를 상기 도금액의 최적 전류 밀도 범위 내로 설정하고, 상기 도전 부재를 도금 보조랙에 설치하고 나서, 상기 도전 부재에 도금막을 형성하는 것을 특징으로 하는 도금 방법.
  8. 제7항에 있어서,
    상기 도금 보조랙은, 상기 도전 부재와 일체로 상기 전극과 서로 다른 또 하나의 전극으로서 사용하는 것을 특징으로 하는 도금 방법.
  9. 제7항에 있어서,
    상기 도금 보조랙을 상기 전극과 상기 도전 부재의 사이에 위치시켜, 도금막두께 및 도금막 조성 분포를 조정하는 것을 특징으로 하는 도금 방법.
  10. 도금 욕조 내에 원하는 도금액과 전류를 공급하는 전극과 도금 보조랙에 설치된 도전 부재로 도금막을 형성하는 도금 장치에 있어서,
    도전 재질의 부재로 구성되어 있는 상기 도금 보조랙 내에 상기 도전 부재를 설치하여 도금막을 형성하는 것을 특징으로 하는 도금 장치.
  11. 제10항에 있어서,
    상기 도금 보조랙은, 4개의 주 기둥을 중심으로 하여 직방체의 모양을 하고 있는 것을 특징으로 하는 도금 장치.
  12. Cu 또는 Fe-Ni를 주재료로 하는 리드에 Sn을 주 금속 재료로 하는 제1 도금막 층을 형성하고, 리드 최외측 표면에는 Sn-Bi를 주 금속 재료로 하는 도금막 층을 형성하고, 상기 리드를 납재를 개재하여 도전 수단에 고착하는 반도체 장치의 제조 방법으로서,
    상기 제1 도금막 층은, Sn에 대하여 0∼1 중량% 정도의 Bi가 포함되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 Bi는, Sn에 대하여 0∼0.5 중량% 정도 포함되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. Cu 또는 Fe-Ni를 주재료로 하는 리드를 준비하고, 상기 리드에 회로 장치를 전기적으로 접속하고, 상기 리드의 일부가 노출되도록 밀봉체에 의해 밀봉하고, 상기 밀봉체로부터 노출된 상기 리드를 절곡하거나, 또는 상기 리드를 통하여 전기적으로 측정을 행하고, 상기 리드를 납재를 개재하여 도전 수단에 고착하는 반도체 장치의 제조 방법으로서,
    상기 리드의 표면에는, Sn을 주 금속 재료로 하고, 이 Sn에 대하여 0∼1 중량% 정도의 Bi가 포함되는 제1 도금막 층이 형성되고, 최외측 표면에는 Sn-Bi를 주 금속 재료로 하는 도금막 층이 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    도금 처리가 이루어지고, 상기 리드가 준비되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제14항에 있어서,
    도금 처리는, 상기 밀봉체에 의해 밀봉된 후, 이 밀봉체로부터 노출된 상기 리드에 실시되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2003-7014306A 2001-12-12 2001-12-12 도금 장치, 도금 방법 및 반도체 장치의 제조 방법 KR20040058113A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/010873 WO2003050328A1 (fr) 2000-03-29 2001-12-12 Appareil d'electrodeposition, procede d'electrodeposition et procede pour produire un dispositif a semi-conducteurs

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020067026514A Division KR20070005027A (ko) 2006-12-15 2001-12-12 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20040058113A true KR20040058113A (ko) 2004-07-03

Family

ID=32843947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7014306A KR20040058113A (ko) 2001-12-12 2001-12-12 도금 장치, 도금 방법 및 반도체 장치의 제조 방법

Country Status (2)

Country Link
EP (1) EP1464731A4 (ko)
KR (1) KR20040058113A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3021602B2 (ja) * 1990-10-23 2000-03-15 古河電気工業株式会社 耐熱剥離性に優れた電子機器部品用リフローすず合金めっき材の製造方法
US5985106A (en) * 1995-07-14 1999-11-16 Velasquez; Geronimo Z. Continuous rack plater
JP2000252402A (ja) * 1999-03-04 2000-09-14 Hitachi Ltd 半導体装置、半導体装置の実装方法及び電子装置
JP2001053211A (ja) * 1999-08-12 2001-02-23 Nec Corp 半導体装置とそのめっき方法
JP3283023B2 (ja) * 1999-12-06 2002-05-20 古河電気工業株式会社 リードフレーム材のアウターリード部、それを用いた半導体装置

Also Published As

Publication number Publication date
EP1464731A1 (en) 2004-10-06
EP1464731A4 (en) 2007-03-21

Similar Documents

Publication Publication Date Title
US20040235219A1 (en) Plating apparatus, plating method, and method for manufacturing semiconductor device
CN101908515A (zh) 半导体器件及其制备方法
US6575354B2 (en) Method for producing tin-silver alloy plating film, the tin-silver alloy plating film and lead frame for electronic parts having the film
US7772043B2 (en) Plating apparatus, plating method and manufacturing method for semiconductor device
KR100695373B1 (ko) 도금 장치
KR100574304B1 (ko) 도금 장치
JP4029936B2 (ja) 半導体装置の製造方法
CN1318651C (zh) 镀敷装置、镀敷方法及半导体装置的制造方法
JP3568486B2 (ja) 半導体装置の製造方法
KR20040058113A (ko) 도금 장치, 도금 방법 및 반도체 장치의 제조 방법
JP3995564B2 (ja) 半導体装置およびその製造方法
KR100695372B1 (ko) 도금 방법
TW526570B (en) Printed wiring base material and electrolytic tin-base alloy plating method
KR20070005027A (ko) 반도체 장치의 제조 방법
JP4027324B2 (ja) 半導体装置
JP3548081B2 (ja) メッキ方法およびそれに用いるメッキ装置
KR100582129B1 (ko) 도금 장치
JP3557150B2 (ja) メッキ装置
JPH087642Y2 (ja) リードの半田メッキ装置
JPH02148882A (ja) 回路基板のメッキ方法
EP1427872A1 (en) Electrode attachment to anode assembly
KR20070094253A (ko) 반도체 패키지의 리드 프레임 도금 방법
JP2009084669A (ja) 半導体装置の製造方法
JP2008190005A (ja) 半導体装置の製造方法
JP2010225796A (ja) 半導体装置用テープキャリアの製造方法および半導体装置用テープキャリア

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20061115

Effective date: 20071022