JP2010225796A - 半導体装置用テープキャリアの製造方法および半導体装置用テープキャリア - Google Patents
半導体装置用テープキャリアの製造方法および半導体装置用テープキャリア Download PDFInfo
- Publication number
- JP2010225796A JP2010225796A JP2009070718A JP2009070718A JP2010225796A JP 2010225796 A JP2010225796 A JP 2010225796A JP 2009070718 A JP2009070718 A JP 2009070718A JP 2009070718 A JP2009070718 A JP 2009070718A JP 2010225796 A JP2010225796 A JP 2010225796A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- copper
- tape carrier
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】開口ヘの銅めっき充填を従来よりも高い電流密度で行いつつも、めっき厚さ分布を良好にすることにより、テープキャリアの生産性を向上させ、接続信頼性を高める半導体装置用テープキャリアの製造方法および半導体装置用テープキャリアを提供する。
【解決手段】絶縁フィルムを厚さ方向に貫通する開口を設ける工程と、前記絶縁フィルムの下面に前記開口越しにて前記銅箔を露出させる工程と、前記開口の深さを小とするめっき充填工程と、前記めっき充填工程の後に、導体パターンを形成する工程と、前記導体パターンに表面めっき処理層を形成する工程と、を有する半導体装置用テープキャリアの製造方法であって、前記めっき充填工程時に使用する銅めっき液は硫酸銅系の電解銅めっき液であり、添加剤成分として平滑化剤を含む。
【選択図】 図１
【解決手段】絶縁フィルムを厚さ方向に貫通する開口を設ける工程と、前記絶縁フィルムの下面に前記開口越しにて前記銅箔を露出させる工程と、前記開口の深さを小とするめっき充填工程と、前記めっき充填工程の後に、導体パターンを形成する工程と、前記導体パターンに表面めっき処理層を形成する工程と、を有する半導体装置用テープキャリアの製造方法であって、前記めっき充填工程時に使用する銅めっき液は硫酸銅系の電解銅めっき液であり、添加剤成分として平滑化剤を含む。
【選択図】 図１
Description
本発明は、半導体素子を外部基板等に接続する際の接続媒体として用いられるテープキャリアの製造方法および半導体装置用テープキャリアに関し、特に、ＢＧＡ型のパッケージに用いられる半導体装置用テープキャリアの製造方法および半導体装置用テープキャリアに関するものである。
ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ：ボール グリッド アレイ）型のパッケージを用いた半導体装置は、多ピン化及び高密度実装化に適している。ＢＧＡ型パッケージを表す図４、および半導体装置用テープキャリア１０２の上面を表す図５ならびにその下面を表す図６に示されるように、特に、リール・トゥ・リールの工法で製造されるテープキャリア１０２は、形成される導体パターン１０３のファインピッチ化を達成できる。
具体的には、従来の半導体装置用テープキャリアの製造順序を示す図（断面図）である図７に示されるように、基板となるポリイミドフィルム１１０上に接着剤層１１１を設け（図７（ａ））、この接着剤層１１１付きポリイミドフィルム１１０を厚さ方向に貫通するビアホールを１１２設け（図７（ｂ））、ロール１１４ａ，１１４ｂにて銅箔１１３を貼り合わせる（図７（ｃ）（ｄ））。次に、銅箔１１３をフォトエッチング法により導体パターン１１５に形成する（図７（ｅ））。そして、導体パターン１１５にマスキングテープ１１６を貼り付け、ビアホール１１２に対して銅めっき１１７を充填し、ビアホールの深さを小にする（図７（ｆ））。その後、マスキングテープ１１６を剥がし（図７（ｇ））、ソルダーレジスト１１９を所定の形状に形成したのち、表面めっき処理層１１８を設ける（図７（ｈ））。この一連の工程により、半導体装置用テープキャリア１２０を製造する。
まとめると、厚さ方向に貫通された開口（ビアホール）を有するポリイミドフィルム１１０上に導体パターン１１５が形成されたテープキャリア１２０の上面側において、図４〜図６に示されるように導体パターン１０３と半導体素子１０４の電極１０５とを金線等のボンディングワイヤ１０６で接続して封止樹脂１０７でモールドした後、テープキャリア１０２の下面側において、ビアホール１０８を介してはんだボール１０９を導体パターン１０３と接続して半導体装置１０１とする構成が挙げられる。この場合、薄型化と小型化、すなわち高密度化が図れる利点がある。
更なる高密度化を推進するためには、上面側の導体パターン１０３のファインピッチ化のみならず、外部接続端子となる下面側にはんだボール１０９を搭載するビアホール１０８のファインピッチ化も進める必要がある。
そのためにはビアホール１０８の径を小さくする必要があるが、ビアホール１０８の径を単に小さくしただけでは、はんだボール１０９と導体パターン１０３との接合に不具合が生じるおそれがある。
そのためにはビアホール１０８の径を小さくする必要があるが、ビアホール１０８の径を単に小さくしただけでは、はんだボール１０９と導体パターン１０３との接合に不具合が生じるおそれがある。
そこで、はんだボール１０９が搭載されるビアホール１０８を金属めっき層によって埋め、ビアホール１０８の深さを小にすることにより、その不具合の解決が図られている（例えば、特許文献１、２参照）。なお、関連技術として、この金属めっき層を施す際に用いられる添加剤の添加量を、添加剤の成分毎に分けて変化させるものが知られている（例えば、特許文献３参照）。
一方、上述のようにビアホールに対して金属めっきを行う場合、金属めっきを行う際の電流密度について考慮する必要がある。
例えば、前記テープキャリアのうちの一つであるＴＡＢテープキャリア等で一般的に行なわれている硫酸銅めっき液系による光沢電気銅めっきの場合、めっき液製造メーカは銅めっき時の電流密度を１〜５Ａ／ｄｍ２程度とするよう推奨している。
さらに、リール・トゥ・リールで製造するというＴＡＢテープの工法上、電極間距離を近接できないなど銅めっき装置の構造にも制約があること、不均一な形状の導体パターンによるめっき厚分布への影響、細い導体パターンにより許容電流が小さくなることなどを考慮すると、結果的にめっき時の電流密度を１〜５Ａ／ｄｍ２から上昇させることは難しい。
例えば、前記テープキャリアのうちの一つであるＴＡＢテープキャリア等で一般的に行なわれている硫酸銅めっき液系による光沢電気銅めっきの場合、めっき液製造メーカは銅めっき時の電流密度を１〜５Ａ／ｄｍ２程度とするよう推奨している。
さらに、リール・トゥ・リールで製造するというＴＡＢテープの工法上、電極間距離を近接できないなど銅めっき装置の構造にも制約があること、不均一な形状の導体パターンによるめっき厚分布への影響、細い導体パターンにより許容電流が小さくなることなどを考慮すると、結果的にめっき時の電流密度を１〜５Ａ／ｄｍ２から上昇させることは難しい。
このように電流密度を高くできない場合、リール・トゥ・リール工法では、搬送速度を低くして時間をかけてめっきを行うか、搬送速度を高く維持しつつもめっき槽を長くしてめっきを行う必要がある。後者の場合は設備費用が膨大になるためあまり現実的ではなく、前者が選択されるケースが多い。なお、深さ５０μｍの開口を、電流密度５Ａ／ｄｍ２にて銅めっきで埋め込む場合には、およそ４５分程度を要す計算となる。
また、上述のように時間をかけて銅めっきを行う場合、通常、ビアホール内の前記銅めっきと導体パターンとは製造方法において異なり、ひいては物性が異なるため、前記銅めっきと導体パターンとの接合について考慮する必要がある。特に、ＴＡＢテープキャリアで使用する導体パターンの形成用銅箔が電解銅箔であるとき、この接合について考慮する必要がある。
例えば、電解銅箔製造メーカが銅箔を作製する場合、ドラムめっき工法上、対向する電極を近接させることが可能であり、リール・トゥ・リール工法におけるめっき時の電流密度１〜５Ａ／ｄｍ２に比して、ドラムめっき工法では１５〜６０Ａ／ｄｍ２程度の高電流密度での稼動を達成している。例えば、厚さ５０μｍの電解銅箔を、電流密度６０Ａ／ｄｍ２にて形成する場合には、およそ４分程度を要す計算となる。
このため、ＴＡＢテープ製造工程において使用される銅箔と、ＴＡＢテープ製造工程において施される銅めっきとではめっき電流密度が異なることになり、金属としては同じ銅を用いていながらも、結晶配向等の物性が異なった状態となっている。
このように銅箔と銅めっきとで結晶配向等の物性が異なる半導体装置においては、折り曲げ等の機械的なストレスや過度な環境負荷（温度、湿度等）がかかった場合を想定して、銅箔と銅めっきとの間の接合を強化することが望まれる。
また、このように電流密度を高くすると、ビアホール内のめっき厚さにばらつきが生じ、ビアホール内のめっきの平坦性、すなわちめっき厚分布に影響を与える可能性がある。このめっき厚分布はめっき条件によっても変わるが、特に電流密度による影響が大きい。よって、めっき厚さの違いによる電流密度の違いを抑制し、半導体装置の接続信頼性をより高めることが望まれている。
一般的には低い電流密度で時間をかけてめっきを行なうことで、めっき厚分布は良好になる。ところが、めっきの金属種と目標とするめっき厚さが同じであれば、電流密度とめっき所要時間は反比例の関係にある。つまり、めっき厚分布を良好にするために電流密度を低くすれば、めっきの所要時間が長くなり生産性が低下する。特にＴＡＢテープに用いられるようなリール・トゥ・リール式の生産方式の場合、めっき工程においてＴＡＢテープ搬送速度を遅くしなければならず、生産性にダイレクトに影響を及ばす。
上記の生産性低下の問題を解決するためには、電流密度を低くせずにそのままの値で維持しためっき方法でなければならない。このめっき方法に対しては、例えば、遮蔽板を用いた電流遮蔽技術を利用する場合が多い。
確かに、遮蔽板による電流遮蔽技術はめっき厚分布の改善に有効な手段であるが、広幅や多列取りなどのテープ状製品の品種や、要求されるめっき厚規格範囲に応じて、更なる調整・対応が必要となる。
例えば、絶縁フィルムの導体パターン部が広幅、大面積になるほど、めっき厚分布を良好にすることは難しく、めっき厚均一化のための遮蔽板による電流遮蔽技術の難易度は高くなる。
また、絶縁フィルムが多列取りの場合、遮蔽板の開口の内側には遮蔽部材が無く、遮蔽部材が無い部分においては各列間の導体部の端部に電流が集中し、この付近のめっき厚が厚くなるおそれがある。
さらに、要求されるめっき厚規格範囲に応じて調整・対応をする度に、めっき槽内の遮蔽板をそっくり交換することは非常に手間が掛かり、結果として電流密度を下げるなどの対応になってしまう場合が多いのが現状である。
例えば、絶縁フィルムの導体パターン部が広幅、大面積になるほど、めっき厚分布を良好にすることは難しく、めっき厚均一化のための遮蔽板による電流遮蔽技術の難易度は高くなる。
また、絶縁フィルムが多列取りの場合、遮蔽板の開口の内側には遮蔽部材が無く、遮蔽部材が無い部分においては各列間の導体部の端部に電流が集中し、この付近のめっき厚が厚くなるおそれがある。
さらに、要求されるめっき厚規格範囲に応じて調整・対応をする度に、めっき槽内の遮蔽板をそっくり交換することは非常に手間が掛かり、結果として電流密度を下げるなどの対応になってしまう場合が多いのが現状である。
本発明の目的は、開口ヘの銅めっき充填を従来よりも高い電流密度で行いつつも、めっき厚さ分布を良好にすることにより、テープキャリアの生産性を向上させ、接続信頼性を高める半導体装置用テープキャリアの製造方法および半導体装置用テープキャリアを提供することである。
本発明の第一の態様は、絶縁フィルムを厚さ方向に貫通する開口を設ける工程と、前記絶縁フィルムの上面に銅箔を貼り合わせることにより、前記絶縁フィルムの下面に前記開口越しにて前記銅箔を露出させる工程と、前記銅箔の上面にマスキングを施した後に、前記銅箔の下面における前記開口越しに露出した部分に対して銅めっきを行うことにより、前記開口の深さを小とするめっき充填工程と、前記めっき充填工程の後に、前記マスキングが除去された銅箔の上面側からフォトエッチングすることにより、導体パターンを形成する工程と、前記導体パターン上に表面めっき処理層を形成する工程と、を有する半導体装置用テープキャリアの製造方法であって、前記めっき充填工程時に使用する銅めっき液は硫酸銅系の電解銅めっき液であり、添加剤成分として平滑化剤を含むことを特徴とする。
本発明の第二の態様は、第一の態様に記載の発明において、前記添加剤成分として、さらに界面活性剤および／または光沢剤を含むことを特徴とする。
本発明の第三の態様は、第一または第二の態様に記載の発明において、前記めっき充填工程は電解めっき方式で行われ、前記めっき充填工程時の電流密度は１５〜６０Ａ／ｄｍ２であることを特徴とする。
本発明の第四の態様は、第一ないし第三のいずれかの態様に記載の発明において、前記
めっき充填工程をリール・トゥ・リール方式で行い、前記リール・トゥ・リール方式にて使用する銅めっき槽を１槽とし、前記銅めっき槽における銅めっき液の噴流圧力を０．１ＭＰａ以上とし、前記めっき充填工程の前処理として、前記銅箔の下面における前記開口越しに露出した部分の防錆皮膜を化学研摩液により除去することを特徴とする。
めっき充填工程をリール・トゥ・リール方式で行い、前記リール・トゥ・リール方式にて使用する銅めっき槽を１槽とし、前記銅めっき槽における銅めっき液の噴流圧力を０．１ＭＰａ以上とし、前記めっき充填工程の前処理として、前記銅箔の下面における前記開口越しに露出した部分の防錆皮膜を化学研摩液により除去することを特徴とする。
本発明の第五の態様は、第一ないし第四のいずれかの態様に記載の発明において、前記銅箔は電解銅箔であることを特徴とする。
本発明の第六の態様は、絶縁フィルムの上面には導体パターンが形成され、前記導体パターンの下面の少なくとも一部が露出するように、絶縁フィルムには開口が設けられ、前記開口の深さを小とするように、前記開口には銅めっきが施された半導体装置用テープキャリアであって、前記銅めっきのめっき厚さ分布が±２５％未満であることを特徴とする半導体装置用テープキャリアである。
本発明によれば、開口ヘの銅めっき充填を従来よりも高い電流密度で行いつつも、めっき厚さ分布を良好にすることにより、テープキャリアの生産性を向上させ、接続信頼性を高める半導体装置用テープキャリアの製造方法および半導体装置用テープキャリアを提供することができる。
本発明者らは、開口ヘの銅めっき充填を従来よりも高い電流密度で行いつつも、そのめっき厚さ分布を良好にできる半導体装置用テープキャリアの製造方法および半導体装置用テープキャリアについて種々検討した。
その結果、発明者らは、銅めっき充填において、添加剤成分として平滑化剤が加えられた硫酸銅系電解銅めっき液を用い、しかも開口ヘの銅めっき充填を行った後に導体パターンを形成することによって、従来よりも高い電流密度で行いつつも、めっき厚さ分布を良好とすることができることを見出した。
その結果、発明者らは、銅めっき充填において、添加剤成分として平滑化剤が加えられた硫酸銅系電解銅めっき液を用い、しかも開口ヘの銅めっき充填を行った後に導体パターンを形成することによって、従来よりも高い電流密度で行いつつも、めっき厚さ分布を良好とすることができることを見出した。
以下に、本発明の一実施形態に係る半導体装置用テープキャリアの製造方法について説明する。
図１は、本発明の一実施形態における半導体装置用テープキャリアの製造順序を示す断面図である。
本発明の一実施形態に係る半導体装置用テープキャリアの製造においては、まず、絶縁フィルム２１上に接着剤層２２を設ける（図１（ａ））。
前記絶縁フィルム２１は、絶縁性を有するものであればよく、例えばポリイミドフィルムが挙げられる。その外形は、基板として使用できるものならばどのような形状でもよく、例えば長尺の矩形形状が挙げられる。
前記接着剤層２２は、後述する銅箔２４と前記絶縁フィルム２１との間に位置し、前記接着剤層２２を介して銅箔２４と前記絶縁フィルム２１を接着できるものであればよく、例えばエポキシ樹脂系接着剤層が挙げられる。
本発明の一実施形態に係る半導体装置用テープキャリアの製造においては、まず、絶縁フィルム２１上に接着剤層２２を設ける（図１（ａ））。
前記絶縁フィルム２１は、絶縁性を有するものであればよく、例えばポリイミドフィルムが挙げられる。その外形は、基板として使用できるものならばどのような形状でもよく、例えば長尺の矩形形状が挙げられる。
前記接着剤層２２は、後述する銅箔２４と前記絶縁フィルム２１との間に位置し、前記接着剤層２２を介して銅箔２４と前記絶縁フィルム２１を接着できるものであればよく、例えばエポキシ樹脂系接着剤層が挙げられる。
次に、この接着剤層２２付きポリイミドフィルム２１に、厚さ方向に貫通するビアホール２３（以降、開口２３ともいう）を、金型パンチにより設ける（図１（ｂ））。
その後、前記絶縁フィルム２１の上面側に前記銅箔２４を貼り合わせる（図１（ｃ）（ｄ））。この貼り合わせは、前記接着剤層２２を介して行われ、ロール２５ａ，２５ｂを用いたラミネート法が用いられる。
このように、前記絶縁フィルム２１の上面に銅箔２４を貼り合わせることにより、前記絶縁フィルム２１の下面に前記開口２３越しにて前記銅箔２４を露出させる。
上述のように設けられた前記開口２３は、前記絶縁フィルム２１の上面側を銅箔２４で塞がれた形状のはんだボール搭載用ビアホールとなる。
なお、前記銅箔２４は電解銅箔であることが好ましい。前記銅箔２４を形成する際の電流密度と、後述する銅充填めっき２７（以降、銅めっきともいう）を形成する際の電流密度との差を小さくすることにより、結晶配向等の物性に相違が生ずるのを抑制でき、銅箔２４と銅めっき２７との間の接合を強化することができるためである。
このように、前記絶縁フィルム２１の上面に銅箔２４を貼り合わせることにより、前記絶縁フィルム２１の下面に前記開口２３越しにて前記銅箔２４を露出させる。
上述のように設けられた前記開口２３は、前記絶縁フィルム２１の上面側を銅箔２４で塞がれた形状のはんだボール搭載用ビアホールとなる。
なお、前記銅箔２４は電解銅箔であることが好ましい。前記銅箔２４を形成する際の電流密度と、後述する銅充填めっき２７（以降、銅めっきともいう）を形成する際の電流密度との差を小さくすることにより、結晶配向等の物性に相違が生ずるのを抑制でき、銅箔２４と銅めっき２７との間の接合を強化することができるためである。
この後、リール・トゥ・リール方式の銅めっき装置において、前記銅箔２４の上面に微粘着のテープ２６でマスキングを施した後に、前記銅箔２４の下面における前記開口２３越しに露出した部分に対して銅めっき２７を行い、前記開口２３を充填し、前記開口２３の深さを小とする（図１（ｅ））（以降、この工程をめっき充填工程ともいう）。なお、本実施形態では銅めっきを行っているが、他の適切な金属においても代替可能である。
従来では通常、めっき充填工程前に、導体パターンの形成が行われている。それに対して本実施形態では、前記めっき充填工程後に、マスキングテープ２６を剥がし（図１（ｆ））、フォトエッチング法により導体パターン２８を形成している（図１（ｇ））。
本実施形態のように導体パターン２８の形成前に銅めっき２７を施す場合と、図７に示される従来技術のように導体パターン１１５の形成後に銅めっき１１７を施す場合とでは、銅めっき時の銅箔２４の断面積が異なる。上述の通り、銅箔２４の下面における前記開口２３越しに露出した部分に対して銅めっき２７が施されるが、導体パターン２８形成前に銅めっきを行う場合の方が、エッチングを未だ行っていない分、銅めっき２７が施される銅箔２４の断面積が大きい。銅箔２４の断面積が大きいことにより、めっき充填工程における許容電流が高くなり、結果的に高い電流密度でのめっきに有利な条件となる。
本実施形態のように導体パターン２８の形成前に銅めっき２７を施す場合と、図７に示される従来技術のように導体パターン１１５の形成後に銅めっき１１７を施す場合とでは、銅めっき時の銅箔２４の断面積が異なる。上述の通り、銅箔２４の下面における前記開口２３越しに露出した部分に対して銅めっき２７が施されるが、導体パターン２８形成前に銅めっきを行う場合の方が、エッチングを未だ行っていない分、銅めっき２７が施される銅箔２４の断面積が大きい。銅箔２４の断面積が大きいことにより、めっき充填工程における許容電流が高くなり、結果的に高い電流密度でのめっきに有利な条件となる。
本実施形態においては、導体パターン２８形成前に銅めっきを行うとともに、前記めっき充填工程時に使用する銅めっき液には硫酸銅系の電解銅めっき液を用いる。
それに加えて本実施形態においては、前記銅めっき液への添加剤成分として平滑化剤を含む。前記平滑化剤は平滑化作用のあるものであればよく、開口２３に銅めっき２７を施した際に、充填された銅めっき２７において高い平坦性が得られるものであればよい。
このように前記銅めっき液への添加剤成分として平滑化剤を含ませ、将来的にはんだボールにて埋められる開口の銅めっき２７部分を平坦化することにより、上述のように高い電流密度で銅めっき２７を施しながらも、銅めっき２７部分のめっき厚分布を良好にすることができる。
さらに、銅めっき液への添加剤成分として平滑化剤の他に、界面活性剤および／または光沢剤を含んでいるのが好ましい。前記界面活性剤により、電位に対する金属の析出を抑
制することで安定しためっきとすることができ、さらには濡れ性の改善を促すためである。また、前記光沢剤により、析出する結晶を各々緻密にすることで銅めっき２７がマクロ的に平滑になり、銅めっき２７表面の光沢性が向上するためである。
前記界面活性剤としては、例えばＰＥＧやＰＰＧが挙げられる。また、前記光沢剤としては、例えばＳＰＳが挙げられる。
制することで安定しためっきとすることができ、さらには濡れ性の改善を促すためである。また、前記光沢剤により、析出する結晶を各々緻密にすることで銅めっき２７がマクロ的に平滑になり、銅めっき２７表面の光沢性が向上するためである。
前記界面活性剤としては、例えばＰＥＧやＰＰＧが挙げられる。また、前記光沢剤としては、例えばＳＰＳが挙げられる。
また、前記めっき充填工程は電解めっき方式で行われ、その際の電流密度は１５〜６０Ａ／ｄｍ２とすることが好ましい。上述の通り、本実施形態では従来よりも高い電流密度での開口２３ヘの銅めっき２７の充填が可能となるため、電解めっき方式を用いる場合、めっき充填工程にかける時間を短縮することができ、テープキャリアの生産性を向上させることができるためである。また、電解銅箔作成時の電流密度と近い電流密度を選択できるため、電解銅箔と同等の物性（例えば結晶配向等）とすることができ、銅箔とめっきとの界面の接合信頼性が向上する。
また、前記銅めっき２７のめっき厚さ分布は±２５％未満とすることが好ましい。めっき厚さ分布がこの範囲を外れると、以降の工程で搭載されるはんだボールの接合不良が生じる虞があり、また、接合されたとしても当該ＢＧＡパッケージのはんだボールの高さにばらつきが生じる虞があるためである。
なお、前記めっき厚さ分布は、前記銅めっき２７の測定点を２０００点としてめっき厚を測定し、その標準偏差（σ）を求め、目標値３σがおおよその分布範囲を表すとみなし、３σ÷目標値＜２５％となるものである。
なお、前記めっき厚さ分布は、前記銅めっき２７の測定点を２０００点としてめっき厚を測定し、その標準偏差（σ）を求め、目標値３σがおおよその分布範囲を表すとみなし、３σ÷目標値＜２５％となるものである。
最後に、導体パターン２８上面および側面にニッケル、金の順で表面めっき処理層２９としての最終めっきを施す（図１（ｈ））。この一連の工程により、半導体装置用テープキャリア３１を製造する。
なお、前記表面めっき処理層２９は接合方式に応じて、スズ、はんだ等、別の金属めっきを選択してもよい。また、前記表面めっき処理層２９を設ける際に、絶縁層としてソルダーレジスト３０を所定の形状に設けてもよい。
なお、前記表面めっき処理層２９は接合方式に応じて、スズ、はんだ等、別の金属めっきを選択してもよい。また、前記表面めっき処理層２９を設ける際に、絶縁層としてソルダーレジスト３０を所定の形状に設けてもよい。
ここで、本発明の一実施形態に係る半導体装置用テープキャリアの製造工程内のめっき充填工程について詳細を説明する。
図２は、本発明の一実施形態におけるめっき充填工程に用いられる銅めっき装置の概略平面図である。
図２に示されるように、前記絶縁フィルム２１の上面に銅箔２４を貼り合わせている図１（ｄ）の状態のテープキャリア３２は、巻き出し部３３においてリール３４から巻き出されるリール・トゥ・リール方式にて行うのが好ましい。
図２に示されるように、前記絶縁フィルム２１の上面に銅箔２４を貼り合わせている図１（ｄ）の状態のテープキャリア３２は、巻き出し部３３においてリール３４から巻き出されるリール・トゥ・リール方式にて行うのが好ましい。
次に、前側給電ロール（カソード側）３５にテープキャリア３２の銅箔２４上面を接触させた後、マスキングテープ貼付装置３６によって微粘着のマスキングテープをテープキャリア３２の銅箔２４上面に貼り合わせる。
めっき充填工程の前処理として、酸性脱脂槽３７にてテープキャリア３２を洗浄し、その後、酸洗槽３８にて過酸化水素−硫酸系の化学研摩液で開口２３内の銅箔２４面をエッチングする。このように、前記銅箔２４の下面における前記開口２３越しに露出した部分の防錆皮膜を化学研摩液により除去するのが好ましい。前記銅箔２４の下面における前記開口２３越しに露出した部分は通常、防錆皮膜としてニッケル、亜鉛等の異種金属が付着している。この状況下において、異種金属の混入による接合信頼性の低下を防ぐ目的から、この防錆皮膜層は銅めっきの前処理において化学研摩液で除去しておく必要があるためである。
なお、図２には図示していないけれども、槽間においてテープキャリア３２の水洗処理を行っている。以降の工程においても、同様の処理を行っている。
なお、図２には図示していないけれども、槽間においてテープキャリア３２の水洗処理を行っている。以降の工程においても、同様の処理を行っている。
そして、テープキャリア３２に対してめっき充填工程の前処理を行った後、銅めっき槽３９を通過させる。
前記銅めっき槽３９は、銅めっき装置において多段槽ではなく１槽のみ設けられているのが好ましい。多段槽とする場合、槽を移動する際に銅めっきを中断することになるため、銅めっきが多段の層となるように形成されてしまい、結果的に脆い界面が形成されてしまうためである。
前記銅めっき槽３９は、銅めっき装置において多段槽ではなく１槽のみ設けられているのが好ましい。多段槽とする場合、槽を移動する際に銅めっきを中断することになるため、銅めっきが多段の層となるように形成されてしまい、結果的に脆い界面が形成されてしまうためである。
前記銅めっき槽３９には硫酸銅からなる銅めっき液４１が満たされており、さらにその内部には不溶性の電極（アノード側）４０が配置されている。さらに、本実施形態では、噴流攪拌を行うための噴流ノズル４２が配置されている。噴流ノズル４２が設けられていなくとも、銅めっき槽３９内においては攪拌が行われ、さらにテープキャリア３２自身が搬送されることにより若干の攪拌状態となっているが、これに加え、銅めっき液の攪拌状態をさらに強力にすることができ、ひいては電流密度向上に有利となるようにするためである。なお、噴流ノズル４２の噴流圧力は０．ｌＭＰａ以上とするのが好ましい。これにより、めっき部近傍の攪拌を良好に行うことができ、従来に比べて高い電流密度においても銅イオンの供給が円滑に行なわれるためである。
まとめると、この銅めっき槽３９内では、不溶性の電極（アノード側）４０によって電界をかけながら、噴流ノズル４２によって銅めっき液４１をテープキャリア３２に噴流させる。
これにより、テープキャリア３２が銅めっき槽３９を通過する際、前記銅箔２４の下面における前記開口２３越しに露出した部分に対して銅めっき２７を施す。なお、銅箔２４の他の部分については、そもそも銅箔２４が露出していないため、または、マスキングテープ２６によりマスキングが施されているため、銅めっき２７は施されない。
これにより、テープキャリア３２が銅めっき槽３９を通過する際、前記銅箔２４の下面における前記開口２３越しに露出した部分に対して銅めっき２７を施す。なお、銅箔２４の他の部分については、そもそも銅箔２４が露出していないため、または、マスキングテープ２６によりマスキングが施されているため、銅めっき２７は施されない。
銅めっき槽３９通過後、後洗浄槽４３で銅めっき液４１を洗い流す。そして、マスキングテープ剥離装置４４によりマスキングテープ２６を剥離し、後側給電ロール（カソード側）４５に銅箔２４の上面を接触させる。
さらに後水洗浄槽４６で水洗浄後、乾燥槽４７で乾燥して巻き取り部４８でリール４９に巻き取られる。
さらに後水洗浄槽４６で水洗浄後、乾燥槽４７で乾燥して巻き取り部４８でリール４９に巻き取られる。
上述の通り、本実施形態によれば、開口ヘの銅めっき充填を従来よりも高い電流密度で行いつつも、めっき厚さ分布を良好にすることにより、テープキャリアの生産性を向上させ、接続信頼性を高めることができる。本実施形態によって製造された半導体装置用テープキャリアは、半導体装置、特に、ファインピッチのＢＧＡ型パッケージ（Ｆ−ＢＧＡ）に好適である。
以下に、本発明の実施例を、図１を用いて説明する。
（実施例１）
まず、基板となるポリイミドフィルム２１（ユーピレックスＳ：厚さ５０μｍ）上に接着剤層２２（巴川Ｘ：厚さ１２μｍ）を設け（図１（ａ））、この接着剤層２２付きポリイミドフィルム２１を厚さ方向に貫通するビアホール２３（φ２８０μｍ）を設け（図１（ｂ））、ロール２５ａ，２５ｂにて銅箔２４（ＶＬＰ箔：厚さ１８μｍ）を貼り合わせた（図１（ｃ）（ｄ））。
そして、銅箔２４にマスキングテープ２６を貼り付け、ビアホール２３に対して銅めっき２７を、４０μｍ充填した（図１（ｅ））。
前記銅めっき２７には硫酸銅系の電解銅めっき液を使用した。さらに、添加剤成分として公知の平滑化剤（荏原ユージライト製：ＣＵ−ＢＲＩＴＥ ＴＨ−ＲIII−Ｃ）、界面
活性剤（荏原ユージライト製：ＣＵ−ＢＲＩＴＥ ＴＨ−ＲIII−Ａ）および光沢剤（荏
原ユージライト製：ＣＵ−ＢＲＩＴＥ ＴＨ−ＲIII−Ｂ）をメーカ推奨の添加量で、前
記電解銅めっき液に添加した。
また、このとき、銅めっき液の噴流圧力を０．１ＭＰａとし、銅めっき時の電流密度は１５Ａ／ｄｍ２とした。
めっき充填工程の後、マスキングテープ２６を剥がし（図１（ｆ））、銅箔２４をフォトエッチングすることにより導体パターン２８に形成した（図１（ｇ））。
最後に、絶縁性を有するソルダーレジスト３０を所定の形状に形成したのち、金とニッケルからなる表面めっき処理層２９を設けた（図１（ｈ））。この一連の工程により、本実施例における半導体装置用テープキャリア３１を作製した。
（実施例１）
まず、基板となるポリイミドフィルム２１（ユーピレックスＳ：厚さ５０μｍ）上に接着剤層２２（巴川Ｘ：厚さ１２μｍ）を設け（図１（ａ））、この接着剤層２２付きポリイミドフィルム２１を厚さ方向に貫通するビアホール２３（φ２８０μｍ）を設け（図１（ｂ））、ロール２５ａ，２５ｂにて銅箔２４（ＶＬＰ箔：厚さ１８μｍ）を貼り合わせた（図１（ｃ）（ｄ））。
そして、銅箔２４にマスキングテープ２６を貼り付け、ビアホール２３に対して銅めっき２７を、４０μｍ充填した（図１（ｅ））。
前記銅めっき２７には硫酸銅系の電解銅めっき液を使用した。さらに、添加剤成分として公知の平滑化剤（荏原ユージライト製：ＣＵ−ＢＲＩＴＥ ＴＨ−ＲIII−Ｃ）、界面
活性剤（荏原ユージライト製：ＣＵ−ＢＲＩＴＥ ＴＨ−ＲIII−Ａ）および光沢剤（荏
原ユージライト製：ＣＵ−ＢＲＩＴＥ ＴＨ−ＲIII−Ｂ）をメーカ推奨の添加量で、前
記電解銅めっき液に添加した。
また、このとき、銅めっき液の噴流圧力を０．１ＭＰａとし、銅めっき時の電流密度は１５Ａ／ｄｍ２とした。
めっき充填工程の後、マスキングテープ２６を剥がし（図１（ｆ））、銅箔２４をフォトエッチングすることにより導体パターン２８に形成した（図１（ｇ））。
最後に、絶縁性を有するソルダーレジスト３０を所定の形状に形成したのち、金とニッケルからなる表面めっき処理層２９を設けた（図１（ｈ））。この一連の工程により、本実施例における半導体装置用テープキャリア３１を作製した。
（実施例２〜３）
実施例２においては、銅めっき時の電流密度を３０Ａ／ｄｍ２とした以外は、実施例１と同様に半導体装置用テープキャリア３１を作製した。
実施例３においては、銅めっき時の電流密度を６０Ａ／ｄｍ２とした以外は、実施例１と同様に半導体装置用テープキャリア３１を作製した。
実施例２においては、銅めっき時の電流密度を３０Ａ／ｄｍ２とした以外は、実施例１と同様に半導体装置用テープキャリア３１を作製した。
実施例３においては、銅めっき時の電流密度を６０Ａ／ｄｍ２とした以外は、実施例１と同様に半導体装置用テープキャリア３１を作製した。
（比較例１〜３）
図７に示すように、比較例１においては、めっき充填工程の前に導体パターン１１５を形成し、その後でめっき充填工程を行い、銅めっき時の電流密度を３０Ａ／ｄｍ２とした以外は、実施例１と同様に半導体装置用テープキャリア１２０を作製した。
比較例２においては、平滑化剤を加えず、銅めっき時の電流密度を３０Ａ／ｄｍ２とした以外は、実施例１と同様に半導体装置用テープキャリア１２０を作製した。
比較例３においては、めっき充填工程の前に導体パターン１１５を形成し、その後でめっき充填工程を行い、平滑化剤を加えず、銅めっき時の電流密度を５Ａ／ｄｍ２とし、銅めっき液の噴流を行わない以外は、実施例１と同様に半導体装置用テープキャリア１２０を作製した。
図７に示すように、比較例１においては、めっき充填工程の前に導体パターン１１５を形成し、その後でめっき充填工程を行い、銅めっき時の電流密度を３０Ａ／ｄｍ２とした以外は、実施例１と同様に半導体装置用テープキャリア１２０を作製した。
比較例２においては、平滑化剤を加えず、銅めっき時の電流密度を３０Ａ／ｄｍ２とした以外は、実施例１と同様に半導体装置用テープキャリア１２０を作製した。
比較例３においては、めっき充填工程の前に導体パターン１１５を形成し、その後でめっき充填工程を行い、平滑化剤を加えず、銅めっき時の電流密度を５Ａ／ｄｍ２とし、銅めっき液の噴流を行わない以外は、実施例１と同様に半導体装置用テープキャリア１２０を作製した。
以上のようにして作製した実施例および比較例の試料について、めっき所要時間、めっき外観と電流効率、めっき厚さ分布、および接続信頼性を評価した。その結果を図３に示す。
なお、前記電流効率は、めっき電流と、めっき時間と、めっき充填工程前後における試料の重量差すなわちめっき析出量とから算出した。具体的には、めっき析出量が理論析出量であれば電流効率１００％として、電流効率を算出した。
また、前記めっき厚さ分布は、前記銅めっき２７の測定点を２０００点としてめっき厚を測定し、その標準偏差（σ）を求め、目標値３σがおおよその分布範囲を表すとみなし、３σ÷目標値＜２５％となるものである。
また、前記接続信頼性は、温度サイクル試験後における銅箔２４と銅めっき２７との間のクラック発生の有無から判断した。この温度サイクル試験は、低温側を−６５℃、高温側を１５０℃とし、各設定温度のホールド時間を３０分とし、１００サイクルを行った。
なお、前記電流効率は、めっき電流と、めっき時間と、めっき充填工程前後における試料の重量差すなわちめっき析出量とから算出した。具体的には、めっき析出量が理論析出量であれば電流効率１００％として、電流効率を算出した。
また、前記めっき厚さ分布は、前記銅めっき２７の測定点を２０００点としてめっき厚を測定し、その標準偏差（σ）を求め、目標値３σがおおよその分布範囲を表すとみなし、３σ÷目標値＜２５％となるものである。
また、前記接続信頼性は、温度サイクル試験後における銅箔２４と銅めっき２７との間のクラック発生の有無から判断した。この温度サイクル試験は、低温側を−６５℃、高温側を１５０℃とし、各設定温度のホールド時間を３０分とし、１００サイクルを行った。
評価結果を示す図３より、実施例１〜３では、比較例に比べて高電流密度化が可能となり、めっきの所要時間は従来の１／３〜１／１２に短縮できた。また、めっき外観および電流効率は正常であり、銅箔２４と銅めっき２７との間のクラックの発生も確認できなかった。また、銅めっきのめっき厚さ分布が±２５％未満であり、比較例よりも優れた平坦性を有していることが明らかとなった。
比較例１では、めっき異常（ヤケめっき）が発生した。実施例２と同じ電流密度である
ものの、導体パターン１１５作製後に銅めっき１１７を施したため、許容電流値が小さくなったことが原因と推定される。
比較例２では、めっき厚分布が悪くなった。平滑化剤が無い状態で電流密度のみを高くしたため、めっき厚分布が悪くなったと推定される。
比較例３では、めっき外観および電流効率は正常であるが、めっき時間が本実施例に比べて長時間を要すこと、銅箔１１３と銅めっき１１７との間のクラックが発生頻度５％の割合で発生したことから、本実施例と比較して劣っていると判断した。
ものの、導体パターン１１５作製後に銅めっき１１７を施したため、許容電流値が小さくなったことが原因と推定される。
比較例２では、めっき厚分布が悪くなった。平滑化剤が無い状態で電流密度のみを高くしたため、めっき厚分布が悪くなったと推定される。
比較例３では、めっき外観および電流効率は正常であるが、めっき時間が本実施例に比べて長時間を要すこと、銅箔１１３と銅めっき１１７との間のクラックが発生頻度５％の割合で発生したことから、本実施例と比較して劣っていると判断した。
２１ 絶縁フィルム
２２ 接着剤層
２３ 開口
２４ 銅箔
２５ ロール
２６ マスキングテープ
２７ 銅めっき
２８ 導体パターン
２９ 表面めっき処理層
３０ ソルダーレジスト
３１ 半導体装置用テープキャリア
３２ テープキャリア
３３ 巻き出し部
３４ リール
３５ 前側給電ロール（カソード）
３６ マスキングテープ貼付装置
３７ 酸性脱脂槽
３８ 酸洗槽
３９ 銅めっき槽
４０ 不溶性電極（アノード）
４１ 銅めっき液
４２ めっき液噴流ノズル
４３ 後洗浄槽
４４ マスキングテープ剥離装置
４５ 後側給電ロール（カソード）
４６ 後水洗浄槽
４７ 乾燥槽
４８ 巻き取り部
４９ リール
１０１ 半導体装置
１０２ テープキャリア
１０３ 導体パターン
１０４ 半導体素子
１０５ 電極
１０６ ボンディングワイヤ
１０７ 封止樹脂
１０８ ビアホール
１０９ はんだボール
１１０ ポリイミドフィルム
１１１ 接着剤層
１１２ 開口
１１３ 銅箔
１１４ ロール
１１５ 導体パターン
１１６ マスキングテープ
１１７ 銅めっき
１１８ 表面めっき処理層
１１９ ソルダーレジスト
１２０ 半導体装置用テープキャリア
２２ 接着剤層
２３ 開口
２４ 銅箔
２５ ロール
２６ マスキングテープ
２７ 銅めっき
２８ 導体パターン
２９ 表面めっき処理層
３０ ソルダーレジスト
３１ 半導体装置用テープキャリア
３２ テープキャリア
３３ 巻き出し部
３４ リール
３５ 前側給電ロール（カソード）
３６ マスキングテープ貼付装置
３７ 酸性脱脂槽
３８ 酸洗槽
３９ 銅めっき槽
４０ 不溶性電極（アノード）
４１ 銅めっき液
４２ めっき液噴流ノズル
４３ 後洗浄槽
４４ マスキングテープ剥離装置
４５ 後側給電ロール（カソード）
４６ 後水洗浄槽
４７ 乾燥槽
４８ 巻き取り部
４９ リール
１０１ 半導体装置
１０２ テープキャリア
１０３ 導体パターン
１０４ 半導体素子
１０５ 電極
１０６ ボンディングワイヤ
１０７ 封止樹脂
１０８ ビアホール
１０９ はんだボール
１１０ ポリイミドフィルム
１１１ 接着剤層
１１２ 開口
１１３ 銅箔
１１４ ロール
１１５ 導体パターン
１１６ マスキングテープ
１１７ 銅めっき
１１８ 表面めっき処理層
１１９ ソルダーレジスト
１２０ 半導体装置用テープキャリア
Claims (6)
- 絶縁フィルムを厚さ方向に貫通する開口を設ける工程と、
前記絶縁フィルムの上面に銅箔を貼り合わせることにより、前記絶縁フィルムの下面に前記開口越しにて前記銅箔を露出させる工程と、
前記銅箔の上面にマスキングを施した後に、前記銅箔の下面における前記開口越しに露出した部分に対して銅めっきを行うことにより、前記開口の深さを小とするめっき充填工程と、
前記めっき充填工程の後に、前記マスキングが除去された銅箔の上面側からフォトエッチングすることにより、導体パターンを形成する工程と、
前記導体パターンに表面めっき処理層を形成する工程と、
を有する半導体装置用テープキャリアの製造方法であって、
前記めっき充填工程時に使用する銅めっき液は硫酸銅系の電解銅めっき液であり、添加剤成分として平滑化剤を含むことを特徴とする半導体装置用テープキャリアの製造方法。 - 前記添加剤成分として、さらに界面活性剤および／または光沢剤を含むことを特徴とする請求項１に記載の半導体装置用テープキャリアの製造方法。
- 前記めっき充填工程は電解めっき方式で行われ、前記めっき充填工程時の電流密度は１５〜６０Ａ／ｄｍ２であることを特徴とする請求項１または２に記載の半導体装置用テープキャリアの製造方法。
- 前記めっき充填工程をリール・トゥ・リール方式で行い、
前記リール・トゥ・リール方式にて使用する銅めっき槽を１槽とし、
前記銅めっき槽における銅めっき液の噴流圧力を０．１ＭＰａ以上とし、
前記めっき充填工程の前処理として、前記銅箔の下面における前記開口越しに露出した部分の防錆皮膜を化学研摩液により除去する
ことを特徴とする請求項１ないし３のいずれかに記載の半導体装置用テープキャリアの製造方法。 - 前記銅箔は電解銅箔であることを特徴とする請求項１ないし４のいずれかに記載の半導体装置用テープキャリアの製造方法。
- 絶縁フィルムの上面には導体パターンが形成され、
前記導体パターンの下面の少なくとも一部が露出するように、絶縁フィルムには開口が設けられ、
前記開口の深さを小とするように、前記開口には銅めっきが施された半導体装置用テープキャリアであって、
前記銅めっきのめっき厚さ分布が±２５％未満であることを特徴とする半導体装置用テープキャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009070718A JP5120306B2 (ja) | 2009-03-23 | 2009-03-23 | 半導体装置用テープキャリアの製造方法および半導体装置用テープキャリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009070718A JP5120306B2 (ja) | 2009-03-23 | 2009-03-23 | 半導体装置用テープキャリアの製造方法および半導体装置用テープキャリア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010225796A true JP2010225796A (ja) | 2010-10-07 |
| JP5120306B2 JP5120306B2 (ja) | 2013-01-16 |
Family
ID=43042685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009070718A Expired - Fee Related JP5120306B2 (ja) | 2009-03-23 | 2009-03-23 | 半導体装置用テープキャリアの製造方法および半導体装置用テープキャリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5120306B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09111493A (ja) * | 1995-10-13 | 1997-04-28 | Ideya:Kk | 帯状部材のめっき装置 |
| JP2001189349A (ja) * | 1999-12-27 | 2001-07-10 | Nippon Steel Chem Co Ltd | Ｔａｂテープの製造方法 |
| JP2006120858A (ja) * | 2004-10-21 | 2006-05-11 | Hitachi Cable Ltd | 半導体装置用両面配線テープキャリアおよびその製造方法 |
| JP2007150099A (ja) * | 2005-11-29 | 2007-06-14 | Hitachi Cable Ltd | 配線基板及びその製造方法並びに配線基板を用いた電子部品の製造方法及びその装置 |
-
2009
- 2009-03-23 JP JP2009070718A patent/JP5120306B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09111493A (ja) * | 1995-10-13 | 1997-04-28 | Ideya:Kk | 帯状部材のめっき装置 |
| JP2001189349A (ja) * | 1999-12-27 | 2001-07-10 | Nippon Steel Chem Co Ltd | Ｔａｂテープの製造方法 |
| JP2006120858A (ja) * | 2004-10-21 | 2006-05-11 | Hitachi Cable Ltd | 半導体装置用両面配線テープキャリアおよびその製造方法 |
| JP2007150099A (ja) * | 2005-11-29 | 2007-06-14 | Hitachi Cable Ltd | 配線基板及びその製造方法並びに配線基板を用いた電子部品の製造方法及びその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5120306B2 (ja) | 2013-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10455704B2 (en) | Method for copper filling of a hole in a component carrier | |
| US9171789B2 (en) | Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame | |
| US8409726B2 (en) | Printed circuit board with multiple metallic layers and method of manufacturing the same | |
| CN101404259A (zh) | 配线板、半导体设备以及制造配线板和半导体设备的方法 | |
| KR20070041402A (ko) | 플렉서블 구리 피복 적층판, 이 플렉서블 구리 피복적층판을 이용하여 얻어지는 플렉서블 프린트 배선판, 이플렉서블 구리 피복 적층판을 이용하여 얻어지는 필름캐리어 테이프, 이 플렉서블 구리 피복 적층판을 이용하여얻어지는 반도체 장치, 플렉서블 구리 피복 적층판의 제조방법 및 필름 캐리어 테이프의 제조 방법 | |
| TW201218323A (en) | Method for manufacturing package substrate for semiconductor element mounting | |
| US20060163718A1 (en) | Flexible wiring base material and process for producing the same | |
| JP2008127618A (ja) | 交流給電による銅箔の表面処理方法 | |
| CN108866548B (zh) | 一种金属镀层及其制备方法和应用 | |
| KR20130051710A (ko) | 인쇄회로기판 및 그의 제조방법 | |
| JP5120306B2 (ja) | 半導体装置用テープキャリアの製造方法および半導体装置用テープキャリア | |
| JP5822212B2 (ja) | 電解メッキ装置 | |
| KR20140018086A (ko) | 구리 및 구리 합금의 에칭 방법 | |
| JP3825689B2 (ja) | プリント配線基材及び電解スズ系合金メッキ方法 | |
| JP5136799B2 (ja) | 半導体装置用テープキャリアの製造方法 | |
| JP5858286B2 (ja) | 長尺導電性基板の電解めっき方法および銅張積層板の製造方法 | |
| KR101124784B1 (ko) | 배선 기판 및 그 제조 방법 | |
| CN104538314A (zh) | 三层封装基板及封装芯片的制作方法及三层封装基板 | |
| JP2013093360A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
| JP2013089913A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
| TW201349954A (zh) | 半導體記憶卡、用於記憶卡的印刷電路板及其製造方法 | |
| JP5691527B2 (ja) | 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板 | |
| KR101034089B1 (ko) | 배선 기판 및 그 제조 방법 | |
| JP2014027288A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
| JP2014122414A (ja) | キャリア付き銅箔 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |