KR20040048523A

KR20040048523A - Apparatus and Method for Driving Liquid Crystal Display of 2 Dot Inversion Type

Info

Publication number: KR20040048523A
Application number: KR1020020076369A
Authority: KR
Inventors: 박재현; 문경태
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2002-12-03
Filing date: 2002-12-03
Publication date: 2004-06-10
Also published as: KR100914778B1

Abstract

PURPOSE: A method and an apparatus for driving a two-dot inversion LCD are provided to compensate the charging capacity difference of pixel signals between odd-numbered horizontal lines and even-numbered horizontal lines due to parasitic capacitance between neighboring pixel electrodes by modulating a source output enable signal or a gate high-voltage. CONSTITUTION: An apparatus for driving a two-dot inversion LCD includes an LCD panel, a gate driver, a data driver, and a timing control unit. The LCD panel(12) includes TFTs formed at intersections between gate lines and data lines and liquid crystal cells connected to TFTs. The gate driver(14) is used for supplying scan signals to the gate lines. The data driver(16) is used for converting input pixel data to analog pixel signals and supplying the analog pixel signals to the data lines. The timing control unit(18) generates control signals for controlling the gate driver and the data driver, modulates source output enable signals, and generates source output enable modulation signals.

Description

{Apparatus and Method for Driving Liquid Crystal Display of 2 Dot Inversion Type}

본 발명은 액정 표시 장치에 관한 것으로, 특히 2도트 인버젼 구동방식에서 발생되는 가로선 현상을 최소화할 수 있는 액정 표시 장치의 구동 방법 및 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a method and apparatus for driving a liquid crystal display device capable of minimizing a horizontal line phenomenon generated in a 2-dot inversion driving method.

통상의 액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀들이 액티브 매트릭스(Active Matrix) 형태로 배열되어진 액정 패널과, 이 액정 패널을 구동하기 위한 구동 회로를 구비한다.Conventional liquid crystal display devices display an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which liquid crystal cells are arranged in an active matrix, and a driving circuit for driving the liquid crystal panel.

실제로, 액정 표시 장치는 도 1에 도시된 바와 같이 액정셀들이 매트릭스형으로 배열된 액정 패널(2)과, 액정 패널(2)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(4)와, 액정 패널(2)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6)와, 게이트 드라이버(4)와 데이터 드라이버(6)를제어하기 위한 타이밍 제어부(8)를 구비한다.In fact, the liquid crystal display includes a liquid crystal panel 2 in which liquid crystal cells are arranged in a matrix as shown in FIG. 1, and a gate driver 4 for driving the gate lines GL1 to GLn of the liquid crystal panel 2. ), A data driver 6 for driving the data lines DL1 to DLm of the liquid crystal panel 2, and a timing controller 8 for controlling the gate driver 4 and the data driver 6. do.

액정 패널(2)은 매트릭스형으로 배열된 액정셀들과, 게이트 라인들(GL1 내지 GLn)과 데이터 라인들(DL1 내지 DLm)의 교차부마다 형성되어 액정셀들 각각과 접속된 박막 트랜지스터(TFT)를 구비한다.The liquid crystal panel 2 is formed at each intersection of the liquid crystal cells arranged in a matrix form and the gate lines GL1 to GLn and the data lines DL1 to DLm, and is connected to each of the liquid crystal cells TFT. ).

박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소 신호가 유지되게 한다.The thin film transistor TFT is turned on when the scan signal from the gate line GL, that is, the gate high voltage VGH is supplied, and supplies the pixel signal from the data line DL to the liquid crystal cell. The thin film transistor TFT is turned off when the gate low voltage VGL is supplied from the gate line GL to maintain the pixel signal charged in the liquid crystal cell.

액정셀은 등가적으로 액정 용량 캐패시터(Clc)로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화 소전극을 포함한다. 그리고, 액정셀은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 더 구비한다. 이 스토리지 캐패시터(Cst)는 화소 전극과 이전단 게이트 라인 사이에 형성된다. 이러한 액정셀은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.The liquid crystal cell is equivalently represented by a liquid crystal capacitor Clc, and includes a common electrode facing the liquid crystal and a pixel electrode connected to the thin film transistor TFT. The liquid crystal cell further includes a storage capacitor Cst so that the charged pixel signal is stably maintained until the next pixel signal is charged. The storage capacitor Cst is formed between the pixel electrode and the previous gate line. The liquid crystal cell realizes gray scale by adjusting light transmittance by changing an arrangement state of liquid crystal having dielectric anisotropy according to a pixel signal charged through a thin film transistor (TFT).

게이트 드라이버(4)는 타이밍 제어부(8)로부터의 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트 라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 공급한다. 이에 따라, 게이트 드라이버(4)는 게이트 라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 게이트 라인(GL) 단위로 구동되게 한다.The gate driver 4 sequentially supplies the gate high voltage VGH to the gate lines GL1 to GLn in response to the gate control signals GSP, GSC, and GOE from the timing controller 8. Accordingly, the gate driver 4 causes the thin film transistor TFT connected to the gate lines GL1 to GLn to be driven in units of the gate line GL.

구체적으로, 게이트 드라이버(4)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 펄스(GSC)에 따라 쉬프트시켜 쉬프트 펄스를 발생한다. 그리고, 게이트 드라이버(4)는 쉬프트 펄스에 응답하여 도 2에 도시된 바와 같이 수평 기간(H1, H2, ...)마다 해당 게이트 라인(GL)에 게이트 하이 전압(VGH)을 공급하게 된다. 이 경우, 게이트 드라이버(4)는 도 2에 도시된 바와 같은 게이트 출력 이네이블 신호(GOE)에 응답하여 이네이블 기간에서만 게이트 하이 전압(VGH)을 공급하게 된다. 그리고, 게이트 드라이버(4)는 게이트 라인들(GL1 내지 GLn)에 게이트 하이 전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(4)는 첫번째 주사라인의 스토리지 캐패시터(Cst)를 위해 최상측에 형성된 게이트라인(도시하지 않음)에는 게이트 로우 전압(VGL)을 공급한다.Specifically, the gate driver 4 shifts the gate start pulse GSP according to the gate shift pulse GSC to generate a shift pulse. In response to the shift pulse, the gate driver 4 supplies the gate high voltage VGH to the corresponding gate line GL for each horizontal period H1, H2,..., As shown in FIG. 2. In this case, the gate driver 4 supplies the gate high voltage VGH only in the enable period in response to the gate output enable signal GOE as shown in FIG. 2. The gate driver 4 supplies the gate low voltage VGL in the remaining periods in which the gate high voltage VGH is not supplied to the gate lines GL1 through GLn. In addition, the gate driver 4 supplies a gate low voltage VGL to a gate line (not shown) formed at the uppermost side for the storage capacitor Cst of the first scan line.

데이터 드라이버(6)는 타이밍 제어부(8)로부터의 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 수평 기간(H1, H2, ...)마다 1라인분씩의 화소 신호를 데이터 라인들(DL1 내지 DLm)에 공급한다. 특히, 데이터 드라이버(6)는 타이밍 제어부(8)로부터의 디지털 화소 데이터(R, G, B)를 감마전압 발생부(도시하지 않음)로부터의 감마 전압을 이용하여 아날로그 화소 신호로 변환하여 공급한다.The data driver 6 outputs a pixel signal of one line for each horizontal period H1, H2, ... in response to the data control signals SSP, SSC, SOE, and POL from the timing controller 8. To DL1 to DLm. In particular, the data driver 6 converts the digital pixel data R, G, and B from the timing controller 8 into an analog pixel signal using a gamma voltage from a gamma voltage generator (not shown). .

구체적으로, 데이터 드라이버(6)는 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프시켜 샘플링 신호를 발생한다. 이어서, 데이터 드라이버(6)는 샘플링 신호에 응답하여 화소 데이터 신호(R, G, B)를 일정 단위씩 순차적으로 입력하여 래치한다. 그리고, 데이터 드라이버(6)는 래치된 1라인분의 화소 데이터(R, G, B)를 아날로그 화소 신호로 변환하여 데이터 라인들(DL1 내지 DLm)에공급하게 된다. 이 경우, 데이터 드라이버(6)는 극성 제어 신호(POL)에 응답하여 정극성 및 부극성 화소신호로 변환하게 된다. 예를 들면, 데이터 드라이버(6)는 도 2에 도시된 바와 같이 2수평 기간 마다 극성반전되는 극성 제어 신호(POL)에 응답하여 화소신호(Vd)가 수직 2도트 인버젼 방식으로 극성 반전되게 한다. 그리고, 데이터 드라이버(6)는 도 2에 도시된 바와 같은 소스 출력 이네이블 신호(SOE)에 응답하여 이네이블 기간에만 화소 신호들(Vd)을 데이터 라인들(DL1 내지 DLm)에 공급하게 된다.Specifically, the data driver 6 shifts the source start pulse SSP according to the source shift clock SSC to generate a sampling signal. Subsequently, the data driver 6 sequentially inputs and latches the pixel data signals R, G, and B in predetermined units in response to the sampling signal. The data driver 6 converts the latched pixel data R, G, and B for one line into an analog pixel signal to supply the data lines DL1 to DLm. In this case, the data driver 6 converts the positive and negative pixel signals in response to the polarity control signal POL. For example, the data driver 6 causes the pixel signal Vd to be polarized in a vertical two-dot inversion manner in response to the polarity control signal POL that is polarized inverted every two horizontal periods as shown in FIG. 2. . The data driver 6 supplies the pixel signals Vd to the data lines DL1 to DLm only in the enable period in response to the source output enable signal SOE as shown in FIG. 2.

타이밍 제어부(8)는 게이트 제어 신호들(GSP, GSC, GOE)을 발생하여 게이트 드라이버(4)를 제어하고, 데이터 제어 신호들(SSP, SSC, SOE, POL)을 발생하여 데이터 드라이버(6)를 제어하게 된다. 아울러, 타이밍 제어부(8)는 화소 데이터(R, G, B)를 정렬하여 데이터 드라이버(6)에 공급한다.The timing controller 8 generates gate control signals GSP, GSC, and GOE to control the gate driver 4, and generates data control signals SSP, SSC, SOE, and POL to generate the data driver 6. Will be controlled. In addition, the timing controller 8 aligns the pixel data R, G, and B and supplies them to the data driver 6.

이와 같이, 액정 표시 장치는 액정셀들의 열화를 방지함과 아울러 화질을 개선하기 위하여 인버젼 방식을 이용한다. 특히 액정 표시 장치는 다른 인버젼 방식들에 비하여 뛰어난 화질을 제공하지만 전력 소모가 큰 도트 인버젼 방식을 보완하고자 수직 2도트 인버젼 방식을 이용한다. 다시 말하여, 도트 인버젼 방식은 소비전력을 줄이고자 프레임 주파수를 통상의 60Hz에서 50∼30Hz로 낮추는 경우 플리커 현상이 발생하게 되는데, 이를 보완하고자 도 3a 및 도 3b에 도시된 바와 같은 수직 2도트 인버젼 방식이 이용되고 있다.As such, the liquid crystal display uses an inversion method to prevent degradation of the liquid crystal cells and to improve image quality. In particular, the liquid crystal display provides superior image quality compared to other inversion schemes, but uses a vertical 2-dot inversion scheme to compensate for the dot inversion scheme, which consumes a lot of power. In other words, the dot inversion scheme causes flicker when the frame frequency is lowered from 60 Hz to 50 to 30 Hz in order to reduce power consumption. In order to compensate for this, the vertical 2 dots are illustrated in FIGS. 3A and 3B. The inversion method is used.

도 3a 및 도 3b는 수직 2도트 인버젼 방식으로 액정셀들에 공급되는 화소 신호 극성을 기수 프레임과 우수 프레임으로 나누어 도시한 것이다.3A and 3B illustrate a pixel signal polarity supplied to liquid crystal cells in a vertical 2-dot inversion scheme divided into odd and even frames.

도 3a 및 도 3b에 도시된 기수 프레임과 우수 프레임에 있어서, 수직 2도트 인버젼 방식은 화소 신호의 극성이 수평 방향으로는 기존의 도트 인버젼 방식과 같이 도트 단위로 바뀌는 반면에 수직 방향으로는 2도트 단위로 바뀌도록 구동됨을 알 수 있다. 이러한 수직 2도트 인버젼 방식은 50Hz의 프레임 주파수로 구동되는 상용화면에서 도트 인버젼 방식에 비하여 플리커 현상이 줄어드는 장점을 가지는 반면에, 2 주사라인 주기로 휘도차에 따른 가로선이 발생하는 문제점을 가지고 있다.In the odd and even frames shown in Figs. 3A and 3B, the vertical two-dot inversion scheme changes the polarity of the pixel signal in dots in the horizontal direction, as in the conventional dot inversion scheme, while in the vertical direction. You can see that it is driven to change by 2 dots. The vertical two-dot inversion method has the advantage that the flicker phenomenon is reduced in comparison with the dot inversion method in a commercial screen driven at a frame frequency of 50 Hz, but has a problem in that horizontal lines are generated according to the luminance difference every two scanning lines. .

도 4a 및 도 4b는 수직 2도트 인버젼 방식에 의해 나타나는 가로선 현상을 기수 프레임과 우수 프레임에서 도시한 것이다.4A and 4B illustrate horizontal lines in the odd frame and even frame shown by the vertical two-dot inversion method.

도 4a 및 도 4b에서 수직 2도트 단위로 액정셀의 극성이 바뀌게 되는 경우 기수번째 주사 라인들(G1)과 우수번째 주사 라인들(G2) 간의 휘도차에 의해 가로선 현상이 나타나게 된다. 이는 수직 2도트 인버젼 방식의 경우 기수번째 주사 라인(G1)과 그에 인접하고 동일 극성의 화소 신호가 공급되는 우수번째 주사라인(G2)에서 상하로 인접한 화소전극들간에 형성되는 기생 캐패시터(Cpp)에 의한 커플링 효과 차이로 인하여 화소 신호(Vd) 충전 특성이 서로 달라지기 때문이다. 다시 말하여, 상하로 인접한 화소전극들간의 기생 캐패시터(Cpp)로 인하여 도 2에 도시된 바와 같이 기수번째 수평 기간(H1, H3, ...)에서의 화소 신호(Vd) 충전량(A)과 우수번째 수평 기간(H2, H4, ...)에서의 화소 신호(Vd) 충전량(B)이 서로 다르기 때문이다.4A and 4B, when the polarity of the liquid crystal cell is changed in units of 2 dots vertically, a horizontal line phenomenon occurs due to a luminance difference between the odd scan lines G1 and the even scan lines G2. In the case of the vertical 2-dot inversion scheme, the parasitic capacitor Cpp is formed between the odd-numbered scan lines G1 and the adjacent pixel electrodes vertically adjacent to the even-numbered scan lines G2 to which pixel signals of the same polarity are supplied. This is because the charging characteristics of the pixel signal Vd are different from each other due to the coupling effect difference. In other words, due to the parasitic capacitor Cpp between the vertically adjacent pixel electrodes, as shown in FIG. 2, the charge amount A of the pixel signal Vd in the odd horizontal periods H1, H3,... This is because the charge amount B of the pixel signal Vd in the even-numbered horizontal periods H2, H4, ... is different.

상세히 하면, 2도트 인버젼 구동방식의 경우 도 5에 도시된 바와 같이 기생캐패시터(Cpp)에 의한 화소전압의 변동분(ΔVpp)이 주사 라인별로 차이가 발생하게 된다. 도 5는 스캔 펄스(GL[n], GL[n+1])에 응답하여 [m,n]번째 및 [m+1, n]번째 액정셀과 다음 라인의 [m, n+1]번째 및 [m+1, n+1]번째 액정셀에 충전된 화소 신호(Vd[m,n], Vd[m+1, n], Vd[m, n+1], Vd[m+1, n+1])의 변화 특성을 도시한다.In detail, in the case of the 2-dot inversion driving method, the variation ΔVpp of the pixel voltage caused by the parasitic capacitor Cpp is different for each scan line as shown in FIG. 5. 5 shows the [m, n] th and [m + 1, n] th liquid crystal cells and the [m, n + 1] th of the next line in response to the scan pulses GL [n] and GL [n + 1]. And pixel signals Vd [m, n], Vd [m + 1, n], Vd [m, n + 1], and Vd [m + 1, charged in the [m + 1, n + 1] th liquid crystal cell. n + 1]).

도 5에서 ΔVp는 현재 프레임(M)에서 게이트 하이 전압(Vgh)의 공급 기간에 액정셀에 충전된 화소 신호(Vd)가 다음 프레임(M+1)의 화소 신호(Vd)가 공급되기 전까지 변화되는 피드트로우전압(Feed Through Voltage)으로 박막 트랜지스터 내부에 형성되는 기생 캐패시터들(Cgs, Cgd)의 커플링 효과에 의해 발생된다. ΔVpp는 피드트로우전압(ΔVp)에 부가되는 것으로 도 1에 도시된 바와 같이 상하로 인접한 화소 전극들 간에 형성된 기생 캐패시터(Cpp)의 커플링 효과에 의해 발생된다.In FIG. 5, ΔVp is changed until the pixel signal Vd charged in the liquid crystal cell is supplied to the pixel frame Vd of the next frame M + 1 in the supply period of the gate high voltage Vgh in the current frame M. In FIG. The feed through voltage is generated by the coupling effect of parasitic capacitors Cgs and Cgd formed inside the thin film transistor. ΔVpp is added to the feed throw voltage ΔVp and is generated by the coupling effect of the parasitic capacitor Cpp formed between the vertically adjacent pixel electrodes as shown in FIG. 1.

도 5를 참조하면, 현재 프레임(M)에서 [m,n]번째 및 [m, n+1]번째 액정셀에 정극성(+)의 화소 신호(Vd[m,n], Vd[m+1, n])가 충전되고, [m,n+1]번째 및 [m+1, n+1]번째 액정셀에 부극성(-)의 화소 신호(Vd[m, n+1], Vd[m+1, n+1])가 충전되며, 다음 프레임(M+1)에서는 그 화소 신호(Vd[m,n], Vd[m+1, n], Vd[m, n+1], Vd[m+1, n+1])의 극성이 반전된다. 다시 말하여, 기수번째 주사 라인(G1)에 포함되는 액정셀들([m,n], [m, n+1])에서는 수직 방향으로 인접한 액정셀들([m,n+1], [m+1, n+1])에 동일한 극성의 화소 신호가 인가된다. 이에 따라, 액정셀들([m,n], [m, n+1])에서는 기생 캐패시터(Cpp)에 의해 현재 충전된 화소 신호의 극성과 동일한 방향으로 전압 변동치(ΔVpp1)가 발생한다. 그러나, 우수번째 주사 라인(G2)에 포함되는 액정셀들([m,n+1], [m+1, n+1])에서는 수직 방향으로 인접한 액정셀들에 반대극성의 화소 신호가 인가된다. 이에 따라, 액정셀들([m,n+1], [m+1, n+1])에서는 기생 캐패시터(Cpp)에 의해 현재 충전된 화소 신호의 극성과 반대 방향으로 전압 변동치(ΔVpp2)가 발생한다. 이와 같이, 기수번째 주사 라인(G1)과 우수번째 주사 라인(G2)에서 기생 캐패시터(Cpp)에 의한 전압 변동치(ΔVpp1, ΔVpp2)가 서로 다름에 따라 기수번째 주사 라인(G1)과 우수번째 주사 라인(G2) 간에 휘도차가 발생하게 된다. 상세히 하면, 노멀 화이트 모드인 경우 다음 주사 라인과 동일한 극성 전압의 충전으로 공통 전압(Vcom) 대비 전압 변동치(ΔVpp1) 만큼 충전된 화소 신호가 상승되는 기수번째 주사 라인들(G1)은 어둡게 보이고, 다음 주사라인과 상반된 극성 전압의 충전으로 공통 전압(Vcom) 대비 전압 변동치(ΔVpp1) 만큼 충전된 화소 신호가 하강되는 우수번째 주사 라인들(G2)은 밝게 보이게 된다.Referring to FIG. 5, pixel signals Vd [m, n] and Vd [m + having positive polarity (+) in the [m, n] -th and [m, n + 1] -th liquid crystal cells in the current frame M 1, n] are charged, and the negative pixel signals Vd [m, n + 1], Vd are stored in the [m, n + 1] th and [m + 1, n + 1] th liquid crystal cells. [m + 1, n + 1] is charged, and in the next frame M + 1, the pixel signals Vd [m, n], Vd [m + 1, n], and Vd [m, n + 1]. , Vd [m + 1, n + 1]) is reversed. In other words, in the liquid crystal cells [m, n] and [m, n + 1] included in the odd scan line G1, the liquid crystal cells [m, n + 1] and [adjacent to each other in the vertical direction. m + 1, n + 1]) are applied with pixel signals of the same polarity. Accordingly, in the liquid crystal cells [m, n] and [m, n + 1], the voltage variation ΔVpp1 is generated in the same direction as the polarity of the pixel signal currently charged by the parasitic capacitor Cpp. However, in the liquid crystal cells [m, n + 1], [m + 1, n + 1] included in the even-numbered scan line G2, an opposite polarity pixel signal is applied to the liquid crystal cells adjacent in the vertical direction. do. Accordingly, in the liquid crystal cells [m, n + 1], [m + 1, n + 1], the voltage fluctuation value ΔVpp2 is changed in a direction opposite to the polarity of the pixel signal currently charged by the parasitic capacitor Cpp. Occurs. As described above, as the voltage fluctuation values ΔVpp1 and ΔVpp2 due to parasitic capacitors Cpp are different in the odd scan line G1 and the even scan line G2, the odd scan line G1 and the even scan line are different. The luminance difference occurs between (G2). In detail, in the normal white mode, the odd scan lines G1, in which the pixel signal charged by the voltage variation ΔVpp1 relative to the common voltage Vcom is increased due to the charging of the same polarity voltage as the next scan line, appear dark. The even-numbered scan lines G2 in which the pixel signal charged by the voltage change value ΔVpp1 with respect to the common voltage Vcom are lowered due to the charging of the polarity voltage opposite to the scan line are bright.

이와 같이, 종래의 2도트 인버젼 액정 표시 장치에서는 기생 캐패시터(Cpp) 커플링 효과의 차이로 인하여 주사 라인간에 휘도차가 발생함으로써 가로선 현상이 발생하여 표시 품질이 떨어지게 된다.As described above, in the conventional two-dot inversion liquid crystal display, a difference in luminance is generated between the scan lines due to the difference in the parasitic capacitor (Cpp) coupling effect, resulting in a horizontal line phenomenon, thereby degrading display quality.

따라서, 본 발명의 목적은 기생 캐패시터(Cpp)로 인한 주사 라인간의 휘도차를 최소화할 수 있는 2도트 인버젼 방식의 액정 표시 장치 및 그 구동 방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a two-dot inversion liquid crystal display device and a driving method thereof capable of minimizing the luminance difference between scan lines due to parasitic capacitor Cpp.

도 1은 종래의 액정 표시 장치의 구성을 개략적으로 도시한 도면.1 is a view schematically showing a configuration of a conventional liquid crystal display device.

도 2는 도 1에 도시된 액정 표시 장치의 구동 파형도.FIG. 2 is a driving waveform diagram of the liquid crystal display shown in FIG. 1.

도 3a 및 도 3b는 2도트 인버젼 구동 방식에 의해 액정 패널의 액정셀들에 공급되는 화소 신호들의 극성 패턴을 도시하는 도면들.3A and 3B are diagrams showing polar patterns of pixel signals supplied to liquid crystal cells of a liquid crystal panel by a 2-dot inversion driving method.

도 4a 및 도 4b는 2도트 인버젼 구동 방식에 의한 가로선 현상을 도시하는 도면들.4A and 4B are diagrams showing a horizontal line phenomenon by a 2-dot inversion driving scheme.

도 5는 2도트 인버젼 구동 방식으로 구동되는 액정셀들의 화소 신호 충전 특성을 도시한 파형도.5 is a waveform diagram illustrating pixel signal charging characteristics of liquid crystal cells driven by a 2-dot inversion driving method.

도 6은 본 발명의 제1 실시 예에 따른 2도트 인버젼 액정 표시 장치의 구성을 도시한 도면.6 is a diagram illustrating a configuration of a two-dot inversion liquid crystal display device according to a first embodiment of the present invention.

도 7은 도 6에 도시된 액정 표시 장치의 구동 파형도.FIG. 7 is a driving waveform diagram of the liquid crystal display shown in FIG. 6.

도 8은 본 발명의 제2 실시 예에 따른 2도트 인버젼 액정 표시 장치의 구성을 도시한 도면.8 is a diagram illustrating a configuration of a 2-dot inversion liquid crystal display device according to a second exemplary embodiment of the present invention.

도 9는 도 8에 도시된 액정 표시 장치의 구동 파형도.FIG. 9 is a driving waveform diagram of the liquid crystal display shown in FIG. 8.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

2, 12, 32 : 액정 패널 4, 14, 34 : 게이트 드라이버2, 12, 32: liquid crystal panel 4, 14, 34: gate driver

6, 16, 36 : 데이터 드라이버 8, 18, 38 : 타이밍 제어부6, 16, 36: data driver 8, 18, 38: timing controller

20, 40 : 데이터 정렬부 22, 42 : 제어 신호 발생부20, 40: data alignment unit 22, 42: control signal generator

24 : GOE 변조부 44 : SOE 변조부24: GOE modulator 44: SOE modulator

상기 목적을 달성하기 위하여, 본 발명의 한 특징에 따른 액정 표시 장치는 게이트 라인들과 데이터 라인들의 교차부마다 형성된 박막 트랜지스터들과, 각각의 박막 트랜지스터와 접속된 각각의 액정셀을 포함하는 액정패널과; 게이트 라인들에 스캔 신호를 공급하는 게이트 드라이버와; 입력 화소 데이터를 극성이 수직 방향으로 2도트 단위로 반전되도록 아날로그 화소 신호로 변환하고, 기수 수평 기간의 이네이블 기간이 우수 수평 기간에서의 이네이블 기간 보다 짧은 소스 출력 이네이블 변조 신호에 응답하여 화소 신호를 데이터 라인들에 공급하는 데이터 드라이버와; 게이트 드라이버와 데이터 드라이버를 제어하는 제어 신호들을 발생하고 그들 중 소스 출력 이네이블 신호를 변조하여 소스 출력 이네이블 변조 신호를 발생하는 타이밍 제어부를 구비한다.In order to achieve the above object, a liquid crystal display according to an aspect of the present invention is a liquid crystal panel including thin film transistors formed at each intersection of gate lines and data lines, and each liquid crystal cell connected to each thin film transistor. and; A gate driver for supplying scan signals to the gate lines; Converts the input pixel data into an analog pixel signal such that the polarity is inverted by two dots in the vertical direction, and the pixel is responsive to a source output enable modulation signal whose enable period in the odd horizontal period is shorter than the enable period in the even horizontal period. A data driver for supplying a signal to the data lines; And a timing controller for generating control signals for controlling the gate driver and the data driver and modulating the source output enable signal among them to generate a source output enable modulated signal.

여기서, 타이밍 제어부는 입력 화소 데이터를 정렬하여 데이터 드라이버로 공급하는 데이터 정렬부와; 게이트 드라이버 및 데이터 드라이버의 제어 신호들을 발생하는 제어 신호 발생부와; 제어 신호 발생부로부터의 소스 출력 이네이블 신호를 변조하여 기수 수평 기간과 이수 수평 기간에서 서로 다른 이네이블 기간을 갖는 소스 출력 이네이블 변조 신호를 발생하는 소스 출력 이네이블 변조부를 구비하는 것을 특징으로 한다.The timing controller may include a data alignment unit for aligning input pixel data and supplying the same to the data driver; A control signal generator for generating control signals of the gate driver and the data driver; And a source output enable modulator for modulating the source output enable signal from the control signal generator to generate a source output enable modulated signal having different enable periods in the odd horizontal period and the horizontal horizontal period. .

본 발명의 다른 특징에 따른 2도트 인버젼 액정 표시 장치는 게이트 라인들과 데이터 라인들의 교차부마다 형성된 박막 트랜지스터들과, 각각의 박막 트랜지스터와 접속된 각각의 액정셀을 포함하는 액정패널과; 게이트 라인들에 스캔 신호를 공급하는 게이트 드라이버와; 입력 화소 데이터를 극성이 수직 방향으로 2도트단위로 반전되도록 아날로그 화소 신호로 변환하여 데이터 라인들에 공급하는 데이터 드라이버와; 기수 수평 기간에서의 이네이블 기간이 우수 수평 기간에서의 이네이블 기간 보다 짧은 게이트 출력 이네이블 변조 신호에 응답하는 스캔 신호를 게이트 라인들에 공급하는 게이트 드라이버와; 게이트 드라이버와 상기 데이터 드라이버를 제어하는 제어 신호들을 발생하고 그들 중 게이트 출력 이네이블 신호를 변조하여 게이트 출력 이네이블 변조 신호를 발생하는 타이밍 제어부를 구비한다.According to another aspect of the present invention, a two-dot inversion liquid crystal display device includes: a liquid crystal panel including thin film transistors formed at intersections of gate lines and data lines, and respective liquid crystal cells connected to respective thin film transistors; A gate driver for supplying scan signals to the gate lines; A data driver converting the input pixel data into an analog pixel signal so that the polarity is inverted by 2 dots in a vertical direction and supplying the data to the data lines; A gate driver for supplying the gate lines with a scan signal in response to the gate output enable modulation signal whose enable period in the odd horizontal period is shorter than the enable period in the even horizontal period; And a timing controller which generates control signals for controlling the gate driver and the data driver, and modulates a gate output enable signal among them to generate a gate output enable modulated signal.

여기서, 타이밍 제어부는 입력 화소 데이터를 정렬하여 데이터 드라이버로 공급하는 데이터 정렬부와; 게이트 드라이버 및 데이터 드라이버의 제어 신호들을 발생하는 제어 신호 발생부와; 제어 신호 발생부로부터의 게이트 출력 이네이블 신호를 변조하여 기수 수평 기간과 이수 수평 기간에서 서로 다른 이네이블 기간을 갖는 게이트 출력 이네이블 변조 신호를 발생하는 게이트 출력 이네이블 변조부를 구비한다.The timing controller may include a data alignment unit for aligning input pixel data and supplying the same to the data driver; A control signal generator for generating control signals of the gate driver and the data driver; And a gate output enable modulator for modulating the gate output enable signal from the control signal generator to generate a gate output enable modulated signal having different enable periods in the odd horizontal period and the multiple horizontal periods.

본 발명의 한 특징에 따른 2도트 인버젼 액정 표시 장치의 구동 방법은 기수 수평 기간에서의 이네이블 기간이 우수 수평 기간에서의 이네이블 기간 보다 짧은 소스 출력 이네이블 변조 신호를 발생하는 단계와; 입력 화소 데이터를 극성이 수직 방향 2도트 단위로 반전되도록 아날로그 화소 신호로 변환하는 단계와; 소스 출력 이네이블 변조 신호의 이네이블 기간에 화소 신호를 액정셀들에 공급하는 단계를 포함한다According to an aspect of the present invention, there is provided a method of driving a two-dot inversion liquid crystal display device, comprising: generating a source output enable modulated signal whose enable period in the odd horizontal period is shorter than the enable period in the even horizontal period; Converting the input pixel data into an analog pixel signal such that the polarity is inverted by 2 dots in the vertical direction; Supplying the pixel signal to the liquid crystal cells in an enable period of the source output enable modulated signal;

본 발명의 다른 특징에 따른 2도트 인버젼 액정 표시 장치의 구동 방법은 기수 수평 기간에서의 이네이블 기간이 우수 수평 기간에서의 이네이블 기간 보다 짧은 게이트 출력 이네이블 변조 신호를 발생하는 단계와; 게이트 출력 이네이블 변조 신호의 이네이블 기간에 스캔 신호를 게이트 라인에 공급하는 단계와; 입력 화소 데이터를 극성이 수직 방향 2도트 단위로 반전되도록 아날로그 화소 신호로 변환하여 데이터 라인들에 공급하는 단계와; 스캔 신호에 응답하여 데이터 라인들로부터의 화소 신호를 액정셀에 공급하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of driving a two-dot inversion liquid crystal display device, comprising: generating a gate output enable modulated signal whose enable period in the odd horizontal period is shorter than the enable period in the even horizontal period; Supplying a scan signal to a gate line in an enable period of the gate output enable modulated signal; Converting the input pixel data into an analog pixel signal such that polarity is inverted by 2 dots in a vertical direction and supplying the data to the data lines; Supplying a pixel signal from data lines to the liquid crystal cell in response to the scan signal.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above objects will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시예들을 첨부한 도 6 내지 도 9를 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 6 to 9.

도 6은 본 발명의 제1 실시 예에 따른 2도트 인버젼 액정 표시 장치를 도시한 것이다.6 illustrates a two-dot inversion liquid crystal display device according to a first embodiment of the present invention.

도 6에 도시된 액정 표시 장치는 액정셀들이 매트릭스형으로 배열된 액정 패널(12)과, 액정 패널(12)의 게이트 라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(14)와, 액정 패널(12)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(16)와, 게이트 드라이버(14)와 데이터 드라이버(16)를 제어하기 위한 타이밍 제어부(18)를 구비한다.6 includes a liquid crystal panel 12 in which liquid crystal cells are arranged in a matrix, a gate driver 14 for driving gate lines GL0 to GLn of the liquid crystal panel 12, and a liquid crystal. A data driver 16 for driving the data lines DL1 to DLm of the panel 12 and a timing controller 18 for controlling the gate driver 14 and the data driver 16 are provided.

액정 패널(12)은 매트릭스형으로 배열된 액정셀들과, 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부마다 형성되어 액정셀들 각각과 접속된 박막 트랜지스터(TFT)를 구비한다.The liquid crystal panel 12 is formed at each intersection of the liquid crystal cells arranged in a matrix form and the gate lines GL1 to GLn and the data lines DL1 to DLm, and is connected to each of the liquid crystal cells TFT. ).

박막 트랜지스터(TFT)는 게이트라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소 신호가 유지되게 한다.The thin film transistor TFT is turned on when the scan signal from the gate line GL, that is, the gate high voltage VGH is supplied, and supplies the pixel signal from the data line DL to the liquid crystal cell. The thin film transistor TFT is turned off when the gate low voltage VGL is supplied from the gate line GL to maintain the pixel signal charged in the liquid crystal cell.

액정셀은 등가적으로 액정 용량 캐패시터(Clc)로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막트랜지스터(TFT)에 접속된 화소 전극을 포함한다. 그리고, 액정셀은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 더 구비한다. 이 스토리지 캐패시터(Cst)는 화소 전극과 이전단 게이트 라인 사이에 형성된다. 이러한 액정셀은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.The liquid crystal cell is equivalently represented by a liquid crystal capacitor Clc, and includes a common electrode facing the liquid crystal and a pixel electrode connected to the thin film transistor TFT. The liquid crystal cell further includes a storage capacitor Cst so that the charged pixel signal is stably maintained until the next pixel signal is charged. The storage capacitor Cst is formed between the pixel electrode and the previous gate line. The liquid crystal cell realizes gray scale by adjusting light transmittance by changing an arrangement state of liquid crystal having dielectric anisotropy according to a pixel signal charged through a thin film transistor (TFT).

게이트 드라이버(14)는 타이밍 제어부(18)로부터의 게이트 제어 신호들(GSP, GSC, MGOE)에 응답하여 게이트 라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 공급하게 된다. 이에 따라, 게이트 드라이버(14)는 게이트 라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 게이트 라인(GL) 단위로 구동되게 한다.The gate driver 14 sequentially supplies the gate high voltage VGH to the gate lines GL1 to GLn in response to the gate control signals GSP, GSC, and MGOE from the timing controller 18. Accordingly, the gate driver 14 causes the thin film transistor TFT connected to the gate lines GL1 to GLn to be driven in units of the gate line GL.

구체적으로, 게이트 드라이버(14)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 펄스(GSC)에 따라 쉬프트시켜 쉬프트 펄스를 발생한다. 그리고, 게이트 드라이버(14)는 쉬프트 펄스에 응답하여 게이트 하이 전압(VGH)을 선택함으로써 도 7에 도시된 바와 같이 수평 기간(H1, H2, ...)마다 해당 게이트 라인(GL)에 게이트 하이 전압(VGH)을 공급하게 된다. 이 경우, 게이트 드라이버(14)는 도 7에 도시된바와 같이 게이트 출력 이네이블 변조 신호(MGOE)에 응답하여 이네이블 기간에서만 게이트 하이전압 신호(VGH)를 공급하게 된다. 그리고, 게이트 드라이버(14)는 게이트 라인들(GL1 내지 GLn)에 게이트 하이 전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(14)는 첫번째 주사 라인의 스토리지 캐패시터(Cst)를 위해 최상측에 형성된 게이트 라인(GL0)에는 게이트 로우 전압(VGL)을 공급한다.Specifically, the gate driver 14 shifts the gate start pulse GSP according to the gate shift pulse GSC to generate a shift pulse. Then, the gate driver 14 selects the gate high voltage VGH in response to the shift pulse to thereby gate-high the corresponding gate line GL for each horizontal period H1, H2, ..., as shown in FIG. Supply the voltage VGH. In this case, the gate driver 14 supplies the gate high voltage signal VGH only in the enable period in response to the gate output enable modulation signal MGOE as shown in FIG. 7. The gate driver 14 supplies the gate low voltage VGL to the gate lines GL1 through GLn in the remaining periods when the gate high voltage VGH is not supplied. In addition, the gate driver 14 supplies a gate low voltage VGL to the gate line GL0 formed at the uppermost side for the storage capacitor Cst of the first scan line.

여기서, 게이트 드라이버(14)에 공급되는 게이트 출력 이네이블 변조 신호(MGOE)는 도 7에 도시된 바와 같이 2수평 기간 단위로 펄스 폭이 가변된다. 다시 말하여, 게이트 출력 이네이블 변조 신호(MGOE)는 기수 수평 기간과 우수 수평 기간에서 이네이블 기간(T1, T2)이 서로 다르게 설정된다. 구체적으로, 기수 수평기간에 공급되는 게이트 출력 이네이블 변조 신호(MGOE)의 이네이블 기간(T1)을 우수 수평기간에 공급되는 게이트 출력 이네이블 변조 신호(MGOE)의 이네이블 기간(T2) 보다 더 짧게 설정된다. 이에 따라, 기수 수평 라인의 박막 트랜지스터(TFT) 턴-온 시간(T1)이 우수 수평 라인의 박막 트랜지스터(TFT)의 턴-온 시간(T2) 보다 더 짧아지게 된다. 따라서, 기수 수평 기간에서의 화소 신호(Vpxl)의 충전 시간이 우수 수평 기간에서의 화소 신호(Vpxl)의 충전 시간 보다 더 짧아지게 된다. 이 결과, 이전 수평 기간과 상반된 극성의 화소 신호가 공급되는 기수 수평 라인과, 이전 수평 기간과 동일한 극성의 화소 신호가 공급되는 우수 수평 라인에서 상하로 인접한 화소 전극들간의 기생 캐패시터(Cpp)로 인한 화소 신호(Vpxl) 충전량 차가 보상됨으로써 기수 수평라인과 우수 수평 라인 간의 휘도차를 방지할 수 있게 된다.Here, the gate output enable modulation signal MGOE supplied to the gate driver 14 is variable in pulse width in units of two horizontal periods as shown in FIG. 7. In other words, the gate output enable modulation signal MGOE is set to have different enable periods T1 and T2 in the odd horizontal period and the even horizontal period. Specifically, the enable period T1 of the gate output enable modulation signal MGOE supplied in the odd horizontal period is more than the enable period T2 of the gate output enable modulation signal MGOE supplied in the even horizontal period. It is set short. Accordingly, the turn-on time T1 of the thin film transistor TFT of the odd horizontal line is shorter than the turn-on time T2 of the thin film transistor TFT of the even horizontal line. Therefore, the charging time of the pixel signal Vpxl in the odd horizontal period is shorter than the charging time of the pixel signal Vpxl in the even horizontal period. As a result, parasitic capacitors (Cpp) between the odd horizontal lines to which the pixel signals of the polarity opposite to the previous horizontal period are supplied and the evenly adjacent pixel electrodes to the even horizontal lines to which the pixel signals of the same polarity are supplied to the previous horizontal period The difference in the charge amount of the pixel signal VPxl is compensated for, thereby preventing the luminance difference between the odd horizontal line and the even horizontal line.

데이터 드라이버(16)는 타이밍 제어부(18)로부터의 데이터 제어 신호들(SSP, SSC, SOE, POL)에 응답하여 수평 기간(H1, H2, ...)마다 1라인분씩의 화소 신호를 데이터 라인들(DL1 내지 DLm)에 공급한다. 특히, 데이터 드라이버(16)는 타이밍 제어부(10)로부터의 디지털 화소 데이터(R, G, B)를 감마 전압 발생부(도시하지 않음)로부터의 감마 전압을 이용하여 아날로그 화소 신호로 변환하여 공급한다.The data driver 16 outputs a pixel signal of one line for each horizontal period H1, H2, ... in response to the data control signals SSP, SSC, SOE, and POL from the timing controller 18. To DL1 to DLm. In particular, the data driver 16 converts the digital pixel data R, G, and B from the timing controller 10 into an analog pixel signal using a gamma voltage from a gamma voltage generator (not shown). .

구체적으로, 데이터 드라이버(16)는 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 이어서, 데이터 드라이버(16)는 샘플링 신호에 응답하여 화소 데이터(R, G, B)를 일정단위씩 순차적으로 입력하여 래치한다. 그리고, 데이터 드라이버(16)는 래치된 1라인분의 화소 데이터(R, G, B)를 아날로그 화소 신호로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급하게 된다. 이 경우, 데이터 드라이버(16)는 극성 제어 신호(POL)에 응답하여 정극성 및 부극성 화소 신호로 변환하게 된다. 예를 들면, 데이터 드라이버(16)는 도 7에 도시된 바와 같이 2수평 기간 단위로 극성 반전되는 극성 제어 신호(POL)에 응답하여 화소 신호(Vpxl)가 수직 2도트 인버젼 방식으로 극성 반전되게 한다. 그리고, 데이터 드라이버(16)는 소스 출력 이네이블 신호(SOE)에 응답하여 이네이블 기간에만 화소 신호들(Vpxl)을 데이터 라인들(DL1 내지 DLm)에 공급하게 된다.Specifically, the data driver 16 shifts the source start pulse SSP according to the source shift clock SSC to generate a sampling signal. Subsequently, the data driver 16 sequentially inputs and latches the pixel data R, G, and B in predetermined units in response to the sampling signal. The data driver 16 converts the latched pixel data R, G, and B for one line into an analog pixel signal and supplies the same to the data lines DL1 to DLm. In this case, the data driver 16 converts the positive and negative pixel signals in response to the polarity control signal POL. For example, the data driver 16 may cause the pixel signal Vpxl to be polarized in a vertical two-dot inversion manner in response to the polarity control signal POL that is polarized inverted in units of two horizontal periods as shown in FIG. 7. do. The data driver 16 supplies the pixel signals Vpxl to the data lines DL1 to DLm only in the enable period in response to the source output enable signal SOE.

타이밍 제어부(18)는 게이트 제어 신호들(GSP, GSC, MGOE)을 발생하여 게이트 드라이버(14)를 제어하고, 데이터 제어 신호들(SSP, SSC, SOE, POL)을 발생하여데이터 드라이버(16)를 제어하게 된다. 아울러, 타이밍 제어부(18)는 화소 데이터(R, G, B)를 정렬하여 데이터 드라이버(16)에 공급한다.The timing controller 18 generates gate control signals GSP, GSC, and MGOE to control the gate driver 14, and generates data control signals SSP, SSC, SOE, and POL to generate the data driver 16. Will be controlled. In addition, the timing controller 18 aligns and supplies the pixel data R, G, and B to the data driver 16.

이를 위하여, 타이밍 제어부(18)는 화소 데이터(R, G, B)를 정렬하는 데이터 정렬부(20)와, 게이트 및 데이터 제어 신호들을 발생하는 제어 신호 발생부(22)와, 제어 신호 발생부(22)로부터의 게이트 출력 이네이블 신호(GOE)를 변조하기 위한 GOE 변조부(24)를 구비한다.To this end, the timing controller 18 includes a data alignment unit 20 for aligning the pixel data R, G, and B, a control signal generator 22 for generating gate and data control signals, and a control signal generator. A GOE modulator 24 for modulating the gate output enable signal GOE from 22 is provided.

데이터 정렬부(20)는 입력 화소데이터(R, G, B)를 데이터 드라이버(16)의 구동에 적합하게 정렬하여 공급한다.The data alignment unit 20 aligns and supplies the input pixel data R, G, and B suitable for driving the data driver 16.

제어 신호 발생부(22)는 게이트 제어 신호들(GSP, GSC, GOE) 및 데이터 제어신호들(SSP, SSC, SOE, POL)을 발생한다.The control signal generator 22 generates gate control signals GSP, GSC, and GOE and data control signals SSP, SSC, SOE, and POL.

GOE 변조부(24)는 제어신호 발생부(22)로부터의 게이트 출력 이네이블 신호(GOE)의 펄스폭을 도 7에 도시된 바와 같이 2수평 기간 단위로 변조하여 출력한다. 다시 말하여, GOE 변조부(24)는 게이트 출력 이네이블 신호(GOE)를 기수 수평기간에 해당하는 이네이블 기간이 우수 수평기간의 이네이블 기간 보다 짧도록 변조하여 출력하게 된다.The GOE modulator 24 modulates and outputs the pulse width of the gate output enable signal GOE from the control signal generator 22 in units of two horizontal periods as shown in FIG. In other words, the GOE modulator 24 modulates and outputs the gate output enable signal GOE such that the enable period corresponding to the odd horizontal period is shorter than the enable period of the even horizontal period.

이와 같이, 본 발명의 제1 실시 예에 따른 액정 표시 장치는 게이트 출력 이네이블 신호(GOE)를 변조하여 상하로 인접한 화소 전극들 간의 기생 캐패시터(Cpp)로 인한 기수 수평 라인과 우수 수평 라인의 화소 신호 충전량 차를 보상하게 된다. 이에 따라, 본 발명의 제1 실시 예에 따른 액정 표시 장치는 액정 패널을 수직 2도트 인버젼 방식으로 구동하는 경우 기수 수평 라인과 우수 수평 라인 간의휘도차를 방지할 수 있게 된다.As described above, the liquid crystal display according to the first exemplary embodiment of the present invention modulates the gate output enable signal GOE so that the pixels of the odd horizontal line and the even horizontal line due to the parasitic capacitor Cpp between the vertically adjacent pixel electrodes are provided. The difference in the signal charge amount is compensated. Accordingly, the liquid crystal display according to the first exemplary embodiment of the present invention can prevent the luminance difference between the odd horizontal line and the even horizontal line when the liquid crystal panel is driven in the vertical 2-dot inversion method.

도 8은 본 발명의 제2 실시 예에 따른 2도트 인버젼 액정 표시 장치를 도시한 것이다.8 illustrates a two-dot inversion liquid crystal display according to a second exemplary embodiment of the present invention.

도 8에 도시된 액정 표시 장치는 액정셀들이 매트릭스형으로 배열된 액정 패널(32)과, 액정 패널(32)의 게이트 라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(34)와, 액정 패널(32)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(36)와, 게이트 드라이버(34)와 데이터 드라이버(36)를 제어하기 위한 타이밍 제어부(38)를 구비한다.The liquid crystal display shown in FIG. 8 includes a liquid crystal panel 32 in which liquid crystal cells are arranged in a matrix, a gate driver 34 for driving gate lines GL0 to GLn of the liquid crystal panel 32, and a liquid crystal. A data driver 36 for driving the data lines DL1 to DLm of the panel 32 and a timing controller 38 for controlling the gate driver 34 and the data driver 36 are provided.

액정 패널(32)은 매트릭스형으로 배열된 액정셀들과, 게이트 라인들(GL1 내지 GLn)과 데이터 라인들(DL1 내지 DLm)의 교차부마다 형성되어 액정셀들 각각과 접속된 박막 트랜지스터(TFT)를 구비한다.The liquid crystal panel 32 is formed at each intersection of the liquid crystal cells arranged in a matrix form and the gate lines GL1 to GLn and the data lines DL1 to DLm, and is connected to each of the liquid crystal cells TFT. ).

박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소신호가 유지되게 한다.The thin film transistor TFT is turned on when the scan signal from the gate line GL, that is, the gate high voltage VGH is supplied, and supplies the pixel signal from the data line DL to the liquid crystal cell. The thin film transistor TFT is turned off when the gate low voltage VGL is supplied from the gate line GL to maintain the pixel signal charged in the liquid crystal cell.

액정셀은 등가적으로 액정 용량 캐패시터(Clc)로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극을 포함한다. 그리고, 액정셀은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 더 구비한다. 이 스토리지 캐패시터(Cst)는 화소 전극과 이전단 게이트 라인에 형성된다. 이러한 액정셀은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광투과율을 조절함으로써 계조를 구현하게 된다.The liquid crystal cell is equivalently represented by a liquid crystal capacitor Clc, and includes a common electrode facing the liquid crystal and a pixel electrode connected to the thin film transistor TFT. The liquid crystal cell further includes a storage capacitor Cst so that the charged pixel signal is stably maintained until the next pixel signal is charged. The storage capacitor Cst is formed on the pixel electrode and the previous gate line. The liquid crystal cell realizes gray scale by adjusting light transmittance by changing an arrangement state of liquid crystal having dielectric anisotropy according to a pixel signal charged through a thin film transistor (TFT).

게이트 드라이버(34)는 타이밍 제어부(38)로부터의 게이트 제어 신호들(GSP, GSC, GOE)에 응답하여 게이트 라인들(GL1 내지 GLn)에 순차적으로 게이트 하이 전압(VGH)을 공급한다. 이에 따라, 게이트 드라이버(34)는 게이트 라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 게이트 라인(GL) 단위로 구동되게 한다.The gate driver 34 sequentially supplies the gate high voltage VGH to the gate lines GL1 to GLn in response to the gate control signals GSP, GSC, and GOE from the timing controller 38. Accordingly, the gate driver 34 causes the thin film transistor TFT connected to the gate lines GL1 to GLn to be driven in units of the gate line GL.

구체적으로, 게이트 드라이버(34)는 게이트 스타트 펄스(GSP)를 게이트 쉬프트 펄스(GSC)에 따라 쉬프트시켜 쉬프트 펄스를 발생한다. 그리고, 게이트 드라이버(34)는 쉬프트 펄스에 응답하여 도 9에 도시된 바와 같이 수평 기간(H1, H2, ...)마다 해당 게이트라인(GL)에 게이트 하이 전압(VGH)을 공급하게 된다. 이 경우, 게이트 드라이버(34)는 도 9에 도시된 바와 같이 게이트 출력 이네이블 신호(GOE)에 응답하여 이네이블 기간에서만 게이트 하이 전압(VGH)을 공급하게 된다. 그리고, 게이트 드라이버(34)는 게이트 라인들(GL1 내지 GLn)에 게이트 하이 전압(VGH)이 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(34)는 첫번째 주사 라인의 스토리지 캐패시터(Cst)를 위해 최상측에 형성된 게이트 라인(GL0)에는 게이트 로우 전압(VGL)을 공급한다.Specifically, the gate driver 34 shifts the gate start pulse GSP according to the gate shift pulse GSC to generate a shift pulse. In response to the shift pulse, the gate driver 34 supplies the gate high voltage VGH to the corresponding gate line GL for each horizontal period H1, H2,..., As shown in FIG. 9. In this case, the gate driver 34 supplies the gate high voltage VGH only in the enable period in response to the gate output enable signal GOE, as shown in FIG. 9. The gate driver 34 supplies the gate low voltage VGL to the gate lines GL1 through GLn in the remaining periods when the gate high voltage VGH is not supplied. In addition, the gate driver 34 supplies the gate low voltage VGL to the gate line GL0 formed at the uppermost side for the storage capacitor Cst of the first scan line.

데이터 드라이버(36)는 타이밍 제어부(38)로부터의 데이터 제어 신호들(SSP, SSC, MSOE, POL)에 응답하여 수평 기간(H1, H2, ...)마다 1라인분씩의 화소 신호를데이터 라인들(DL1 내지 DLm)에 공급한다. 특히, 데이터 드라이버(36)는 타이밍 제어부(38)로부터의 디지털 화소 데이터(R, G, B)를 감마전압 발생부(도시하지 않음)로부터의 감마전압을 이용하여 아날로그 화소 신호로 변환하여 공급한다.The data driver 36 outputs a pixel signal of one line for each horizontal period H1, H2, ... in response to the data control signals SSP, SSC, MSOE, and POL from the timing controller 38. To DL1 to DLm. In particular, the data driver 36 converts the digital pixel data R, G, and B from the timing controller 38 into an analog pixel signal using a gamma voltage from a gamma voltage generator (not shown). .

구체적으로, 데이터 드라이버(36)는 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭(SSC)에 따라 쉬프시켜 샘플링신호를 발생한다. 이어서, 데이터 드라이버(36)는 샘플링 신호에 응답하여 화소 데이터(R, G, B)를 일정 단위씩 순차적으로 입력하여 래치한다. 그리고, 데이터 드라이버(36)는 래치된 1라인분의 화소데이터(R, G, B)를 아날로그 화소 신호로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급하게 된다. 이 경우, 데이터 드라이버(36)는 극성 제어 신호(POL)에 응답하여 정극성 및 부극성 화소 신호로 변환하게 된다. 예를 들면, 데이터 드라이버(36)는 도 9에 도시된 바와 같이 2수평기간 단위로 극성 반전되는 극성 제어 신호(POL)에 응답하여 화소 신호(Vpxl)가 수직 2도트 인버젼 방식으로 극성 반전되게 한다.Specifically, the data driver 36 shifts the source start pulse SSP according to the source shift clock SSC to generate a sampling signal. Subsequently, the data driver 36 sequentially inputs and latches the pixel data R, G, and B in predetermined units in response to the sampling signal. The data driver 36 converts the latched pixel data R, G, and B for one line into an analog pixel signal and supplies the same to the data lines DL1 to DLm. In this case, the data driver 36 converts the positive and negative pixel signals in response to the polarity control signal POL. For example, the data driver 36 may cause the pixel signal Vpxl to be polarized in a vertical two-dot inversion scheme in response to the polarity control signal POL that is polarized inverted in units of two horizontal periods as shown in FIG. 9. do.

그리고, 데이터 드라이버(36)는 소스 출력 이네이블 변조 신호(MSOE)에 응답하여 이네이블 기간에만 화소신호들을 데이터라인들(DL1 내지 DLm)에 공급하게 된다.The data driver 36 supplies the pixel signals to the data lines DL1 to DLm only during the enable period in response to the source output enable modulation signal MSOE.

이 경우, 데이터 드라이버(36)에 공급되는 소스 출력 이네이블 변조 신호(MSOE)는 도 9에 도시된 바와 같이 2수평기간 단위로 펄스폭이 가변된다. 다시 말하여, 소스 출력 이네이블 변조 신호(MSOE)는 기수 수평 기간과 우수 수평 기간에서 이네이블 기간(T1, T2)이 서로 다르게 설정된다. 구체적으로, 기수 수평기간에 공급되는 소스 출력 이네이블 변조 신호(MSOE)의 이네이블 기간(T1)이 우수수평기간에 공급되는 소스 출력 이네이블 변조 신호(MSOE)의 이네이블 기간(T2) 보다 더 짧게 설정된다. 이에 따라, 기수 수평 기간에서 데이터 라인(DL)에 공급되는 화소신호(Vpxl)의 충전 시간이 우수 수평 기간에서 데이터라인(DL)에 공급되는 화소신호(Vpxl)의 충전 시간 보다 더 짧아지게 된다. 이 결과, 이전 수평 기간과 상반된 극성의 화소신호가 공급되는 기수 수평 라인과, 이전 수평 기간과 동일한 극성의 화소 신호가 공급되는 우수 수평 라인에서 상하로 인접한 화소 전극들 간의 기생 캐패시터(Cpp)로 인한 충전량 차가 보상됨으로써 기수 수평 라인과 우수 수평 라인 간의 휘도차를 방지할 수 있게 된다.In this case, the pulse width of the source output enable modulated signal MSOE supplied to the data driver 36 is varied in units of two horizontal periods as shown in FIG. In other words, the source output enable modulation signal MSOE is set to have different enable periods T1 and T2 in the odd horizontal period and the even horizontal period. Specifically, the enable period T1 of the source output enable modulation signal MSOE supplied in the odd horizontal period is more than the enable period T2 of the source output enable modulation signal MSOE supplied in the even horizontal period. It is set short. Accordingly, the charging time of the pixel signal Vpxl supplied to the data line DL in the odd horizontal period is shorter than the charging time of the pixel signal Vpxl supplied to the data line DL in the even horizontal period. As a result, parasitic capacitors (Cpp) between the odd horizontal lines to which the pixel signals of the polarity opposite to the previous horizontal period are supplied and the pixel electrodes vertically adjacent to the even horizontal lines to which the pixel signals of the same polarity to the previous horizontal period are supplied are provided. By compensating for the difference in filling amount, it is possible to prevent the luminance difference between the odd horizontal line and the even horizontal line.

타이밍 제어부(38)는 게이트 제어 신호들(GSP, GSC, GOE)을 발생하여 게이트 드라이버(34)를 제어하고, 데이터 제어 신호들(SSP, SSC, MSOE, POL)을 발생하여 데이터 드라이버(36)를 제어하게 된다. 아울러, 타이밍 제어부(38)는 화소 데이터(R, G, B)를 정렬하여 데이터 드라이버(36)에 공급한다.The timing controller 38 generates gate control signals GSP, GSC, and GOE to control the gate driver 34, and generates data control signals SSP, SSC, MSOE, and POL to generate the data driver 36. Will be controlled. In addition, the timing controller 38 aligns and supplies the pixel data R, G, and B to the data driver 36.

이를 위하여, 타이밍 제어부(38)는 화소데이터(R, G, B)를 정렬하는 데이터 정렬부(40)와, 게이트 및 데이터 제어 신호들을 발생하는 제어 신호 발생부(42)와, 제어 신호 발생부(42)로부터의 소스 출력 이네이블 신호(SOE)를 변조하기 위한 SOE 변조부(44)를 구비한다.To this end, the timing controller 38 includes a data alignment unit 40 for aligning the pixel data R, G, and B, a control signal generator 42 for generating gate and data control signals, and a control signal generator. And an SOE modulator 44 for modulating the source output enable signal SOE from 42.

데이터 정렬부(40)는 입력 화소 데이터(R, G, B)를 데이터 드라이버(36)의 구동에 적합하게 정렬하여 공급한다.The data alignment unit 40 aligns and supplies the input pixel data R, G, and B suitable for driving the data driver 36.

제어신호 발생부(42)는 게이트 제어 신호들(GSP, GSC, GOE) 및 데이터 제어 신호들(SSP, SSC, MSOE, POL)을 발생한다.The control signal generator 42 generates gate control signals GSP, GSC, and GOE and data control signals SSP, SSC, MSOE, and POL.

SOE 변조부(44)는 제어 신호 발생부(42)로부터의 소스 출력 이네이블 신호(SOE)의 펄스폭을 도 9에 도시된 바와 같이 2수평 기간 단위로 변조하여 출력한다. 다시 말하여, SOE 변조부(44)는 소스 출력 이네이블 신호(SOE)를 기수 수평 기간 이네이블 기간이 우수 수평 기간의 이네이블 기간 보다 짧도록 변조하여 출력하게 된다.The SOE modulator 44 modulates the pulse width of the source output enable signal SOE from the control signal generator 42 in two horizontal period units as shown in FIG. 9. In other words, the SOE modulator 44 modulates and outputs the source output enable signal SOE such that the odd horizontal period enable period is shorter than the enable period of the even horizontal period.

이와 같이, 본 발명의 제2 실시 예에 따른 액정 표시 장치 및 그 구동 방법은 소스 출력 이네이블 신호(SOE)를 변조하여 상하로 인접한 화소 전극들 간의 기생 캐시시터(Cpp)로 인한 기수 수평 라인과 우수 수평 라인의 화소 신호 충전량 차를 보상하게 된다. 이에 따라, 본 발명의 제2 실시 예에 따른 액정 표시 장치 및 그 구동 방법은 액정 패널을 수직 2도트 인버젼 방식으로 구동하는 경우 기수 수평 라인과 우수 수평 라인 간의 휘도차를 방지할 수 있게 된다.As described above, the liquid crystal display and the driving method thereof according to the second embodiment of the present invention modulate the source output enable signal SOE, and the radix horizontal line due to the parasitic cache shifter Cpp between the vertically adjacent pixel electrodes. The pixel signal charge amount difference of the even horizontal line is compensated. Accordingly, the liquid crystal display and the driving method thereof according to the second embodiment of the present invention can prevent the luminance difference between the odd horizontal line and the even horizontal line when the liquid crystal panel is driven in the vertical 2-dot inversion method.

상술한 바와 같이 본 발명에 따른 2도트 인버젼 액정 표시 장치 및 그 구동방법은 소스 출력 이네이블 신호 또는 게이트 하이전압을 변조함으로써 상하로 인접한 화소 전극들 간의 기생 캐패시터(Cpp)로 인한 기수 수평 라인과 우수 수평 라인간의 화소신호 충전량 차를 보상할 수 있게 된다.As described above, the two-dot inversion liquid crystal display according to the present invention and a driving method thereof include a radix horizontal line caused by parasitic capacitor Cpp between vertically adjacent pixel electrodes by modulating a source output enable signal or a gate high voltage. It is possible to compensate the difference in the pixel signal charge between the even horizontal lines.

이 결과, 본 발명에 따른 2도트 인버젼 액정 표시 장치 및 그 구동 방법은 기수 수평 라인과 우수 수평 라인간의 화소신호 충전량 차로 인한 가로선 현상을 방지하여 화상의 품질을 향상시킬 수 있게 된다.As a result, the two-dot inversion liquid crystal display and the driving method thereof according to the present invention can improve the image quality by preventing the horizontal line phenomenon caused by the difference in the pixel signal charge amount between the odd horizontal line and the even horizontal line.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims

A liquid crystal panel including thin film transistors formed at intersections of gate lines and data lines, and respective liquid crystal cells connected to each thin film transistor;

A gate driver for supplying scan signals to the gate lines;

Converts the input pixel data into an analog pixel signal such that the polarity is inverted by 2 dots in the vertical direction, and in response to the source output enable modulation signal whose enable period in the odd horizontal period is shorter than the enable period in the even horizontal period; A data driver for supplying a pixel signal to the data lines;

And a timing controller for generating control signals for controlling the gate driver and the data driver and modulating a source output enable signal among them to generate the source output enable modulated signal. Device.

The method of claim 1,

The timing controller

A data alignment unit for aligning input pixel data and supplying the input pixel data to the data driver;

A control signal generator for generating control signals of the gate driver and the data driver;

And a source output enable modulator for modulating a source output enable signal from the control signal generator to generate a source output enable modulated signal having different enable periods in the odd and horizontal periods. 2-dot inversion liquid crystal display device.

A gate driver for supplying scan signals to the gate lines;

A data driver for converting input pixel data into an analog pixel signal so that polarity is inverted by 2 dots in a vertical direction and supplying the data to the data lines;

A gate driver for supplying the gate lines with a scan signal in response to a gate output enable modulation signal whose enable period in an odd horizontal period is shorter than the enable period in an even horizontal period;

And a timing controller for generating control signals for controlling the gate driver and the data driver and modulating a gate output enable signal among them to generate the gate output enable modulated signal. Device.

The method of claim 3, wherein

The timing controller

And a gate output enable modulator configured to modulate a gate output enable signal from the control signal generator to generate a gate output enable modulated signal having different enable periods in the odd and horizontal periods. 2-dot inversion liquid crystal display device.

Generating a source output enable modulated signal in which the enable period in the odd horizontal period is shorter than the enable period in the even horizontal period;

Converting the input pixel data into an analog pixel signal such that the polarity is inverted by 2 dots in the vertical direction;

And supplying the pixel signal to the liquid crystal cells during the enable period of the source output enable modulated signal.

Generating a gate output enable modulated signal whose enable period in the odd horizontal period is shorter than the enable period in the even horizontal period;

Supplying a scan signal to a gate line in an enable period of the gate output enable modulated signal;

Converting the input pixel data into an analog pixel signal such that polarity is inverted by 2 dots in a vertical direction and supplying the data to the data lines;

And supplying a pixel signal from the data lines to a liquid crystal cell in response to the scan signal.