KR20040044843A - 액정표시패널의 검사회로 - Google Patents

액정표시패널의 검사회로 Download PDF

Info

Publication number
KR20040044843A
KR20040044843A KR1020020073038A KR20020073038A KR20040044843A KR 20040044843 A KR20040044843 A KR 20040044843A KR 1020020073038 A KR1020020073038 A KR 1020020073038A KR 20020073038 A KR20020073038 A KR 20020073038A KR 20040044843 A KR20040044843 A KR 20040044843A
Authority
KR
South Korea
Prior art keywords
signal
liquid crystal
input
crystal display
display panel
Prior art date
Application number
KR1020020073038A
Other languages
English (en)
Other versions
KR100894046B1 (ko
Inventor
이원규
전진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020073038A priority Critical patent/KR100894046B1/ko
Publication of KR20040044843A publication Critical patent/KR20040044843A/ko
Application granted granted Critical
Publication of KR100894046B1 publication Critical patent/KR100894046B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/69—Arrangements or methods for testing or calibrating a device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)

Abstract

검사 공정을 효율적으로 수행할 수 있는 액정표시패널의 검사회로가 개시된다. 액정표시패널 상에는 외부로부터 검사 신호 및 구동 신호를 수신하는 입력부 및 액정표시패널 상에 형성된 다수의 신호선에 검사 신호를 각각 출력하는 출력부가 구비된다. 입력부 및 출력부 사이에는 구동 신호에 응답하여 검사 신호를 출력부로 출력하기 위한 신호 전송부가 더 구비된다. 따라서, 검사 공정을 효율적으로 수행할 수 있고 액정표시패널의 생산성을 향상시킬 수 있다.

Description

액정표시패널의 검사회로{CIRCUIT FOR INSPECTING LIQUID CRYSTAL DISPLAY PANEL}
본 발명은 액정표시패널의 검사회로에 관한 것으로, 더욱 상세하게는 검사 공정을 효율적으로 수행할 수 있는 액정표시패널의 검사회로에 관한 것이다.
최근 들어 정보처리장치는 다양한 형태, 다양한 기능, 더욱 빨라진 정보처리 속도를 갖도록 급속하게 발전되고 있다. 이러한 정보처리장치에서 처리된 정보는 전기적인 신호 형태를 갖는다. 따라서, 정보처리장치는 사용자가 처리된 정보를 육안으로 확인할 수 있도록 인터페이스 역할을 하는 디스플레이 장치를 필요로 한다.
이러한 디스플레이 장치 중 액정표시장치는 액정의 광학적 성질의 변화를 시각 변화로 변환하여 디스플레이 하는 장치이다. 상기 액정표시장치는 박막 트랜지스터(Thin Film Transistor; 이하, TFT) 기판, TFT 기판과 대향하여 구비되는 컬러필터기판 및 TFT 기판과 컬러필터기판과의 사이에 개재된 액정층으로 이루어진 액정표시패널을 포함한다.
상기 액정표시패널은 제1 방향으로 연장된 데이터 라인, 제1 방향과 직교하는 제2 방향으로 연장된 게이트 라인, 상기 게이트 라인과 데이터 라인에 의해 정의되는 영역에서 상기 게이트 및 데이터 라인에 연결된 TFT 및 상기 TFT와 연결된 액정 커패시터로 이루어진 다수의 단위 화소를 구비한다.
상기 다수의 단위 화소는 상기 액정표시패널의 표시영역에 형성되고, 상기 표시영역의 주변에 형성된 제1 및 제2 주변영역에는 상기 게이트 라인과 데이터 라인을 각각 구동하기 위한 게이트측 및 데이터측 구동회로가 배치된다. 일반적으로, 상기 제1 주변영역에는 상기 데이터 라인에 인가되는 데이터 전압을 발생하는 상기 데이터 구동회로가 배치되고, 상기 제2 주변영역에는 상기 게이트 라인에 인가되는 게이트 구동신호를 발생하는 상기 게이트 구동회로가 배치된다. 상기 게이트 구동회로 및 데이터 구동회로는 상기 TFT와 동일한 공정에 의해서 형성되거나, 칩 형태로 형성되어 상기 액정표시패널 상에 부착될 수 있다.
상기 데이터 및 게이트 구동회로를 칩 형태로 상기 액정표시패널 상에 부착할 경우, 상기 칩을 부착하기 이전에 상기 액정표시패널이 정상적으로 구동되는 가를 검사하는 검사 공정이 선행된다.
일반적으로, 상기 검사 공정은 각 단위 화소 별로 분리된 상기 데이터 라인들 및 상기 게이트 라인들이 각각 하나의 신호선에 의해서 전기적으로 연결된 상태에서 진행된다. 즉, 상기 데이터 및 게이트 라인들에 각각 검사 신호를 인가하게되면, 검사 신호를 수신하는 패드를 라인별로 각각 구비해야하기 때문에 불량률이 증가된다. 또한, 라인별로 검사 신호를 인가해야하는 번거로움이 발생된다.
따라서, 검사 공정 시에는 상기 데이터 및 게이트 라인들을 하나의 신호선에 의해서 전기적으로 연결하고, 검사 공정이 종료되면, 하나로 묶여진 상기 데이터 및 게이트 라인들은 행 또는 열 방향으로 각각 분리하는 작업이 수행한다.
그러나, 이와 같은 구조는 상기 검사 공정 이후에 상기 데이터 및 게이트 라인들을 단위 화소별로 분리하는 작업이 수행되어야 하기 때문에, 검사 공정 이외에 추가적인 시간이 증가되고, 분리하는 작업 과정에서 발생되는 불량으로 인해서 상기 액정표시장치의 전체적인 수율이 저하된다.
따라서, 본 발명의 목적은 검사 공정을 효율적으로 수행하기 위한 액정표시패널의 검사회로를 제공하는 것이다.
도 1은 본 발명의 일 실시예에 따른 검사회로를 구비하는 액정표시패널을 나타낸 도면이다.
도 2는 도 1에 도시된 데이터측 검사회로의 구체적인 구성을 나타낸 회로도이다.
도 3은 도 2에 도시된 데이터측 검사회로의 파형도이다.
도 4는 본 발명의 다른 실시예에 따른 데이터측 검사회로의 구성을 나타낸 회로도이다.
도 5는 도 4에 도시된 데이터측 검사회로의 파형도이다.
도 6은 도 1에 도시된 액정표시패널을 갖는 액정표시장치를 나타낸 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
120 : 데이터측 검사회로 121 : 제1 신호 전송부
123 : 제2 신호 전송부 125 : 제1 입력부
127 : 제2 입력부 129 : 출력부
130 : 게이트측 검사회로 300 : 액정표시패널
410 : 데이터측 구동 IC 430 : 게이트측 구동 IC
500 : 연성인쇄회로기판 600 : 액정표시장치
상술한 본 발명의 목적을 달성하기 위한 본 발명에 따른 액정표시패널의 검사회로는, 액정표시패널 상에 형성되어 외부로부터 검사 신호 및 구동 신호를 수신하는 입력부; 상기 액정표시패널 상에 형성된 다수의 신호선에 상기 검사 신호를 각각 출력하는 출력부; 및 상기 구동 신호에 응답하여 상기 검사 신호를 상기 출력부로 전송하는 신호 전송부를 포함한다.
이러한 액정표시패널의 검사회로에 따르면, 액정표시패널의 주변영역에는 검사 신호 및 구동 신호를 수신하는 입력부와 다수의 신호선에 검사 신호를 각각 출력하는 출력부와의 사이에서 배치되고, 구동 신호에 응답하여 검사 신호를 출력부로 전송하는 신호 전송부가 형성됨으로써 액정표시패널을 효율적으로 검사할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 검사회로를 구비하는 액정표시패널을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 액정표시패널(300)은 제1 기판(100), 상기 제1 기판(100)과 마주보는 제2 기판(200) 및 상기 제1 및 제2 기판(100, 200)과의 사이에 개재된 액정층(미도시)으로 이루어진다.
상기 액정표시패널(300)은 상기 제1 기판(100)과 상기 제2 기판(200)이 마주보는 영역으로써 영상이 표시되는 표시영역(D) 및 상기 제1 기판(100)과 상기 제2 기판(200)이 마주보지 않는 영역이고 상기 표시영역(D)의 주변에 형성되는 제1 및 제2 주변영역(S1, S2)을 포함한다.
상기 표시영역(D)에는 다수의 단위 화소들(110)이 매트릭스 형태로 형성된다. 상기 단위 화소(110)들 각각은 제1 방향으로 연장된 데이터 라인(DL), 상기 제1 방향과 직교하는 제2 방향으로 연장된 게이트 라인(GL), 상기 데이터 라인(DL) 및 게이트 라인(GL)에 연결된 TFT(111) 및 상기 TFT(111)에 연결된 액정 커패시터(113)로 이루어진다.
한편, 상기 제1 주변영역(S1)에는 상기 데이터 라인(DL)의 일단에 연결되어 상기 데이터 라인(DL)으로 검사신호를 출력하는 데이터측 검사회로(120)가 형성되고, 상기 제2 주변영역(S2)에는 상기 게이트 라인(GL)의 일단에 연결되어 상기 게이트 라인(GL)으로 검사신호를 출력하는 게이트측 검사회로(130)가 형성된다.
도 2는 도 1에 도시된 데이터측 검사회로의 구체적인 구성을 나타낸 회로도이고, 도 3은 도 1에 도시된 데이터측 검사회로의 파형도이다. 단, 도 2 및 도 3에서는 데이터측 검사회로(120)만을 설명하고, 이와 동일한 구조를 갖는 게이트측 검사회로(130)에 대해서는 설명을 생략한다.
도 2를 참조하면, 상기 데이터측 검사회로(120)는 홀수 번째 데이터 라인들(DL1)에 연결된 제1 신호 전송부(121), 짝수 번째 데이터 라인들(DL2)에 연결된 제2 신호 전송부(123)를 포함한다. 또한, 상기 제1 신호 전송부(121)는 외부로부터 제공되고 상기 홀수 번째 데이터 라인들(DL1)에 인가되는 제1 검사 신호, 상기 제1 신호 전송부(121)의 동작을 제어하는 제1 및 제2 구동신호를 각각 공급받는 제1 입력부(125)에 연결된다. 구체적으로, 상기 제1 입력부(125)는 상기 제1 검사 신호를 제공받는 제1 입력배선(125a), 상기 제1 구동신호를 제공받는 제2 입력배선(125b) 및 상기 제1 구동신호와 반전된 위상을 갖는 상기 제2 구동신호를 제공받는 제3 입력배선(125c)으로 이루어진다.
또한, 상기 제2 신호 전송부(123)는 외부로부터 제공되고 상기 짝수 번째 데이터 라인들(DL2)에 인가되는 제2 검사 신호, 상기 제2 신호 전송부(123)의 동작을 제어하는 제3 및 제4 구동신호를 제공받는 제2 입력부(127)에 연결된다. 상기 제2 입력부(127)는 상기 제2 검사 신호를 제공받는 제4 입력배선(127a), 상기 제3 구동 신호를 제공받는 제5 입력배선(127b) 및 상기 제3 구동 신호와 반전된 위상을 갖는 제4 구동 신호를 제공받는 제6 입력배선(127c)으로 이루어진다.
한편, 상기 데이터측 검사회로(120)는 상기 홀수 번째 및 짝수 번째 데이터 라인들(DL1, DL2)에 상기 제1 및 제2 검사 신호를 각각 출력하는 출력부(129)를 더 구비한다. 구체적으로, 상기 출력부(129)는 상기 제1 신호 전송부(121)에 연결되어 상기 제1 검사 신호를 제공받는 제1 출력배선(129a) 및 상기 제2 신호 전송부(123)에 연결되어 상기 제2 검사 신호를 제공받는 제2 출력배선(129b)으로 이루어진다. 따라서, 상기 제1 출력배선(129a)은 상기 홀수 번째 데이터 라인들(DL1)로 상기 제1 검사 신호를 출력하고, 상기 제2 출력배선(129b)은 상기 짝수 번째 데이터 라인들(DL2)로 상기 제2 검사 신호를 출력한다.
상기 제1 신호 전송부(121)는 제1 NMOS 트랜지스터(NT1)와 제1 PMOS 트랜지스터(PT1)로 이루어진 제1 전송 게이트(TG1)를 구비한다. 상기 제1 NMOS 트랜지스터(NT1)는 소오스가 상기 제1 입력배선(125a)에 연결되고, 게이트가 상기 제2 입력배선(125b)에 연결되며, 드레인이 상기 제1 출력배선(129a)에 연결된 구조를 갖는다. 또한, 상기 제1 PMOS 트랜지스터(PT1)는 소오스가 상기 제1 입력배선(125a)에 연결되고, 게이트가 상기 제3 입력배선(125c)에 연결되며, 드레인이 상기 제1 출력배선(129a)에 연결된 구조를 갖는다.
한편, 상기 제2 신호 전송부(123)는 제2 NMOS 트랜지스터(NT2)와 제2 PMOS 트랜지스터(PT2)로 이루어진 제2 전송 게이트(TG1)를 구비한다. 상기 제2 NMOS 트랜지스터(NT2)는 소오스가 상기 제4 입력배선(127a)에 연결되고, 게이트가 상기 제5 입력배선(127b)에 연결되며, 드레인이 상기 제2 출력배선(129b)에 연결된 구조를 갖는다. 또한, 상기 제2 PMOS 트랜지스터(PT2)는 소오스가 상기 제4 입력배선(127a)에 연결되고, 게이트가 상기 제6 입력배선(127c)에 연결되며, 드레인이 상기 제2 출력배선(129b)에 연결된 구조를 갖는다.
따라서, 상기 제2 및 제3 입력배선(125b, 125c)에 상기 제1 및 제2 구동 신호가 각각 제공되면, 상기 제1 NMOS 및 PMOS 트랜지스터(NT1, PT1)가 턴-온되면서,상기 제1 전송 게이트(TG1)가 구동된다. 상기 제1 전송 게이트(TG1)가 구동되면, 상기 홀수 번째 데이터 라인들(DL1)이 서로 전기적으로 연결된다. 따라서, 상기 제1 입력배선(125a)을 통해 제공되는 상기 제1 검사 신호는 상기 제1 전송 게이트(TG1)를 경유하여 상기 제1 출력배선(129a)을 통해 상기 홀수 번째 데이터 라인들(DL1)로 각각 전송된다.
또한, 상기 제5 및 제6 입력배선(127b, 127c)에 상기 제3 및 제4 구동 신호가 각각 제공되면, 상기 제2 NMOS 및 PMOS 트랜지스터(MT2, PT2)가 턴-온되면서, 상기 제2 전송 게이트(TG2)가 구동된다. 상기 제2 전송 게이트(TG2)가 구동되면, 상기 짝수 번째 데이터 라인들(DL2)이 서로 전기적으로 연결된다. 따라서, 상기 제4 입력배선(127a)을 통해 제공되는 상기 제2 검사 신호는 상기 제2 전송 게이트(TG2)를 경유하여 상기 제2 출력배선(129b)을 통해 상기 짝수 번째 데이터 라인들(DL2)로 각각 전송된다.
도 3에 도시된 바와 같이, 상기 제1 전송 게이트(TG1)와 상기 제2 전송 게이트(TG2)는 서로 교호적으로 구동된다. 따라서, 상기 제1 전송 게이트(TG1)가 턴-온되어 상기 홀수 번째 데이터 라인들(DL1)을 검사하는 제1 구간(t1) 동안 상기 제2 전송 게이트(TG2)는 턴-오프 상태를 유지한다. 또한, 상기 제2 전송 게이트(TG2)가 턴-온되어 상기 짝수 번째 데이터 라인들(DL2)을 검사하는 제2 구간(t2) 동안 상기 제1 전송 게이트(TG1)는 턴-오프 상태를 유지한다.
이후, 상기 데이터 라인들(dl)의 검사가 완료되면, 상기 제1 및 제2 전송 게이트(TG1, TG2)가 모두 턴-오프 상태를 유지함으로써, 상기 각 데이터 라인들(DL)이 전기적으로 분리된 상태로 있게된다. 따라서, 이후에 제공되는 구동 신호 및 영상 신호에 의해서 상기 데이터 라인들(DL)이 개별적으로 구동된다.
여기서는, 상기 데이터 라인들(DL)은 두 개의 그룹으로 분리하여 검사하는 구조를 나타내었지만, 이는 본 발명의 일 실시예이고, 상기 데이터 라인들(DL)은 두 개 이상의 그룹으로 분리되어 각 그룹별로 검사를 진행할 수 있다.
도 2에서 제시된 상기 데이터측 검사회로(120)가 NMOS 및 PMOS 트랜지스터로 구성되기 때문에, 이러한 데이터측 검사회로(120)는 NMOS 및 PMOS 트랜지스터를 모두 사용하는 poly-si형 액정표시장치에 이용되는 것이 바람직하다.
도 4는 본 발명의 다른 실시예에 따른 데이터측 검사회로의 구성을 나타낸 회로도이고, 도 5는 도 4에 도시된 데이터측 검사회로의 파형도이다. 단, 도 4 및 도 5에서는 데이터측 검사회로(140)만을 설명하고, 이와 동일한 구조를 갖는 게이트측 검사회로에 대해서는 설명을 생략한다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 상기 데이터측 검사회로(140)는 홀수 번째 데이터 라인들(DL1)에 연결된 제1 신호 전송부(141), 짝수 번째 데이터 라인들(DL2)에 연결된 제2 신호 전송부(143)를 포함한다.
상기 제1 신호 전송부(141)는 외부로부터 제공되고 상기 홀수 번째 데이터 라인들(DL1)에 인가되는 제1 검사 신호 및 상기 제1 신호 전송부(141)의 동작을 제어하는 제1 구동 신호를 제공받는 제1 입력부(145)에 연결된다. 구체적으로, 상기 제1 입력부(145)는 상기 제1 검사 신호를 제공받는 제1 입력배선(145a) 및 상기 제1 구동 신호를 제공받는 제2 입력배선(145b)으로 이루어진다.
상기 제2 신호 전송부(143)는 외부로부터 제공되고 상기 짝수 번째 데이터 라인들(DL2)에 인가되는 제2 검사 신호 및 상기 제2 신호 전송부(143)의 동작을 제어하는 제2 구동 신호를 제공받는 제2 입력부(147)에 연결된다. 상기 제2 입력부(147)는 상기 제2 검사 신호를 제공받는 제3 입력배선(147a) 및 상기 제2 구동신호를 제공받는 제4 입력배선(147b)으로 이루어진다.
한편, 상기 데이터측 검사회로(140)는 상기 홀수 번째 및 짝수 번째 데이터 라인들(DL1, DL2)에 상기 제1 및 제2 검사 신호를 각각 출력하는 출력부(149)를 더 구비한다. 구체적으로, 상기 출력부(149)는 상기 제1 신호 전송부(1421)에 연결되어 상기 제1 검사 신호를 제공받는 제1 출력배선(149a) 및 상기 제2 신호 전송부(143)에 연결되어 상기 제2 검사 신호를 제공받는 제2 출력배선(149b)으로 이루어진다. 따라서, 상기 제1 출력배선(149a)은 상기 홀수 번째 데이터 라인들(DL1)로 상기 제1 검사 신호를 출력하고, 상기 제2 출력배선(149b)은 상기 짝수 번째 데이터 라인들(DL2)로 상기 제2 검사 신호를 출력한다.
상기 제1 신호 전송부(141)는 소오스가 상기 제1 입력배선(145a)에 연결되고, 게이트가 상기 제2 입력배선(145b)에 연결되며, 드레인이 상기 제1 출력배선(149a)에 연결되는 제1 NMOS 트랜지스터(NT1)로 이루어진다. 상기 제2 신호 전송부(143)는 소오스가 상기 제3 입력배선(147a)에 연결되고, 게이트가 상기 제4 입력배선(147b)에 연결되며, 드레인이 상기 제2 출력배선(149b)에 연결되는 제2 NMOS 트랜지스터(NT2)로 이루어진다.
따라서, 상기 제2 입력배선(145b)에 상기 제1 구동 신호가 제공되면, 상기제1 NMOS 트랜지스터(NT1)가 턴-온된다. 상기 제1 NMOS 트랜지스터(NT1)가 턴-온되면, 상기 홀수 번째 데이터 라인들(DL1)이 서로 전기적으로 연결된다. 따라서, 상기 제1 입력배선(145a)을 통해 제공되는 상기 제1 검사 신호는 상기 제1 NMOS 트랜지스터(NT1)를 경유하여 상기 제1 출력배선(149a)을 통해 상기 홀수 번째 데이터 라인들(DL1)로 각각 전송된다.
또한, 상기 제4 입력배선(147b)에 상기 제2 구동 신호가 제공되면, 상기 제2 NMOS 트랜지스터(NT2)가 턴-온된다. 상기 제2 NMOS 트랜지스터(NT2)가 턴-온되면, 상기 짝수 번째 데이터 라인들(DL2)이 서로 전기적으로 연결된다. 따라서, 상기 제3 입력배선(147a)을 통해 제공되는 상기 제2 검사 신호는 상기 제2 NMOS 트랜지스터(NT2)를 경유하여 상기 제2 출력배선(149b)을 통해 상기 짝수 번째 데이터 라인들(DL2)로 각각 전송된다.
도 5에 도시된 바와 같이, 상기 제1 NMOS 트랜지스터(NT1)와 상기 제2 NMOS 트랜지스터(NT2)는 서로 교호적으로 구동된다. 따라서, 상기 제1 NMOS 트랜지스터(NT1)가 턴-온되어 상기 제1 그룹(DL1)을 검사하는 제1 구간(t1) 동안 상기 제2 NMOS 트랜지스터(NT2)는 턴-오프 상태를 유지한다. 또한, 상기 제2 NMOS 트랜지스터(NT2)가 턴-온되어 상기 제2 그룹(DL2)을 검사하는 제2 구간(t2) 동안 상기 제1 NMOS 트랜지스터(NT1)는 턴-오프 상태를 유지한다.
이후, 상기 데이터 라인들(dl)의 검사가 완료되면, 상기 제1 및 제2 NMOS 트랜지스터(NT1, NT2)가 모두 턴-오프 상태를 유지함으로써, 상기 각 데이터 라인들(DL)이 전기적으로 분리된 상태로 있게된다. 따라서, 이후에 제공되는 구동신호 및 영상 신호에 의해서 상기 데이터 라인들(DL)이 개별적으로 구동된다.
도 4에서는 상기 제1 및 제2 신호 전송부(141, 143)가 NMOS 트랜지스터만으로 구성되는 구조를 제시하였다. 따라서, 이러한 구조는 NMOS 트랜지스터만을 사용하는 a-si형 액정표시장치에 적용된다. 또한, 상기 제1 및 제2 신호 전송부를 PMOS 트랜지스터로 구성할 경우, 이러한 구조는 poly-si형 액정표시장치에 적용될 수 있다.
도 6은 도 1에 도시된 액정표시패널을 갖는 액정표시장치를 나타낸 평면도이다.
도 6을 참조하면, 액정표시장치(600)는 액정표시패널(300), 상기 액정표시패널(300)의 상에 장착되는 데이터측 및 게이트측 구동 IC(410, 430), 상기 데이터측 및 게이트측 구동 IC(410, 430)에 각종 신호를 제공하는 연성인쇄회로기판(Flexible Printed Circuit; FPC)(500)을 포함한다.
상기 데이터측 구동 IC(410)는 상기 데이터 라인들(DL)의 일단이 배치되는 제1 주변영역(S1)에 장착되어 상기 데이터 라인들(DL)로 영상 신호를 적절한 시기에 제공한다. 한편, 상기 게이트측 구동 IC(430)는 상기 게이트 라인들(GL)의 일단이 배치되는 제2 주변영역(S2)에 장착되어 상기 게이트 라인들(GL)로 구동 신호를 적절한 시기에 제공한다.
상기 데이터측 구동 IC(410)는 도 1에 도시된 데이터측 검사회로(121)가 형성된 위치에 대응하여 장착되고, 상기 게이트측 구동 IC(430)는 게이트측 검사회로(130)가 형성된 위치에 대응하여 장착된다. 따라서, 상기 데이터측 검사회로(120) 및 게이트측 검사회로(130)를 상기 액정표시패널(300) 상에 형성하더라도, 상기 액정표시패널(300)의 사이즈가 증가되는 것을 방지할 수 있다.
한편, 상기 연성인쇄회로기판(500)은 상기 액정표시패널(300)의 제1 주변영역(S1)에 부착되어 외부로부터 인가된 각종 신호를 상기 데이터측 및 게이트측 구동 IC(410, 430)로 제공한다.
여기서, 상기 데이터측 검사회로(120)의 제1 내지 제6 입력배선(125a, 125b, 125c, 127a, 127b, 127c)은 상기 데이터측 구동 IC(410)의 입력패드를 통해 외부 검사 장치로부터 검사 신호 및 구동 신호를 제공받을 수 있다. 또한, 상기 제1 내지 제6 입력배선(125a, 125b, 125c, 127a, 127b, 127c)은 상기 연성인쇄회로기판(500)과 직접적으로 연결되어 외부 검사 장치로부터 검사 신호 및 구동 신호를 제공받을 수 있다. 이는 상기 게이트측 검사회로(130)에도 동일하게 적용된다.
이와 같은 액정표시패널의 검사회로에 따르면, 상기 액정표시패널의 주변영역에 형성된 신호 전송부는 입력부를 통해 제공된 구동 신호에 응답하여 검사 신호를 출력부로 출력함으로써 상기 액정표시패널에 형성된 신호선들의 불량을 검사한다.
따라서, 상기 검사회로는 상기 액정표시패널을 검사하는 시기에는 상기 신호선들을 서로 전기적으로 연결하여 검사하고, 검사가 완료된 후에는 별도의 공정을 수행하지 않더라도 상기 신호선들을 전기적으로 분리시킴으로써 검사 공정을 효율적으로 수행할 수 있다.
또한, 검사 공정 이외에 상기 신호선들을 분리하는 공정을 추가적으로 수행하지 않음으로써, 상기 액정표시패널의 수율을 향상시킬 수 있고 액정표시장치의 생산성을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 액정표시패널 상에 형성되어 외부로부터 검사 신호 및 구동 신호를 수신하는 입력부;
    상기 액정표시패널 상에 형성된 다수의 신호선에 상기 검사 신호를 각각 출력하는 출력부; 및
    상기 구동 신호에 응답하여 상기 검사 신호를 상기 출력부로 전송하는 신호 전송부를 포함하는 액정표시패널의 검사회로.
  2. 제1항에 있어서, 상기 입력부는,
    상기 검사 신호를 수신하는 제1 입력배선;
    상기 구동 신호 중 제1 구동 신호를 수신하는 제2 입력배선; 및
    상기 제1 구동 신호와 반전된 위상을 갖는 제2 구동 신호를 수신하는 제3 입력배선을 포함하는 것을 특징으로 하는 액정표시패널의 검사회로.
  3. 제2항에 있어서, 상기 신호 전송부는,
    제1 전극이 상기 제1 입력배선에 연결되고, 제2 전극이 상기 제2 입력배선에 연결되며, 제3 전극이 상기 출력부에 연결된 NMOS 트랜지스터; 및
    제1 전극이 상기 제1 입력배선에 연결되고, 제2 전극이 상기 제3 입력배선에 연결되며, 상기 제3 전극이 상기 출력부에 연결된 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 액정표시패널의 검사회로.
  4. 제1항에 있어서, 상기 입력부는 상기 검사 신호를 수신하는 제1 입력배선 및 상기 구동 신호를 수신하는 제2 입력배선을 포함하고,
    상기 신호 전송부는 제1 전극이 상기 제1 입력배선에 연결되고, 제2 전극이 상기 제2 입력배선에 연결되며, 제3 전극이 상기 출력부에 연결된 트랜지스터로 이루어진 것을 특징으로 하는 액정표시패널의 검사회로.
  5. 제4항에 있어서, 상기 트랜지스터는 NMOS 트랜지스터 또는 PMOS 트랜지스터 중 어느 하나인 것을 특징으로 하는 액정표시패널의 검사 회로.
  6. 제1항에 있어서, 상기 신호 전송부는 상기 다수의 신호선들 중 홀수 번째 신호선들에 상기 검사 신호를 인가하는 제1 신호 전송부 및 상기 제1 신호 전송부와 교호적으로 구동되고 짝수 번째 신호선들에 상기 검사 신호를 인가하는 제2 신호 전송부를 포함하는 것을 특징으로 하는 액정표시패널의 검사회로.
KR1020020073038A 2002-11-22 2002-11-22 액정표시패널의 검사회로 KR100894046B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020073038A KR100894046B1 (ko) 2002-11-22 2002-11-22 액정표시패널의 검사회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020073038A KR100894046B1 (ko) 2002-11-22 2002-11-22 액정표시패널의 검사회로

Publications (2)

Publication Number Publication Date
KR20040044843A true KR20040044843A (ko) 2004-05-31
KR100894046B1 KR100894046B1 (ko) 2009-04-20

Family

ID=37340848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020073038A KR100894046B1 (ko) 2002-11-22 2002-11-22 액정표시패널의 검사회로

Country Status (1)

Country Link
KR (1) KR100894046B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140051004A (ko) * 2012-10-22 2014-04-30 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그 검사방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886134B1 (ko) * 2007-04-19 2009-02-27 박예순 탈지 기능을 포함하는 제청제

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10260391A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd 検査回路を有する液晶表示装置
JP3667548B2 (ja) * 1998-03-27 2005-07-06 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びその検査方法
JP2001265248A (ja) * 2000-03-14 2001-09-28 Internatl Business Mach Corp <Ibm> アクティブ・マトリックス表示装置、及び、その検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140051004A (ko) * 2012-10-22 2014-04-30 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그 검사방법

Also Published As

Publication number Publication date
KR100894046B1 (ko) 2009-04-20

Similar Documents

Publication Publication Date Title
KR101148206B1 (ko) 표시 기판과, 이의 검사 방법
JP4657598B2 (ja) 液晶表示装置及びその検査方法
KR100951357B1 (ko) 액정 표시 장치
KR101791192B1 (ko) 디스플레이 장치 및 그 테스트 방법
KR100800330B1 (ko) 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
JP4673801B2 (ja) 液晶表示装置及びその製造方法
CN107942547B (zh) 点灯回点治具及其检测面板的方法
JP2004310024A5 (ko)
US20100141293A1 (en) Lcd panels capable of detecting cell defects, line defects and layout defects
US7796222B2 (en) Display device, inspection method for display device, and inspection device for display device
KR20130114997A (ko) 표시 장치 및 그것의 테스트 방법
US20160343279A1 (en) Display device
US8159646B2 (en) Active device array substrate with particular test circuit
KR100894046B1 (ko) 액정표시패널의 검사회로
KR101146526B1 (ko) 라인 온 글래스형 액정표시장치의 데이터 구동부 및 이를포함하는 액정표시장치
KR101777128B1 (ko) 액정 표시장치
KR100341128B1 (ko) 액정 표시 소자의 화면표시 품위 검사방법
KR20080055248A (ko) 표시 패널
KR100911467B1 (ko) 액정표시장치의 검사 장치
JP2003228298A (ja) 画像表示パネル部材、画像表示パネル、画像表示パネルの製造方法、画像表示装置
KR20060115518A (ko) 표시 패널 및 이를 이용한 검사 방법
KR20050003255A (ko) 액정 표시패널의 검사방법
KR100904264B1 (ko) 액정표시장치
KR20040058698A (ko) 액정 표시 장치
KR20060000939A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 11