KR20040040376A - 금속 막의 원자층 증착을 위한 방법 - Google Patents

금속 막의 원자층 증착을 위한 방법 Download PDF

Info

Publication number
KR20040040376A
KR20040040376A KR1020030077883A KR20030077883A KR20040040376A KR 20040040376 A KR20040040376 A KR 20040040376A KR 1020030077883 A KR1020030077883 A KR 1020030077883A KR 20030077883 A KR20030077883 A KR 20030077883A KR 20040040376 A KR20040040376 A KR 20040040376A
Authority
KR
South Korea
Prior art keywords
metal
containing precursor
layer
halogen
copper
Prior art date
Application number
KR1020030077883A
Other languages
English (en)
Other versions
KR100639640B1 (ko
Inventor
노만존안토니토마스
로버츠데빗알렌
보제멜라니앤
Original Assignee
에어 프로덕츠 앤드 케미칼스, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 filed Critical 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드
Publication of KR20040040376A publication Critical patent/KR20040040376A/ko
Application granted granted Critical
Publication of KR100639640B1 publication Critical patent/KR100639640B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C10/00—Solid state diffusion of only metal elements or silicon into metallic material surfaces
    • C23C10/60—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Abstract

본 발명에서는, 기판 표면 상에 직접 금속 막을 성장시키기 보다는 금속 할로겐화물 막을 성장시킨 다음 금속 막으로 환원시킨다. 일부 구체예에서, 2종의 전구체, 즉 할로겐 함유 전구체 및 금속 함유 전구체로부터 금속 할로겐화물 막을 성장시킨다. 그 다음 금속 할로겐화물 막을 환원제에 노출시켜 금속 막을 형성한다. 일부 바람직한 구체예에서, 성장 단계를 완료하기 전에 금속 할로겐화물 막을 환원제에 노출시킨다.

Description

금속 막의 원자층 증착을 위한 방법{PROCESS FOR ATOMIC LAYER DEPOSITION OF METAL FILMS}
본 출원은 2002년 11월 5일에 출원된 미국 특허 출원 10/287,903호의 부분 계속 출원으로서, 상기 미국 특허 출원은 그 전문이 참고 인용된다.
본 발명은 일반적으로 반도체 기판 상에 금속 층을 형성하는 방법에 관한 것이다. 더욱 구체적으로, 본 발명은 원자층 증착을 통하여 시드 층, 특히 구리 및구리 함유 막을 형성하는 방법 및 이를 포함하는 기판에 관한 것이다.
반도체 산업에서, 구리 인터커넥트는 알루미늄보다 인터코넥트 물질로서 그 사용이 증가되는 추세이다. 구리는 알루미늄에 비해 전기 전도성이 우수하여 전류 운반능이 양호한 고속 인터커넥션을 산출할 수 있다. 현재, 구리 인터커넥트는 "상감(damascene)" 또는 "이중 상감(dual-damascene)"이라고 하는 제작 공정을 이용하여 형성된다. 간단히 요약하면, 상감 금속화 공정에서는 반도체 웨이퍼 표면 상에 형성된 홈(recess)에 전도성 금속을 증착시켜 인터커넥트를 형성한다. 통상적으로, 반도체 소자(예, 집적 회로)는 반도체 기판 상에 형성된다. 이들 기판은 일반적으로 산화물 층으로 피복되어 있다. 기판 표면 내에 상감 세공된 영역(in-laid region)이라고 하는 산화물 층 형성 개구의 선택된 영역으로부터 물질을 제거할 수 있다. 이들 상감 세공된 영역은 소자의 전도체 배선을 형성하는 회로 인터커넥트 패턴에 해당한다.
상감 세공된 패턴이 일단 산화물 층 내에 형성되면, 패턴형성된 산화물 층을 고르게 덮는 얇은 배리어 층을 제작할 수 있다. 이 배리어 층은 질화티탄, 질화탄탈 또는 질화텅스텐으로 구성될 수 있으나, 이에 국한되는 것은 아니다. 배리어 층을 형성한 후에, 전도성 금속, 바람직하게는 구리를 포함하는 전도성 금속의 시드 층을 증착시킨다. 전도성 금속 또는 구리의 시드 층은 각종 증착 기법, 비제한적인 예로서 물리적 스퍼터링, 화학 증착(CVD) 또는 전기도금에 의해 구리의 벌크 증착을 위한 기초를 형성한다. 벌크 구리가 증착된 후에, 예컨대 화학-기계적 연마(CMP)를 이용하여 과량의 구리를 제거할 수 있다. 그 다음 표면을 세정하고,실링 층으로 밀봉한다. 추가의 공정을 실시할 수 있다.
반도체 소자의 제조에 있어서 직면하고 있는 어려운 점은 소자의 소형화가 증가하고 있다는 것이다. 일부 소자에서, 최소 라인 및 상감 세공된 영역은 폭이 0.2 미크론 미만이고 심도가 1 미크론 이상일 수 있지만, 시드 층에는 이들 상감 세공된 영역의 저부와 측벽을 따라 연속성, 평활성 및 정합성이 보유되는 것이 중요해지고 있다. 따라서, 최종 생성물에서의 전기 고장을 초래할 수 있는 임의의 공극을 남기지 않고 이들 극미한 라인과 상감 세공된 영역 내부에 극도로 얇고 고도로 정합성인 금속 막 또는 시드 층을 성장시킬 수 있는 방법의 필요성은 커지고 있다. 초 정합 금속 막을 성장시키는 특히 눈길을 끄는 기법 중 하나는 원자층 증착("ALD")이다. 이러한 기법은 가로세로의 비가 큰 반도체 소자, 즉 트랜치 폭은 좁고 심도는 깊은 반도체 소자의 배리어 및/또는 시드 층의 형성에 특히 유용할 수 있다. 이러한 기법은 질화티탄, 산화알루미늄 및 구리와 같은 각종 조성물의 얇은 정합 층을 형성하는 데 특히 유용하다.
통상적인 ALD 공정에서, 본 명세서 중에 전구체라고 언급한 하나 이상의 시약을 기판 표면 상에 화학흡착하여 약 1 분자 두께의 전구체 단층을 형성한다. 제2 시약은, 화학흡착된 제1 층과 화학 반응하여 기판 표면 상에 소정의 막을 성장시키도록 도입된다. 제1 시약을 재도입하고 이 사이클을 반복할 수 있다. ALD 공정에 최적인 시약 또는 전구체는 쉽게 휘발하고, 화학 반응성이 크며, 휘발성 부산물을 쉽게 형성하고, 분자 수준에서 기판 표면에 증착하고자(반응시키고자) 하는 원소가 농축되어 있다. 단층을 형성하기 위한 충분한 공정 사이클이 실시된 후에, 공정을종결하여 최종 막을 산출할 수 있다. 대안적으로, 열 처리 또는 환원제를 통한 화학 환원으로 단층을 반응시켜 막을 형성할 수 있다.
문헌[Higashi 등, "Sequential Surface Chemical Reaction Limited Growth of High Quality Al2O3Dielectrics" Applied Physics Letter, Vol 55, No. 19(1989), pp 1936-65] 및 문헌[S.M. George 등, 3rdInternal Symposium on Atomic Layer Epitaxy and Related Surface Processes]에는, 트리메틸알루미늄 및 수증기 시약으로부터의 산화알루미늄의 성장을 위한 ALD 공정이 개시되어 있다. 이 공정에서, 트리메틸알루미늄 증기는 이전에 수증기에 노출되어 생기는 히드록실기의 표면 단층과 강하게 반응할 수 있는 것으로 생각된다. 후속 반응에서, 알루미늄-산소 결합이 형성되고, 트리메틸알루미늄 시약 내의 메틸 기가 표면 상의 히드록실기로부터 수소를 추출하여 메탄 가스가 방출된다. 알루미늄 원자 상의 잔여 메틸기는 존재하는 산소에 의해 표면에 결합된 후에, 차후에 수증기의 펄스가 도입되는 경우 반응하여 추가의 메탄 및 표면 Al-OH 기를 제공하는 것으로 생각된다. 이들 표면 Al-OH 기는 추가의 트리메틸알루미늄과 반응하여 추가의 Al-OH 기를 제공할 수 있다. 따라서, 산화알루미늄 망은 트리메틸알루미늄과 수증기 펄스의 교대 사이클을 반복하면 성장한다. 결합을 형성하는 데 이용가능한 표면 반응 부위의 수가 유한하기 때문에 각 펄스 후에 표면으로부터 과량의 시약은 쉽게 퍼징된다. 따라서, 표면의 단층 피복율을 쉽게 달성할 수 있다.
반도체 제작 산업에서는 각종 상이한 구리 전구체 및 환원제를 사용하여 반도체 재료 상에 직접 또는 확산 배리어 및/또는 접착 촉진 재료 상에 구리 또는 구리 함유 막을 성장시키는 각종 ALD 방법을 사용하여 왔다. 예를 들어, 문헌[Per Martensson 등, "Atomic Layer Epitaxy of Copper", J. Electrochem. Soc., Vol. 145, No. 8, August 1998, pp. 2926-31("Per Martensson I")]에는 구리 β-디케토네이트인 Cu(II)-비스(2,2,6,6-테트라메틸-3,5-헵타디오네이트) ("Cu+2(thd)")의 흡착된 단층을 환원시키기 위한 환원제로서 수소 기체를 사용하여 구리 막을 성장시키는 ALD 방법이 개시되어 있다. 그러나, Cu+2(thd) 구리 전구체는 비교적 크고 벌키한 분자이다. 이 때문에, Cu+2(thd) 구리의 흡착된 단층 내의 구리 양이 비교적 적다. 따라서, 충분한 구리 증착을 위해서는 공정 사이클을 추가로 실시해야 할 수 있다.
문헌[Raj Solanki 등, "Atomic Layer Deposition of Copper Seed Layers,", Electrochemical and Solid-State Letters, Vol 3(10) (2000), pp. 497-480 ("Raj Solanki")]은 구리 비스(β-디케토네이트)인 Cu(II) 비스(1,1,1,5,5,5-헥사플루오로아세틸아세토네이트 수화물) (Cu+2(hfac)2)이 흡착된 단층을 환원시키기 위한 환원제로서 에탄올, 메탄올 또는 포르말린을 사용하여 구리 막을 성장시키는 ALD 공정을 개시하고 있다. 이 방법의 한가지 문제는 사용된 구리 전구체가 수화에 사용된 물의 손실에 대하여 불안정할 수 있다는 것이다. 이것은 전구체의 기판 표면으로의 전달이 불균일하다는 문제를 유발할 수 있다.
문헌[Per Martensson 등, "Atomic Layer Epitaxy of Copper on Tantalum", Chem. Vap. Deposition, Vol. 3, No. 1(1997), pp. 45-50 ("Per Martensson II")]과 공개된 미국 특허 출원 2002/0106846호에는, 구리 공급원으로서 염화구리(+1)를 사용하고 염화구리로 된 흡착된 단층을 환원시키기 위한 환원제로서 각각 수소 기체 또는 트리에틸 붕소(TEB)를 사용하여 구리 시드 층을 성장시키는 ALD 공정이 개시되어 있다. 염화구리는 휘발성이 비교적 낮고 융점이 높기(430℃) 때문에 증기 전달에 어려움이 있다.
공개된 미국 특허 출원 US2002/0004293A1은 구리 산화물 막을 성장시키는 ALD 방법을 개시하고 있다. Cu+2(thd) 구리 전구체와 오존을 교대로 하여 ALD 공정으로 구리 산화물 막을 성장시킨다. 이어서 각종 시약을 사용하여 구리 산화물 층을 환원시킬 수 있다. Per Martensson I에서와 같이, 이 방법은 벌키한 Cu+2(thd) 구리 전구체를 사용해야 하는 애로점이 있다. 또한, 오존 전구체는 하부 배리어 층을 산화시켜 기판을 비가역적으로 손상시킬 가능성이 있는 강력한 산화제이다.
또한, 상기 인용한 문제점들 외에, 구리 ALD 막을 형성하는 종래 기술의 방법들은 구리 전구체와 하부 기판 사이에 흡수가 비교적 약한 문제가 있다. 기판 표면 상의 히드록실 기로 인하여 트리메틸알루미늄 전구체로부터의 알루미늄이 산소와 강한 결합을 형성하는 알루미늄 산화물 층을 성장시키는 ALD 공정과는 달리, 구리 층을 성장시키는 종래 기술의 ALD 공정에서는 금속 또는 금속 산화물 기판 표면에 강하게 배위 결합하는 부위 또는 전구체를 표면에 결합시키는 화학 반응성이 결여되어 있기 때문에 기판 표면 상에서의 구리 전구체의 화학흡착이 비교적 약할 수 있다. 이론에 구애받지 않으면서, 이러한 흡수가 약할 수록 간헐성의 고르지 못한 피복율을 산출하여, 기판의 일부 영역이 불완전한 피복율을 나타내는 반면 다른 영역은 하나 이상의 단층의 피복율을 나타내어, 결국 고르지 않고 거친 구리 막이 형성될 수 있다. 하부 기판과 구리 전구체 간의 강한 화학 결합 또는 상대적 유인력이 없기 때문에, 구리 전구체를 환원시키기 전에 균일한 단층 피복율의 달성이 또 다른 해결 과제이다. 따라서, 반응기의 압력, 전구체의 흐름, 캐리어 기체의 선택 등을 조심스럽게 제어하여 균일한 단층 피복율을 달성해야 한다. 따라서, 이들 파라미터를 위한 처리 윈도우는 협소해질 것이며, 공정 수율 감소와 처리량 감소 가능성이 증가된다.
따라서, 정합성이 탁월한 화학흡착된 층을 산출하는 기판의 표면에, 구리 또는 구리 함유 막과 같은 얇은 금속 막을 형성하는 방법, 특히 ALD계 방법의 제공이 필요한 실정이다. 하부 기판 재료 또는 하부 확산 배리어 및/또는 접착력 촉진 재료에 대한 접착력이 향상된 금속, 특히 구리 또는 구리 함유 막의 제공도 또한 필요하다.
본 명세서에 개시된 모든 참조 문헌은 그 전문이 참고 인용된다.
본 발명은 기판 표면의 적어도 일부에 금속 층을 형성하는 방법을 제공하여, 당업계의 모든 요구는 아닐지라도 일부 요구를 충족시킨다. 구체적으로, 본 발명의 일 측면에 따르면, 할로겐 함유 전구체 및 금속 함유 전구체로부터 금속 할로겐화물 층을 기판 표면의 적어도 일부에 성장시키는 단계 및 금속 할로겐화물 층을 환원제에 노출시켜 금속 층을 제공하는 단계를 포함하는, 반도체 기판 상에 금속 층을 증착시키는 방법이 제공된다.
본 발명의 추가의 측면에 따르면, 기판 표면을 할로겐 함유 전구체 및 금속 함유 전구체와 접촉시켜 표면 상에 금속 할로겐화물 층을 성장시키는 단계[전구체 내의 할로겐 및 금속이 반응하여 금속 할로겐화물 층을 형성함], 및 금속 할로겐화물 층을 환원제에 노출시켜 금속 층을 제공하는 단계를 포함하는, 기판의 표면에 금속 층을 증착시키는 방법이 제공된다.
본 발명의 또 다른 측면에 따르면, 산성 화합물을 포함하는 할로겐 함유 전구체 및 금속 함유 전구체로부터 금속 할로겐화물 층을 기판 표면의 적어도 일부에 성장시키는 단계[반도체 기판은 금속 할로겐화물 층이 성장하는 배리어 물질을 포함함]; 및 금속 할로겐화물 층을 환원제에 노출시켜 금속 층을 제공하는 단계를 포함하는, 반도체 기판 표면에 금속 층을 증착시키는 방법이 제공된다.
본 발명의 이들 측면 및 기타 측면은 하기 설명으로부터 더욱 명백해질 것이다.
도 1은 본 발명의 방법에 따라 제조된 금속 막을 갖는 반도체 기판의 단면도이다.
도 2a는 금속 할로겐화물 층 형성의 한 단계 중에 본 발명의 방법의 일 구체예를 취한 경우의 단면도이다.
도 2b는 금속 할로겐화물 층 형성의 또 다른 단계 중에 본 발명의 방법의 일 구체예를 취한 경우의 단면도이다.
도 2c는 금속 할로겐화물 층 형성의 또 다른 단계 중에 본 발명의 방법의 일 구체예를 취한 경우의 단면도이다.
본 발명은 하나 이상의 금속 함유 전구체 및 하나 이상의 할로겐 함유 전구체로부터 금속 할로겐화물 층을 성장시켜 시드 층, 바람직하게는 구리 또는 구리 함유 막을 제조하는 개선된 방법을 제공한다. 본 발명의 바람직한 구체예에서, 금속 할로겐화물 층은 ALD 공정으로 성장한다. 이들 구체예에서, 전구체 내의 금속및 할로겐 원소는 반응하여 금속 할로겐화물 층을 형성한다. 금속 할로겐화물 층이 적절한 두께가 되기 전 또는 후에, 금속 막을 환원제에 노출시켜 금속 층을 제공한다. 본 발명의 방법은, 구리 막이 구리 할로겐 전구체로부터 형성되는 종래의 ALD 방법과는 다르다. 종래 방법에서, 구리 할로겐화물은 휘발성 전구체로서 사용되는 반면에, 본 발명에서는 구리 할로겐화물은 성장된 후에 환원되어 구리 또는 구리 함유 막을 제공한다. 종래 방법과는 달리, 본 발명의 방법은 금속 및 할로겐 원자 상호 간에 그리고 하부 기판 표면에 대한 상호작용으로 생기는 강한 화학흡착력으로 인하여 양호한 접착력을 제공한다.
본 발명의 일부 바람직한 구체예에서, 본 발명의 방법은 인터커넥트 물질로서 사용된 전도성 금속의 벌크 증착 전에 얇고 정합성인 금속 막 또는 시드 층을 제조하는 데 사용될 수 있다. 도 1은 본 발명에 따라 제조된 금속 막을 포함하는 예시적 반도체 기판의 단면도이다. 도 1에 예시된 바와 같이, 반도체 기판(100)은 이전의 금속화 층으로부터 증착된 전도성 층(105)을 포함하고, 물질을 제거하여 전도성 물질을 증착시키기 위한 상감 세공된 영역(110)을 형성한다. 본 발명에 있어서, 용어 기판은 본 발명의 금속 막이 도포될 수 있는 임의의 워크피스 뿐 아니라 그 표면에 형성될 수 있는 기타 물질 층을 의미한다. 도 1에 제시된 구체예에서, 반도체 기판(100)은 배리어 층(120), 배리어 층(120) 상에 증착되는 금속 막 또는 시드 층(130)과, 벌크 전도성 물질(140)을 포함한다. 벌크 전도성 물질(140)은 CMP 공정에 앞서 설명된다.
본 발명의 일부 바람직한 구체예에서, 배리어 층(120) 및 금속 막(130)을ALD 공정으로 기판 표면 상에 증착시키는 것이 바람직하다. 통상적으로 ALD 공정은 미국 캘리포니아주 서니베일 소재의 지너스 인코포레이티드가 제조하는 CVD 반응기 또는 ASM 마이크로케미스트리 인코포레이티드가 시판하는 F-120 ALD 반응기와 같은 공정 도구에서 실시된다. ALD 공정을 위한 적절한 공정 도구의 추가의 예는, 예컨대 공개된 미국 특허 출원 2002/0106846A1의 도 1 및 관련 설명과 미국 특허 제6,368,954호의 도 4 및 관련 설명에서 찾을 수 있다. 이들 구체예에서, 할로겐 함유 전구체 및 금속 함유 전구체를 연속 전달하여 금속 할로겐화물 층을 형성한다. 본 발명의 대안적인 구체예에서, 금속 할로겐화물 층은 비-ALD 공정, 예컨대 CVD 공정으로, 기판 표면의 적어도 일부 상에서의 할로겐 함유 전구체와 금속 함유 전구체의 동시 반응으로 성장시킬 수 있다. 또 다른 구체예에서, 캐리어 기체로서 초임계 이산화탄소를 사용한 ALD 또는 CVD 유형의 반응으로 할로겐 함유 전구체 및 금속 함유 전구체를 기판 상에 연속 펄싱하여 금속 할로겐화물계 막을 형성할 수 있다.
전형적인 ALD 공정 과정에서, 하나 이상의 기상 또는 기화된 전구체를, 공정 사이클 내의 상으로서 본 명세서에서 언급한 교대 펄스로, 기판을 보유하는 공정 챔버로 도입한다. 각 공정 사이클은 흡착, 바람직하게는 화학흡착에 의해 물질의 약 1개 이하의 단층을 형성하는 것이 바람직하다. 층의 성장에 사용된 공정 사이클의 수는 목적하는 두께에 따라 다르지만, 일반적으로 1,000 사이클을 초과할 수 있다. 반도체 소자의 경우, 이중 상감 구조 내의 배리어 또는 시드 층의 두께가 목적하는 기능을 실시하는 데 충분할 때까지 공정 사이클을 반복한다.
ALD 공정에서, 기판은 화학흡착을 촉진하는 일정 범위의 온도에서 유지된다. 즉, 온도는 흡착된 종과 하부 기판 간의 온전한 결합을 유지할 만큼 낮지만, 전구체의 응축을 피하고 각 공정 사이클에서 목적하는 표면 반응을 위한 충분한 활성화 에너지를 제공할 만큼 높다. 공정 챔버 온도 범위는 0∼400℃, 바람직하게는 0∼300℃, 더욱 바람직하게는 0∼275℃일 수 있다. ALD 공정 중의 공정 챔버 내의 압력 범위는 0.1∼1000 Torr, 바람직하게는 0.1∼15 Torr, 더욱 바람직하게는 0.1∼10 Torr일 것이다. 그러나, 임의의 특정 ALD 공정에 대한 온도 및 압력은 내포된 하나 이상의 전구체에 따라 달라질 수 있다.
본 발명의 일부 바람직한 구체예에서, 공정 사이클의 각 펄스 또는 상은 사실상 자체 제한적인 것이 바람직하다. 본 명세서에 사용된 용어 "자체 제한성(self-limiting)"은, 흡착되거나 화학흡착된 단층이 형성된 후에 표면이 상내의 전구체에 대해 실질적으로 반응성이 없게 되는 것을 의미한다. 반응물 전구체는 공정 사이클의 각 상에서 과량으로 공급되어 증착시키고자 하는 기판 표면을 실질적으로 포화시키는 것이 바람직하다. 이러한 방식에서는, 표면 포화로 모든 이용가능한 반응성 부위에 반응물이 점유하게 되고, 자체 종결로 과도한 막 성장을 방지하는 것으로 생각된다. 이들 포화 및 자체 종결의 경쟁 메카니즘은 물질의 균일한 정합성 층을 제공한다.
전술한 바와 같이, ALD 공정을 사용하여 각각 도 1의 층(120) 및 (130)과 같은 배리어 층 또는 금속 막을 성장시킬 수 있다. 본 발명의 금속 막은, 2 이상의 전구체, 즉 할로겐 함유 전구체와 금속 함유 전구체로부터 금속 할로겐화물 층을성장시켜 형성한다. 그 다음 생성된 금속 할로겐화물 층을 하나 이상의 환원제에 노출시켜 금속 막을 형성한다. 도 2a 내지 2c는 금속 할로겐화물 층(210)의 성장의 각종 단계를 예시하는 본 발명의 공정의 일 구체예이다. 이러한 방식에서는, 할로겐 함유 전구체 및 금속 함유 전구체가 공정 챔버 내로 연속 도입되어 일련의 단층이 기판 표면(201) 상에 흡착, 바람직하게는 화학흡착된다.
도 2a는 집적 회로 제작 단계, 더욱 구체적으로는 금속 할로겐화물 층의 성장 중 일단계 과정에 있는 기판(200)의 예시적 부분을 나타내는 단면도이다. 공정 챔버 내로 전구체를 도입하거나 또는 펄싱하여 기판(200)의 표면(201)의 적어도 일부에 할로겐 함유 전구체를 화학흡착시킴으로써 금속 할로겐화물 층을 형성할 수 있다. 전구체(202)는 하나 이상의 할로겐 원자를 포함하는 것이 바람직하며, 상기 하나 이상의 할로겐 원자는 예컨대 배리어 층 형성과 같이 이전의 제조 단계에서 남은 종결된 표면 또는 하부 기판 표면으로 유인될 수 있다. 이론에 구애받지 않으면서, 할로겐 함유 전구체는 금속 함유 전구체의 후속 펄스와 반응하여 금속 할로겐화물 층과 다른 휘발성 부산물을 제공할 수 있는 단층을 형성하는 것으로 생각된다.
적절한 할로겐 함유 전구체의 비제한적인 예로는, 할로겐 함유 실란; 알킬클로로실란, 알킬브모로실란 또는 알킬요오도실란; 규소 할로겐화물 화합물, 예컨대 사염화규소, 사브롬화규소 또는 사요오드화규소; 할로겐화된 주석 화합물, 예컨대 알킬클로로스타난, 알킬브로모스타난 또는 알킬요오도스타난; 게르만 화합물, 예컨대 알킬클로로게르만, 알킬브로모게르만 또는 알킬요오도게르만; 붕소 트리할로겐화물 화합물, 예컨대 삼염화붕소, 삼브롬화붕소 또는 삼요오드화붕소; 알루미늄 할로겐화물 화합물, 예컨대 염화알루미늄, 브롬화알루미늄 또는 요오드화알루미늄; 알킬알루미늄 할로겐화물; 갈륨 할로겐화물 화합물, 예컨대 삼염화갈륨, 삼브롬화갈륨 또는 삼요오드화갈륨; 또는 이의 조합물 등이 있다. 상기 화합물들의 유도체도 사용할 수 있다.
일부 바람직한 구체예에서, 할로겐 함유 전구체는 산성 화합물을 포함한다. 이들 화합물의 비제한적인 예로는 할로겐화수소산(예, 염화수소(HCl), 브롬화수소(HB), 요오드화수소(HI)) 또는 불소화된 산(예, 트리플루오로아세트산 또는 트리플루오로메틸설폰산) 등이 있다. 불소화된 산 화합물은, 차후에 구리 금속으로 환원될 수 있는 구리 트리플루오로메틸설포네이트와 같은 불소화된 구리 화합물을 산출한다.
할로겐 함유 전구체가 산성 화합물을 포함하는 구체예에서, 산성 화합물은 H+이온을 방출하여 기재 표면을 양성자화시켜서, 금속 함유 전구체의 금속 원자와 양성자화된 표면 간의 후속 반응을 촉진할 수 있다. 예를 들어, 할로겐 함유 전구체가 HCl을 포함하고 금속 함유 전구체가 Cu(I)(hfac)(tmvs)[여기서, (hfac)는 헥사플루오로아세틸아세톤이고 (tmvs)는 트리메틸비닐실란임]를 포함하는 경우, HCl은 단층을 형성하고, Cu(I)(hfac)(tmvs)의 유입 펄스는 단층의 HCl과 반응하여 H(hfac), tmvs 및 CuCl을 형성하는 것으로 생각된다. 이론에 구애받지 않으면서, 생성된 CuCl 층은 HCl의 후속 펄스에 의해서 재양성자화될 수 있는 것으로 생각된다. 이러한 방식에서, 할로겐 함유 전구체의 비교적 작은 할로겐 원자는 조밀하게팩킹된 단층을 형성하여, 금속 함유 전구체의 금속 원자가 반응할 수 있는 반응성 부위를 추가로 제공할 수 있다. 전술한 인자 - 하부 표면의 양성자화, 조밀하게 팩킹된 할로겐화물 함유 단층 및 추가의 반응성 부위 -는 금속 할로겐화물 층의 증착 균일성 및 화학흡착의 강도를 향상시킬 수 있다.
본 발명의 추가의 구체예에서, 할로겐 함유 전구체는 비산성일 수 있다. 즉, 하부 기판 표면을 양성자화하지 않는다. 이러한 구체예의 일례에서는 할로겐 함유 전구체로서 트리메틸클로로실란("(CH3)3SiCl")과 같은 알킬클로로실란을 사용할 수 있다. 금속 함유 전구체가 Cu(I)(hfac)(tmvs)를 포함하는 경우, (CH3)3SiCl과 Cu(I)(hfac)(tmvs) 간의 반응은 생성물 CuCl, tmvs 및 (CH3)SiOC(CF3)CHC(O)CF3[이 생성물은 헥사플루오로아세틸아세톤의 트리메틸실릴엔올에테르임]를 생성한다.
선택된 전구체에 따라서, 0∼450℃, 바람직하게는 0∼350℃, 더욱 바람직하게는 25∼200℃ 범위의 온도에서 기체로서 할로겐 함유 전구체를 공정 챔버 중에 도입한다. 할로겐 함유 전구체를 캐리어 기체와 조합하여 전구체의 공정 챔버로의 수송을 보조할 수 있으며, 캐리어 기체의 비제한적인 예로는 헬륨(He), 질소(N2), 아르곤(Ar) 또는 이의 조합물 등이 있다. 일부 구체예에서, 전구체는 융점이 공정 온도보다 높다. 그러나, 기체는 노출된 표면을 포화시키기에 충분한 농도로 기판에 종을 수송하기 위한 공정 조건 하에 충분한 증기압을 나타낸다는 점에서 여전히 "휘발성"인 것으로 생각된다. 본 발명의 또 다른 구체예에서, 상기 할로겐 함유 전구체 중 일부를 적절한 용매에 용해시키고, 생성된 용액으로부터 유래한 증기를 캐리어 기체와 함께 또는 캐리어 기체 없이 공정 챔버로 수송할 수 있다. 적절한 용매의 비제한적인 예로는 탄화수소(예, 펜탄 또는 핵산); 할로카본; 에테르(예, 에틸에테르(Et2O) 또는 테트라히드로푸란("THF")); 니트릴(예, CH3CN); 또는 방향족 화합물(예, 톨루엔) 등이 있다.
할로겐 함유 전구체의 층(202)이 기판(200)의 표면(201)에 화학흡착된 후에, 진공 또는 기타 수단으로 공정 챔버로부터 임의의 과량의 전구체를 제거한다. 일부 구체예에서, 캐리어 기체와 동일한 기체로 구성될 수 있는 퍼지 기체의 펄스를 공정 챔버 내에 공급하여 공정 챔버나 기판으로부터 반응 부산물 또는 할로겐 함유 전구체로부터 임의의 잔류물을 추가로 제거할 수 있다. 퍼지 사이클 지속 시간은 0.1∼1,000초, 바람직하게는 0.1∼60초, 더욱 바람직하게는 0.1∼2초일 수 있다. 퍼지 단계는 공정 사이클의 각 단계 후에 실시할 수 있다.
공정 챔버를 할로겐 함유 전구체로 퍼징한 후에, 금속 함유 전구체의 펄스를 공정 챔버 내로 도입한다. 금속 함유 전구체는 구리를 포함하는 것이 바람직하다. 적절한 금속 함유 전구체의 예로는 Cu(I)β-디케토네이트 (L)[여기서, (L)은 올레핀, 디엔, 실릴 올레핀, 실릴알킨의 알킨, 이소니트릴, 일산화탄소, 트리알키포스핀과 같은 안정화 리간드임]; Cu(II) 비스(β-디케토네이트); Cu(II) 비스(β-디이민); Cu(I) β-디이민(L)[여기서, (L)은 올레핀, 실릴 올레핀, 실릴알킨의 알킨, 디엔, 이소니트릴, 일산화탄소, 트리알키포스핀과 같은 안정화 리간드임]; Cu(I) 알콕시드; Cu(I) 아미드; Cu(II) β-케토이민; Cu(I) β-케토이민(L)[여기서, (L)은 올레핀, 실릴 올레핀, 실릴알킨의 알킨, 디엔, 이소니트릴, 일산화탄소, 트리알키포스핀과 같은 안정화 리간드임]; Cu(II) 비스(알콕시아민); Cu(I) 알킬; Cu(I) 아릴; 또는 Cu(I) 페녹시드 등이 있다.
특정한 바람직한 구체예에서, 금속 함유 전구체는 하기 화학식 1로 표시되는 하나 이상의 화합물일 수 있다.
상기 식에서 M 및 M'는 각각 Cu, Ag, Au, Os, 또는 Ir과 같은 금속이고; X 및 X'는 각각 N 또는 O이며; Y 및 Y'는 각각 Si, C, Sn, Ge, B 또는 Al이고; Z 및 Z'는 각각 C, N 또는 O이며; R1, R2, R1' 및 R2'는 알킬, 알키닐, 알케닐, 부분적으로 불소화된 알킬, 아릴, 알킬 치환된 아릴, 부분적으로 불소화된 아릴, 플루오로알킬 치환된 아릴, 트리알킬실릴 또는 트리아릴실릴의 임의의 조합일 수 있으며; R3, R4, R3' 및 R4'는 수소, 알킬, 부분적으로 불소화된 알킬, 트리알킬실릴, 트리아릴실릴, 트리알킬실록시, 트리아릴실록시, 아릴, 알킬 치환된 아릴, 부분적으로 불소화된 아릴, 플루오로알킬 치환된 아릴 또는 알콕시의 임의의 조합일 수 있으며; R5, R6, R5' 및 R6'는 수소, 알케닐, 알키닐, 알킬, 부분적으로 불소화된 알킬, 아릴, 알킬 치환된 아릴, 부분적으로 불소화된 아릴, 플루오로알킬 치환된 아릴, 트리알킬실릴, 트리아릴실릴, 트리알킬실록시, 트리아릴실록시, 알콕시,SiR7R8N(R9R10) 기 또는 SiR7R8OR11 기[여기서, R7, R8, R9, R10 및 R11은 알킬일 수 있음]의 임의의 조합일 수 있다. 모든 치환에 있어서, 알킬 및 알콕시는 탄소 원자가 1∼8개일 수 있으며, 알케닐 및 알키닐은 각각 탄소 원자가 2∼8개일 수 있고, 아릴은 탄소 원자가 6개일 수 있다. X 및 X'= O인 구체예에서, 화학식은 전술한 바와 같은 치환기 R1 및 R1'만을 보유한다. Z 및 Z'= O인 구체예에서, 치환기 R5, R6, R5' 및 R6'는 없다. Z 및 Z'= N인 구체예에서, 치환기 R6 및 R6'는 없다. 성분 X/X'; Y/Y'; 및/또는 Z/Z'가 각각 치환기 쌍 R1/R2 및 쌍 R1'/R2'; 쌍 R3/R4 및 쌍 R3'/R4'; 및/또는 쌍 R5/R6 및 쌍 R5'/R6'을 보유하는 임의의 구체예에서, 각 쌍을 포함하는 성분은 독립적으로 함께 연결되어 고리 구조를 형성할 수 있다. 또한, 치환기 쌍 R7 및 R8과 쌍 R9 및 R10을 포함하는 성분은 서로 연결되어 고리 구조를 형성할 수 있다. 예를 들어, X 및 X'가 N인 구체예에서, 쌍 성분 R1 및 R2는, 쌍 성분 R1' 및 R2'에서와 같이 서로 연결되어 고리 구조를 형성할 수 있다. 금속 함유 전구체의 추가의 예는, 이를 제조하는 방법과 함께, 본 발명의 양도인에게 양도되고 참고 인용된 공개된 미국 특허 출원 2002/0013487[계류중인 출원 대리인 문서 번호 06023P2 미국 일련 번호 T.B.D.]에 개시되어 있다.
선택된 전구체에 따라서, 0∼450℃, 바람직하게는 0∼350℃, 더욱 바람직하게는 15∼200℃ 범위의 온도에서 기체로서 금속 함유 전구체를 공정 챔버 내로 도입한다. 할로겐 함유 전구체에서와 같이, 금속 함유 전구체의 기상 또는 기화된 형태를 본 명세서에 개시된 임의의 캐리어 기체와 같은 캐리어 기체와 조합할 수 있다. 금속 함유 전구체는 표적 기판 상에 단층 피복율을 달성할 수 있는 양으로 공정 온도에서 공정 챔버로 증기를 전달하기에 충분한 휘발성을 보유해야 한다. 또한, 금속 함유 전구체는 금속 함유 증기를 제공할 수 있도록 본 명세서 중에 개시된 임의의 용매와 같은 용매 중에서 적어도 부분적으로 용해된 고체일 수 있으며, 상기 금속 함유 증기는 생성 용액의 기화로 공정 챔버에 이송된다.
도 2b를 참조하면, 금속 함유 전구체로부터의 금속 층(203)이 금속 함유 전구체의 도입에 반응하여 적어도 부분적으로 할로겐 층(202) 상에 화학흡착된 상태로 예시적으로 도시되어 있다. 이론에 구애받지 않으면서, 금속 층(203)은 할로겐 층(202)에서와 같이 유사한 자체 제한 방식으로 형성된 것으로 생각된다. 도 2c를 참조하면, 각 금속 층(203)과 할로겐 층(202)은 임의의 조합으로 직접 접촉하여 각 공정 사이클에서 금속 할로겐화물 서브층(205)을 형성하며, 이 때 금속 층과 할로겐 층 중 어느 하나, 또는 둘다는 단층이거나, 또는 어느 것도 단층이 아닐 수 있다. 금속 할로겐화물 서브층(205)은 할로겐 층(202) 및 금속 층(203) 간의 화학 반응 생성물이다.
금속 함유 전구체가 기판(200) 상의 할로겐 층(202)에 화학흡착되어 금속 함유 층(203)을 형성한 후에, 진공 또는 유사한 수단으로 공정 챔버로부터 과량의 금속 함유 전구체 기체 및 반응 부산물을 제거할 수 있다. 할로겐 함유 전구체에 대해서, 퍼지 기체의 펄스를 공정 챔버에 공급하여 이의 제거를 용이하게 할 수 있다.
도 2c를 다시 참조하면, 충분한 두께를 갖는 소정의 금속 할로겐화물 층(210)이 얻어질 때까지, 금속 할로겐화물 서브층(205)이 성장하고 화살표(207)로제시되는 다수의 공정 사이클을 실시한다. 금속 할로겐화물 층(210)은, 예를 들어 두께가 0.5∼10,000 Å, 바람직하게는 1∼약 100 Å, 더욱 바람직하게는 1∼20 Å일 수 있다.
도 2a 내지 2c에서, 금속 할로겐화물 층(210) 성장은 기판(200) 상의 할로겐 함유 화합물의 화학흡착 후, 금속 함유 화합물의 화학흡착으로부터 출발한 예가 도시되어 있다. 대안적으로, 금속 할로겐화물 층(210) 형성은 기판(200) 상의 금속 함유 화합물의 화학흡착 후, 할로겐 함유 화합물의 화학흡착으로 개시될 수 있다. 화학흡착 순서는 하부 기판의 표면 및 상 화학에 따라 달라질 수 있다.
본 발명의 일부 구체예에서, 기판 표면은 금속 할로겐화물 층이 증착된 배리어 층을 보유한다. 배리어 물질은 정합성이 높은 매우 얇은 박막으로 성장해야 하기 때문에, 이들 층은 ALD에 의해 성장하는 것이 바람직하다. 통상적으로, 탄탈(Ta)을 사용하여 배리어 층을 형성할 수 있다. 배리어 층을 형성하는 데 사용된 적절한 화합물은 실질적으로 질화티탄, 예컨대 TiN, 질화텅스텐, 예컨대 WN, 질화탄소텅스텐, 예컨대 WCN, 질화탄탈, 예컨대 TaN, 탄탈(Ta), 전술한 것들의 규소 화합물(예, TiSiN, WSiN 또는 TaSiN), 또는 이의 혼합물 및 유도체로 구성된 화합물 등이 있으나, 이에 국한되는 것은 아니다. 질화텅스텐 배리어 층은 전구체로서 WF6및 NH3, 또는 W(CO)3및 NH3를 사용하여 형성할 수 있다. 전구체로서 TaCl5및 NH3를 사용하여 질화탄탈 배리어 층을 형성할 수 있다. 공개된 미국 특허 출원 2002/0106846호에는 질화티탄 배리어 층의 형성예가 제시되어 있다.
일부 바람직한 구체예에서, 시드 층 형성을 위한 ALD 공정을 실시하기 전에 배리어 층 형성을 위한 ALD 공정을 실시한다. 일부 바람직한 구체예에서, 배리어 층 형성의 최종 단층은, 예를 들어 TaN 배리어 층을 위한 질소 종으로 마무리하여 배리어 층과 시드 층 사이의 계면간 결합을 촉진할 수 있다. TaN 배리어 층을 갖는 구체예에서, 최종 단층은 Ta-NH2, Ta=NH 또는 Ta=N-Ta와 같은 표면 기를 포함할 수 있다. 이들 표면 기는 할로겐 함유 전구체, 예컨대 유리 기체로서의 산 종(예, HCl으로부터 또는 [R3NH]+[C]-와 같은 4차 암모늄 종으로부터 수용하기에 매우 적합할 수 있다. 배리어 층의 질소 종과 할로겐 함유 전구체의 산 종 간의 반응은 [Ta=NH2]+[Cl]_또는 [Ta-NH3]+[Cl]_와 같은 표면 종을 제공할 수 있다. 이와 마찬가지로, 탄탈 금속을 질화시킨 다음, 질화된 탄탈 금속을 HCl과 같은 할로겐 함유 산 종으로 처리하여 CVD TaN 또는 ALD를 통해 유사한 TaN 표면 종을 제조할 수 있다. WCN과 같은 기타 금속 및 질소 함유 배리어 층을 할로겐 함유 산 종에 노출시켜 양성자화할 수 있다. 양성자화된 단층을 적절한 금속 함유 전구체, 바람직하게는 구리 함유 전구체와 접촉시킨 다음, 할로겐 함유 산 종과 접촉시킬 수 있다. 이러한 방식으로, 본 명세서에 요약된 바와 같이 일련의 공정 사이클을 반복하여 금속 할로겐화물 층을 형성할 수 있다. 금속 할로겐화물 층의 성장을 완료하기 전 및/또는 후에 환원제로 할로겐화물을 제거할 수 있다. 일단 모든 할로겐화물이 제거되면, 구리가 하부 질화탄탈 배리어 층과 긴밀하게 접촉하게 되어 높은 접착 강도를 얻을수 있다. 또한, 이론에 구애받지 않으면서, 이 방법에서는 구리와 탄탈의 계면에서 불소화된 리간드의 분해로 인해 불량하게 접착되는 막을 산출하는 것으로 일반적으로 알려진 불소화된 구리 전구체를 사용할 수 있다.
전술한 바와 같이, 금속 할로겐화물 층이 성장한 후에, 금속 할로겐화물 층이 환원제에 노출되어 금속 막 또는 시드 층을 형성한다. 금속 할로겐화물 층을 환원제에 노출시키는 단계는, 금속 할로겐화물 층의 완성 전 또는 후에 실시할 수 있다. 이 단계를 간헐적으로 실시할 수도 있다. 즉, 완전한 금속 할로겐화물 층의 성장이 완료된 후보다는 1회 이상의 공정 사이클을 실시한 후에 이 단계를 실시할 수 있다. 이들 구체예에서, 구리 할로겐화물과 같은 다수의 금속 할로겐화물의 단층을 구리 금속으로 환원시킨 다음 금속 할로겐화물 층의 성장을 완료한다. 환원제는 통상적으로 기상 형태로 금속 할로겐화물 층에 노출된다. 이들 구체예들에서, 단계가 실시되는 온도 범위는 0∼400℃, 바람직하게는 25∼200℃, 더욱 바람직하게는 25∼100℃이고, 압력 범위는 0.1∼1000 Torr, 바람직하게는 0.1∼100 Torr, 더욱 바람직하게는 0.1∼10 Torr이다. 추가의 구체예에서, 금속 할로겐화물 층을 적절한 환원제를 함유하는 액체에 노출시켜 금속 막을 형성할 수 있다. 적절한 환원제의 예로는 수소 기체, 원거리 수소 플라즈마, 실란, 보란, 알란, 게르만, 히드라진 또는 이의 혼합물 등이 있으나, 이에 한정되는 것은 아니다.
일부 바람직한 구체예에서, 금속 할로겐화물 층을 실란으로 환원시킬 수 있다. 실란으로 금속 할로겐화물 층을 환원시키면 금속 할로겐화물 층으로부터의 할로겐화물의 제거가 향상될 수 있는 것으로 생각된다. 예를 들어, 디에틸실란과 염화구리의 반응은 구리 금속과 화합물 디에틸클로로실란을 산출한다. 따라서, 할로겐화물은 규소에 대한 공유 결합을 형성하기 때문에 구리막으로부터 할로겐화물을 효과적으로 제거할 수 있다. 이것은, 금속 함유 막을 형성하는 데 금속 할로겐화물을 사용한 CVD 또는 ALD 공정에서 통상적으로 관찰되는 것보다 금속 함유 막으로부터 할로겐화물을 제거하는 개선된 방법을 제공할 수 있다. 비교하면, 염화티탄과 암모니아 기체 간의 ALD 또는 CVD 공정으로 질화티탄이 형성되어, 방출된 염화물이 염화암모늄으로서 막으로부터 배출된다. 염화암모늄 종은 암모니아 및 HCl로 다시 쉽게 해리될 수 있는 휘발성 염으로서 암모늄 이온에 결합된 할로겐화물을 제공하므로, 금속 함유 막으로부터 염화물을 제거하기 위한 매개체로서의 암모늄 염의 효능이 제한된다.
구리 합금 막과 같이 혼합된 금속 합금 박막을 ALD로 형성하는 데 있어서 본 발명의 방법을 사용할 수 있다. 하나 이상의 금속을 ALD 성장된 막으로 혼입하여 전자이동 저항과 같은 금속 막의 성능 속성을 향상시킬 수 있다. 구리 막의 경우, 하나 이상의 금속, 비제한적인 예로서 Ag, Au, Os, Ir, Pt, Pd, Re, Rh, Ni, Co 또는 Ru를 합금 금속으로서 사용할 수 있다. 이들 구체예에서, 금속 할로겐화물 층을 ALD로 성장시킨 다음, 제1층 금속과는 다른 하나 이상의 금속의 추가층 또는 합금 함유 층을 성장시킨다. 성장 단계가 완료된 후에, 제1 금속 할로겐화물 및 합금 금속 할로겐화물을 환원시켜 금속 합금 막을 형성한다. 제1 금속 할로겐화물 층 : 합금 금속 할로겐화물 층의 비율은, 환원 후에 최종 금속 합금의 조성을 결정한다. 제1 금속 할로겐화물 층의 완성 전 또는 후에 합금 금속 함유 할로겐화물 층을 성장시킬 수 있다. 예를 들어, ALD 구리 할로겐화물 성장이 일시적으로 정지되고, 유사한 ALD 또는 CVD 기법을 사용하여 상이한 금속 할로겐화물의 새로운 층을 증착시킨다. 구리 할로겐화물 ALD를 재개할 수 있다. 생성된 교호적인 금속 할로겐화물의 샌드위치 구조를 화학적으로 환원시켜 금속 합금을 형성할 수 있다.
본 발명은 하기 실시예를 참조하여 상세히 예시될 것이지만, 본 발명은 이에 한정되는 것으로 간주되어서는 안된다. 다음 실시예에서는, 원소 분석은 퍼킨 엘머 2400 시리즈 분석기에서 실시하였다. XRD 측정값은 2.0초 계수 시간과 길고 미세한 포커스 및 0.02°스텝 사이즈에서 2200 와트, 세라믹 X-선 튜브, 평행광선 광학으로 10∼75°로부터 즉석 모드에서 사용한 Siemens/Bruker D5000 분광분석기에서 얻었다. EDX 분석은 히타치 S-750 주사 전자 현미경에서 실시하였다. 실시예에 대한 G.C.M.S. 스렉트럼은 HP-5MS가 구비된 5972 시리즈 질량 선택적 검출기와 휴렛 팩커드 5890 시리즈 11 G.C.에서 실시하였다.
실시예
실시예 1: 염화수소로 테트라히드로푸란 중에 용해된 Cu(I)(hfac)(tmvs)의 처리
본 발명의 양도인의 분사인 슈마커 인코포레이티드가 CupraSelect(등록상표)로 시판하는 Cu(I)(hfac)(tmvs) 23.2 g을, 용매를 제공하기 위해 질소 대기하에서 교반하면서 용매 테트라히드로푸란(THF) 약 250 ㎖ 중에 용해시켰다. 1 몰 당량의 염화수소(HCl)(디에틸 에테르 중 2.0 M)를 실온에서 교반하면서 용액에 서서히 첨가하였다. HCl을 첨가하면 백색 염화구리 분말 샘플 3.67 g(이는 이론치의 58%임)이 즉각 침전되었다. 샘플을 여과하고 펌핑 건조하였다. 그 다음 전체 공정을 반복하여 염화구리로 된 총 2개의 샘플을 얻었다.
양 샘플의 원소 분석 결과, 제1 샘플은 0.0 중량% 탄소 및 0.0 중량% 수소를 함유하였으며, 제2 샘플은 0.14 중량% 탄소 및 0.05 중량% 수소를 함유하였다. 제2 샘플의 XRD 측정으로부터 제2 샘플이 순수한 염화구리를 함유한다는 것을 확인하였다. 제2 샘플을 실온에서 밤새 과량의 디에틸실란으로 처리하여 구리색 침전물을 얻었다. 구리색 침전물의 원소 분석 결과, 침전물은 0.08 중량% 탄소 및 0.0 중량% 수소를 함유하였다. 구리 침전물의 XRD 측정으로부터 이 침전물이 거의 순수한 구리임을 확인하였다.
상기 제조된 염화구리 샘플의 환원에서와 동일한 조건 하에 염화구리와 디에틸실란 간의 독립적 반응은 구리 침전물과 함께, GCMS로 확인할 수 있는 디에틸클로로실란을 형성하였다.
실시예 1은 Cu(I)(hfac)(tmvs)와 같은 구리 함유 전구체 및 HCl과 같은 염소 함유 전구체가 반응하여 염화구리 종을 형성한 다음, 디에틸실란과 같은 환원제로 환원시켜 구리 금속을 형성할 수 있다는 것을 예시한 용액계 모델이다. 구리계 고체는 불용성 무기 염과 금속으로서 용액으로부터 침전되기 때문에 구리계 고체가 전적으로 순수하지 않을 수 있을 것으로 예상된다. 따라서, 구리 고체는 미반응 유기 리간드를 미량 함유할 수 있다. 상응하는 ALD 실험 또는 실시예 3에서, 단층별 화학 반응은 더욱 완전하여, 순도가 높은 막을 얻을 수 있을 것으로 기대된다.
실시예 2: HCl로 THF 중에 용해된 [-CuNMe 2 SiMe 2 CH 2 CuNMe 2 SiMe 2 CH 2 -] 처리
공개된 미국 특허 출원 2002/0013487호에 개시된 방법 중 하나의 방법에 따라서 제조된 [-CuNMe2SiMe2CH2CuNMe2SiMe2CH2-] 6.9 g을, 반응 혼합물을 제공하기 위해서 질소 대기하에서 교반하면서 THF 약 100 ㎖ 중에 용해시켰다. HCl(디에틸 에테르 중 2.0 M) 2몰 동량을 교반하면서 실온에서 반응 혼합물에 첨가하였다. 생성된 반응으로 염화구리 침전물 샘플 3.02 g(이론치의 78%)을 산출하였다. 샘플을 여과하고 펌핑 건조하였다.
샘플의 원소 분석 결과로부터 샘플이 1.8 중량% 탄소, 0.00 중량% 수소 및 0.91 중량% 질소를 함유하는 것을 확인하였다. 샘플의 XRD 측정으로 샘플이 순수한 염화구리를 함유하는 것으로 밝혀졌다.
그 다음 샘플을 실온에서 밤새 과량의 디에틸실란으로 처리하여 구리색 고체를 산출하였다. 구리색 고체의 원소 분석 결과, 1.54 중량% 탄소, 0.00 중량% 수소 및 0.75 중량% 질소를 함유하는 것으로 밝혀졌다. 구리색 고체의 XRD 측정 결과, 이 샘플은 순수한 구리를 함유하는 것으로 나타났다.
실시예 2는 구리 함유 전구체 [-CuNMe2SiMe2CH2CuNMe2SiMe2CH2-] 및 염소 함유 전구체 HCl이 반응하여 염화구리를 형성하고, 이를 디에틸실란과 같은 환원제로 처리하여 구리 금속을 형성한다는 것을 예시하는 용액계 모델이다.
실시예 3: Cu(I)(hfac)(tmvs) 및 염화수소를 이용한 CuCl 막의 성장 후, 디에틸실란 환원에 의한 Cu 막의 ALD 제조
TiN으로 된 200 Å 두께의 확산 층으로 코팅된 3" ×0.5" 규소 웨이퍼를, 3-웨이 혼합 밸브가 구비된 챔버로 구성된 ALD 반응기의 챔버에 두어 대기압 하에서 할로겐 함유 전구체, 질소 및 금속 함유 전구체로 챔버를 순차 퍼징할 수 있다. 웨이퍼를 25℃에서 유지한다. 구리 전구체인 Cu(I)(hfac)(tmvs)를 질소 대기 하에서 15℃의 온도로 냉각한다. 구리 전구체로부터의 증기를 2초간 약 1800 표준 cm3/분(sccm)의 유속으로 대기압 하에서 챔버로 도입한다. 챔버를 약 50초간 1800 sccm의 유속으로 질소 기체로 씻어내려 임의의 잔류 Cu(I)(hfac)(tmvs) 증기를 제거한다. 테트라히드로푸란 용매 중 무수 HCl 0.5M 용액으로부터의 증기를 1초간 1800 sccm으로 챔버에 도입한다. 챔버를 약 50초 펄스의 질소 기체로 씻어내려 임의의 잔류 HCl 증기를 제거한다. 구리 전구체 증기를 2초간 펄싱하고, 약 20∼30 nm의 막이 형성될 때까지 공정을 약 250 사이클 반복한다.
막의 EDX 분석 결과, 막은 원소 염소 및 구리로만 구성되거나 또는 염화구리로 구성되었다는 것을 확인하였다. 실온 및 대기압 하에서 막의 디에틸실란 증기로의 노출은 막의 색상 변화를 유발하였다. 디에틸실란 증기에의 노출 후에 막의 EDX 분석은, 염소가 존재하기 않거나 또는 막이 구리 금속으로 환원되었음을 나타내었다.
실시예 1에서 용액 모델링을 통해 설정된 바와 같이, 구리 함유 전구체인 Cu(I)(hfac)(tmvs)는 할로겐 함유 전구체 HCl과 반응하여 CuCl 막을 제공할 것이다. 환원제인 디에틸실란으로 CuCl 막을 환원시켜 구리 막을 형성하였다.
본 발명은 특정 실시예를 참조하여 상세히 설명하였지만, 본 발명의 범위 및취지 내에서 각종 변화 및 변형이 가해질 수 있음을 당업자라면 알 것이다.
반도체 산업에서, 구리 인터코넥트는 알루미늄보다 인터코넥트 물질로서 그 사용이 증가되는 추세이고, 구리는 알루미늄에 비해 전기 전도성이 우수하여 전류 운반능이 양호한 고속 인터커넥션을 산출할 수 있다. 본 발명에서는 반도체 기판 상에 금속 층을 형성하는 방법, 더욱 구체적으로, 원자층 증착을 통하여 시드 층, 특히 구리 및 구리 함유 막을 형성하는 방법 및 이를 포함하는 기판을 제공할 수 있다.

Claims (27)

  1. 할로겐 함유 전구체 및 금속 함유 전구체로부터 금속 할로겐화물 층을 반도체 기판 표면의 적어도 일부에 성장시키는 단계; 및
    금속 할로겐화물 층을 환원제에 노출시켜 금속 층을 제공하는 단계
    를 포함하는, 반도체 기판 표면 상에 금속 층을 증착시키는 방법.
  2. 제1항에 있어서, 상기 성장 단계는
    할로겐 함유 전구체를 기판 표면의 적어도 일부에 화학흡착시키는 단계; 및
    금속 함유 전구체를 기판 표면의 적어도 일부에 화학흡착시키는 단계를 포함하고,
    전구체 내의 금속 및 할로겐이 반응하여 금속 할로겐화물 층을 형성하는 것인 방법.
  3. 제1항에 있어서, 할로겐 함유 전구체 및 금속 함유 전구체를 순차 전달하여 금속 할로겐화물 층을 형성하는 것인 방법.
  4. 제1항에 있어서, 할로겐 함유 전구체 및 금속 함유 전구체를 동시 반응시켜 금속 할로겐화물 층을 형성하는 것인 방법.
  5. 제1항에 있어서, 할로겐 함유 전구체가 할로겐 함유 산, 할로겐 함유 실란, 알킬클로로실란, 알킬브로모실란, 알킬요오도실란, 할로겐화규소 화합물, 할로겐화된 주석 화합물, 게르만 화합물, 삼할로겐화붕소 화합물, 할로겐화알킬알루미늄 화합물, 할로겐화알루미늄 화합물, 할로겐화갈륨 화합물 또는 이의 조합으로 구성된 군에서 선택된 하나 이상인 것인 방법.
  6. 제5항에 있어서, 할로겐 함유 전구체가 할로겐 함유 산인 것인 방법.
  7. 제6항에 있어서, 할로겐 함유 전구체가 HCl인 것인 방법.
  8. 제1항에 있어서, 금속 함유 전구체가 구리를 포함하는 것인 방법.
  9. 제8항에 있어서, 금속 함유 전구체가 Cu(I)β-디케토네이트 (L)[여기서, (L)은 올레핀, 디엔, 실릴 올레핀, 실릴알킨의 알킨, 이소니트릴, 일산화탄소, 트리알키포스핀을 비롯한 안정화 리간드임]; Cu(II) 비스(β-디케토네이트); Cu(II) 비스(β-디이민); Cu(I) β-디이민(L)[여기서, (L)은 올레핀, 실릴 올레핀, 실릴알킨의 알킨, 디엔, 이소니트릴, 일산화탄소, 트리알키포스핀을 비롯한 안정화 리간드임]; Cu(I) 알콕시드; Cu(I) 아미드; Cu(II) β-케토이민; Cu(I) β-케토이민(L)[여기서, (L)은 올레핀, 실릴 올레핀, 실릴알킨의 알킨, 디엔, 이소니트릴, 일산화탄소, 트리알키포스핀을 비롯한 안정화 리간드임]; Cu(II) 비스(알콕시아민); Cu(I) 알킬; Cu(I) 아릴; 또는 Cu(I) 페녹시드로 구성된 군에서 선택된 하나 이상인 것인 방법.
  10. 제1항에 있어서, 금속 함유 전구체가 하기 화학식 1로 표시되는 하나 이상의 화합물을 포함하는 것인 방법.
    화학식 1
    상기 식에서,
    M 및 M'는 각각 Cu, Ag, Au, Os, 또는 Ir이고;
    X 및 X'는 각각 N 또는 O이며;
    Y 및 Y'는 각각 Si, C, Sn, Ge, B 또는 Al이고;
    Z 및 Z'는 각각 C, N 또는 O이며;
    R1, R2, R1' 및 R2'는, X 및 X'가 N인 경우 각각 독립적으로 알킬, 알케닐, 알키닐, 부분적으로 불소화된 알킬, 아릴, 알킬 치환된 아릴, 부분적으로 불소화된 아릴, 플루오르알킬 치환된 아릴, 트리알킬실릴이거나 또는 트리아릴실릴이며;
    R1 및 R1'는, X 및 X'가 O인 경우 각각 독립적으로 알킬, 알케닐, 알키닐, 부분적으로 불소화된 알킬, 아릴, 알킬 치환된 아릴, 부분적으로 불소화된 아릴,플루오르알킬 치환된 아릴, 트리알킬실릴이거나 또는 트리아릴실릴이며;
    R3, R4, R3' 및 R4'는 각각 독립적으로 수소, 알킬, 부분적으로 불소화된 알킬, 트리알킬실릴, 트리아릴실릴, 트리알킬실록시, 트리아릴실록시, 아릴, 알킬 치환된 아릴, 부분적으로 불소화된 아릴, 플루오로알킬 치환된 아릴 또는 알콕시이고;
    R5, R6, R5' 및 R6'는 각각 독립적으로 수소, 알킬, 알케닐, 알키닐, 부분적으로 불소화된 알킬, 아릴, 알킬 치환된 아릴, 부분적으로 불소화된 아릴, 플루오로알킬 치환된 아릴, 트리알킬실록시, 트리아릴실록시, 트리알킬실릴, 트리아릴실릴, 또는 알콕시, SiR7R8N(R9R10) 기 또는 SiR7R8OR11 기[여기서, R7, R8, R9, R10 및 R11은 알킬일 수 있음]이지만,
    단, X 및 X'가 각각 O인 경우, R2 및 R2'에서의 치환은 없으며;
    Z 및 Z'가 각각 N인 경우, R6 및 R6'에서의 치환은 없고;
    Z 및 Z'가 각각 O인 경우, R5, R6, R5' 또는 R6'에서의 치환은 없으며;
    상기 알킬 및 알콕시드는 탄소 원자가 1∼8개일 수 있으며, 알케닐 및 알키닐은 탄소 원자가 2∼8개일 수 있고, 아릴은 탄소 원자가 6개일 수 있다.
  11. 제1항에 있어서, 반도체 기판은 금속 할로겐화물 층이 성장하는 배리어 층을 보유하는 것인 방법.
  12. 제11항에 있어서, 배리어 층은 질화티탄 화합물, 티탄 화합물, 질화탄탈 화합물, 질화탄소텅스텐 화합물, 탄탈 화합물, 전술한 것들의 규화물 화합물 또는 이의 혼합물로 구성된 군에서 선택된 하나 이상인 것인 방법.
  13. 제1항에 있어서, 환원제가 수소, 실란, 보란, 알란, 게르만, 히드라진 또는 이의 혼합물로 구성된 군에서 선택된 하나 이상인 것인 방법.
  14. 제13항에 있어서, 환원제가 실란인 것인 방법.
  15. 제14항에 있어서, 환원제가 디에틸실란인 것인 방법.
  16. 제1항에 있어서, 노출 단계가 성장 단계의 완료 전에 실시되는 것인 방법.
  17. 제1항에 있어서, 노출 단계가 성장 단계의 완료 후에 실시되는 것인 방법.
  18. 제1항에 기재된 방법으로 생성된 금속 막을 포함하는 반도체 기판.
  19. 기판 표면을 할로겐 함유 전구체 및 금속 함유 전구체와 접촉시켜 기판 표면에 금속 할로겐화물 층을 성장시키는 단계[여기서, 전구체 내의 할로겐 및 금속이 반응하여 금속 할로겐화물 층을 형성함]; 및
    금속 할로겐화물 층을 환원제에 노출시켜 금속 층을 제공하는 단계
    를 포함하는, 기판 표면에 금속 층을 형성하는 방법.
  20. 제19항에 있어서, 합금 금속 함유 전구체로부터 합금 금속 할로겐화물 층을 성장시키는 단계를 더 포함하며, 상기 합금 금속 함유 전구체의 금속은 금속 함유 전구체의 금속과 상이한 것인 방법.
  21. 제20항에 있어서, 합금 금속 함유 전구체는 Ag, Au, Os, Ir, Pt, Pd, Rh, Re, Ni, Co, Ru 또는 이의 조합으로 구성된 군에서 선택된 하나 이상인 것인 방법.
  22. 제20항에 있어서, 제2 성장 단계가 노출 단계 이전에 실시되는 것인 방법.
  23. 제19항에 있어서, 노출 단계가 형성 단계 완료 전에 실시되는 것인 방법.
  24. 제19항에 있어서, 노출 단계가 형성 단계의 완료 후에 실시되는 것인 방법.
  25. 산을 함유하는 할로겐 함유 전구체 및 금속 함유 전구체로부터의 금속 할로겐화물 층을 반도체 기판 표면의 적어도 일부에 성장시키는 단계[여기서, 반도체 기판은 금속 할로겐화물 층이 성장하는 배리어 층을 보유함]; 및
    금속 할로겐화물 층을 환원제에 노출시켜 금속 층을 제공하는 단계
    를 포함하는, 반도체 기판 표면에 금속 층을 증착시키는 방법.
  26. 제25항에 있어서, 산이 할로겐화수소산 또는 불소화된 산으로 구성된 군에서 선택된 하나 이상인 것인 방법.
  27. 제25항에 있어서, 배리어 층이 질화티탄 화합물, 티탄 화합물, 질화탄탈 화합물, 질화탄소텅스텐 화합물, 탄탈 화합물, 전술한 것들의 규화물 화합물 또는 이의 혼합물로 구성된 군에서 선택된 하나 이상인 것인 방법.
KR1020030077883A 2002-11-05 2003-11-05 금속 막의 원자층 증착을 위한 방법 KR100639640B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US28790302A 2002-11-05 2002-11-05
US10/287903 2002-11-05
US10/324,781 US6869876B2 (en) 2002-11-05 2002-12-20 Process for atomic layer deposition of metal films
US10/324781 2002-12-20

Publications (2)

Publication Number Publication Date
KR20040040376A true KR20040040376A (ko) 2004-05-12
KR100639640B1 KR100639640B1 (ko) 2006-10-30

Family

ID=32314358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030077883A KR100639640B1 (ko) 2002-11-05 2003-11-05 금속 막의 원자층 증착을 위한 방법

Country Status (7)

Country Link
US (1) US6869876B2 (ko)
EP (1) EP1426463B1 (ko)
JP (1) JP4113099B2 (ko)
KR (1) KR100639640B1 (ko)
AT (1) ATE381628T1 (ko)
DE (1) DE60318173T2 (ko)
TW (1) TWI240970B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160024846A (ko) * 2013-06-26 2016-03-07 어플라이드 머티어리얼스, 인코포레이티드 금속 합금 막을 증착하는 방법들
KR20190055531A (ko) * 2017-11-15 2019-05-23 에스케이트리켐 주식회사 박막 증착용 전구체 용액 및 이를 이용한 박막 형성 방법.

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727169B1 (en) * 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
US7494927B2 (en) * 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US7049226B2 (en) * 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
US6989172B2 (en) * 2003-01-27 2006-01-24 Micell Technologies, Inc. Method of coating microelectronic substrates
US7205960B2 (en) 2003-02-19 2007-04-17 Mirage Innovations Ltd. Chromatic planar optic display system
US7534967B2 (en) * 2003-02-25 2009-05-19 University Of North Texas Conductor structures including penetrable materials
US6951813B2 (en) * 2003-04-04 2005-10-04 Micron Technology, Inc. Methods of forming metal-containing layers including a metal bonded to halogens and trialkylaluminum
US7311946B2 (en) 2003-05-02 2007-12-25 Air Products And Chemicals, Inc. Methods for depositing metal films on diffusion barrier layers by CVD or ALD processes
US7067407B2 (en) * 2003-08-04 2006-06-27 Asm International, N.V. Method of growing electrical conductors
US7048968B2 (en) * 2003-08-22 2006-05-23 Micron Technology, Inc. Methods of depositing materials over substrates, and methods of forming layers over substrates
KR100528069B1 (ko) * 2003-09-02 2005-11-15 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
US7312163B2 (en) * 2003-09-24 2007-12-25 Micron Technology, Inc. Atomic layer deposition methods, and methods of forming materials over semiconductor substrates
US20050085031A1 (en) * 2003-10-15 2005-04-21 Applied Materials, Inc. Heterogeneous activation layers formed by ionic and electroless reactions used for IC interconnect capping layers
US7419702B2 (en) * 2004-03-31 2008-09-02 Tokyo Electron Limited Method for processing a substrate
CN1954412A (zh) * 2004-06-04 2007-04-25 国际商业机器公司 互连结构的制造
KR100602087B1 (ko) * 2004-07-09 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7294851B2 (en) * 2004-11-03 2007-11-13 Infineon Technologies Ag Dense seed layer and method of formation
US7034169B1 (en) 2004-12-30 2006-04-25 Air Products And Chemicals, Inc. Volatile metal β-ketoiminate complexes
US7205422B2 (en) * 2004-12-30 2007-04-17 Air Products And Chemicals, Inc. Volatile metal β-ketoiminate and metal β-diiminate complexes
US8025922B2 (en) * 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US7573640B2 (en) * 2005-04-04 2009-08-11 Mirage Innovations Ltd. Multi-plane optical apparatus
WO2006134930A1 (ja) * 2005-06-13 2006-12-21 Hitachi Kokusai Electric Inc. 半導体装置の製造方法、及び基板処理装置
US20070014919A1 (en) * 2005-07-15 2007-01-18 Jani Hamalainen Atomic layer deposition of noble metal oxides
US7314828B2 (en) * 2005-07-19 2008-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Repairing method for low-k dielectric materials
US20070054048A1 (en) * 2005-09-07 2007-03-08 Suvi Haukka Extended deposition range by hot spots
US20080043334A1 (en) * 2006-08-18 2008-02-21 Mirage Innovations Ltd. Diffractive optical relay and method for manufacturing the same
US20090097122A1 (en) * 2005-09-14 2009-04-16 Mirage Innovations Ltd Diffractive Optical Device and System
EP1942364A1 (en) 2005-09-14 2008-07-09 Mirage Innovations Ltd. Diffractive optical relay and method for manufacturing the same
WO2007052265A2 (en) * 2005-11-03 2007-05-10 Mirage Innovations Ltd. Binocular optical relay device
JP4975414B2 (ja) * 2005-11-16 2012-07-11 エーエスエム インターナショナル エヌ．ヴェー． Ｃｖｄ又はａｌｄによる膜の堆積のための方法
US20100177388A1 (en) * 2006-08-23 2010-07-15 Mirage Innovations Ltd. Diffractive optical relay device with improved color uniformity
US7435484B2 (en) * 2006-09-01 2008-10-14 Asm Japan K.K. Ruthenium thin film-formed structure
KR100807216B1 (ko) * 2006-09-29 2008-02-28 삼성전자주식회사 두께 균일성을 향상할 수 있는 박막 형성 장치 및 방법
US7692222B2 (en) * 2006-11-07 2010-04-06 Raytheon Company Atomic layer deposition in the formation of gate structures for III-V semiconductor
US20080124484A1 (en) * 2006-11-08 2008-05-29 Asm Japan K.K. Method of forming ru film and metal wiring structure
US8017182B2 (en) * 2007-06-21 2011-09-13 Asm International N.V. Method for depositing thin films by mixed pulsed CVD and ALD
US7638170B2 (en) * 2007-06-21 2009-12-29 Asm International N.V. Low resistivity metal carbonitride thin film deposition by atomic layer deposition
US20100302644A1 (en) * 2007-09-18 2010-12-02 Mirage Innovations Ltd Slanted optical device
US8017183B2 (en) * 2007-09-26 2011-09-13 Eastman Kodak Company Organosiloxane materials for selective area deposition of inorganic materials
US20090087339A1 (en) * 2007-09-28 2009-04-02 Asm Japan K.K. METHOD FOR FORMING RUTHENIUM COMPLEX FILM USING Beta-DIKETONE-COORDINATED RUTHENIUM PRECURSOR
US8263795B2 (en) * 2007-11-05 2012-09-11 Air Products And Chemicals, Inc. Copper precursors for thin film deposition
US20090130466A1 (en) * 2007-11-16 2009-05-21 Air Products And Chemicals, Inc. Deposition Of Metal Films On Diffusion Layers By Atomic Layer Deposition And Organometallic Precursor Complexes Therefor
US9157150B2 (en) * 2007-12-04 2015-10-13 Cypress Semiconductor Corporation Method of operating a processing chamber used in forming electronic devices
DE102007058571B4 (de) * 2007-12-05 2012-02-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Substrat mit einer Kupfer enthaltenden Beschichtung und Verfahren zu deren Herstellung mittels Atomic Layer Deposition und Verwendung des Verfahrens
US8993051B2 (en) * 2007-12-12 2015-03-31 Technische Universiteit Delft Method for covering particles, especially a battery electrode material particles, and particles obtained with such method and a battery comprising such particle
US7655564B2 (en) * 2007-12-12 2010-02-02 Asm Japan, K.K. Method for forming Ta-Ru liner layer for Cu wiring
KR20090067505A (ko) * 2007-12-21 2009-06-25 에이에스엠지니텍코리아 주식회사 루테늄막 증착 방법
US7799674B2 (en) * 2008-02-19 2010-09-21 Asm Japan K.K. Ruthenium alloy film for copper interconnects
US8084104B2 (en) * 2008-08-29 2011-12-27 Asm Japan K.K. Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition
US8133555B2 (en) 2008-10-14 2012-03-13 Asm Japan K.K. Method for forming metal film by ALD using beta-diketone metal complex
JP5384291B2 (ja) 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US8557702B2 (en) 2009-02-02 2013-10-15 Asm America, Inc. Plasma-enhanced atomic layers deposition of conductive material over dielectric layers
WO2010127156A2 (en) * 2009-04-29 2010-11-04 Applied Materials, Inc. Method of forming in-situ pre-gan deposition layer in hvpe
US20110020546A1 (en) * 2009-05-15 2011-01-27 Asm International N.V. Low Temperature ALD of Noble Metals
US8329569B2 (en) * 2009-07-31 2012-12-11 Asm America, Inc. Deposition of ruthenium or ruthenium dioxide
EP2590758B1 (en) * 2010-07-06 2020-06-10 ATOTECH Deutschland GmbH Methods of treating metal surfaces
US20120070981A1 (en) * 2010-09-17 2012-03-22 Clendenning Scott B Atomic layer deposition of a copper-containing seed layer
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US9005705B2 (en) * 2011-09-14 2015-04-14 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Method for the production of a substrate having a coating comprising copper, and coated substrate and device prepared by this method
JP6414909B2 (ja) * 2013-06-28 2018-10-31 ウェイン ステイト ユニバーシティー 基板上に層を形成するための還元剤としてのビス（トリメチルシリル）６員環系および類縁化合物
JP6147693B2 (ja) * 2014-03-31 2017-06-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、およびプログラム
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
TWI784036B (zh) * 2017-08-30 2022-11-21 荷蘭商Ａｓｍ智慧財產控股公司 層形成方法
EP3821057A1 (en) * 2018-07-12 2021-05-19 Basf Se Process for the generation of metal- or semimetal-containing films
CN109273402B (zh) * 2018-09-13 2020-08-25 德淮半导体有限公司 金属阻挡层的制作方法、金属互连结构及其制作方法
JP2020132904A (ja) * 2019-02-13 2020-08-31 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN112652677B (zh) * 2020-12-09 2023-10-27 晋能光伏技术有限责任公司 一种perc电池背面钝化工艺
US20220259734A1 (en) * 2021-02-16 2022-08-18 Applied Materials, Inc. Reducing Agents for Atomic Layer Deposition
US20230317634A1 (en) * 2022-04-05 2023-10-05 Applied Materials, Inc. Coatings with diffusion barriers for corrosion and contamination protection

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482262B1 (en) * 1959-10-10 2002-11-19 Asm Microchemistry Oy Deposition of transition metal carbides
US5306666A (en) * 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
DE60125338T2 (de) 2000-03-07 2007-07-05 Asm International N.V. Gradierte dünne schichten
KR100775159B1 (ko) 2000-05-15 2007-11-12 에이에스엠 인터내셔널 엔.붸. 집적회로의 생산 공정
US6482733B2 (en) 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US6368954B1 (en) 2000-07-28 2002-04-09 Advanced Micro Devices, Inc. Method of copper interconnect formation using atomic layer copper deposition
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US20020117399A1 (en) 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160024846A (ko) * 2013-06-26 2016-03-07 어플라이드 머티어리얼스, 인코포레이티드 금속 합금 막을 증착하는 방법들
KR20190055531A (ko) * 2017-11-15 2019-05-23 에스케이트리켐 주식회사 박막 증착용 전구체 용액 및 이를 이용한 박막 형성 방법.

Also Published As

Publication number Publication date
US6869876B2 (en) 2005-03-22
EP1426463B1 (en) 2007-12-19
EP1426463A1 (en) 2004-06-09
ATE381628T1 (de) 2008-01-15
US20040087143A1 (en) 2004-05-06
DE60318173D1 (de) 2008-01-31
TWI240970B (en) 2005-10-01
JP4113099B2 (ja) 2008-07-02
KR100639640B1 (ko) 2006-10-30
DE60318173T2 (de) 2008-04-10
TW200408007A (en) 2004-05-16
JP2004156141A (ja) 2004-06-03

Similar Documents

Publication Publication Date Title
KR100639640B1 (ko) 금속 막의 원자층 증착을 위한 방법
US11047040B2 (en) Dual selective deposition
US6821889B2 (en) Production of elemental thin films using a boron-containing reducing agent
TW559890B (en) Metal nitride deposition by ALD with reduction pulse
US7985449B2 (en) Methods for depositing metal films onto diffusion barrier layers by CVD or ALD processes
JP4643452B2 (ja) 揮発性金属β−ケトイミナート及び金属β−ジイミナート錯体
JP4414397B2 (ja) 揮発性金属β−ケトイミナート錯体
JP5735593B2 (ja) 気相成長を介して連続的な銅薄膜を形成する方法
JP2005002099A (ja) 金属含有膜のための前駆体
US20090130466A1 (en) Deposition Of Metal Films On Diffusion Layers By Atomic Layer Deposition And Organometallic Precursor Complexes Therefor
JP4261417B2 (ja) 拡散バリア層表面に金属膜を形成する方法
EP2014790A1 (en) Process for forming continuous copper thin films via vapor deposition
CN1800190A (zh) 挥发性金属β－酮亚胺盐配合物

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110929

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee