CN109273402B - 金属阻挡层的制作方法、金属互连结构及其制作方法 - Google Patents

金属阻挡层的制作方法、金属互连结构及其制作方法 Download PDF

Info

Publication number
CN109273402B
CN109273402B CN201811066835.1A CN201811066835A CN109273402B CN 109273402 B CN109273402 B CN 109273402B CN 201811066835 A CN201811066835 A CN 201811066835A CN 109273402 B CN109273402 B CN 109273402B
Authority
CN
China
Prior art keywords
barrier layer
semiconductor substrate
gas
phase precursor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811066835.1A
Other languages
English (en)
Other versions
CN109273402A (zh
Inventor
马亚辉
吴明
熊建锋
吴孝哲
吴龙江
林宗贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Xide Industrial Design Co ltd
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201811066835.1A priority Critical patent/CN109273402B/zh
Publication of CN109273402A publication Critical patent/CN109273402A/zh
Application granted granted Critical
Publication of CN109273402B publication Critical patent/CN109273402B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明技术方案公开了一种金属阻挡层的制作方法，采用原子层沉积工艺制备所述金属阻挡层，分别在原子层沉积室内设置半导体衬底；并分别使含N的第一气相前驱体，含Ti的第二气相前驱体，含N的第三气相前驱体，含Zr的第四气相前驱体流向原子层沉积室内的半导体衬底，并在每次通入所述第一气相前驱体，第二气相前驱体，第三气相前驱体，第四气相前驱体后采用惰性气体吹扫所述原子层沉积室，以去除反应的剩余气体和反应副产物。所述方法提高了金属阻挡层的厚度均匀性。此外，本发明技术方案还提供一种金属互连结构及其制作方法，采用上述工艺制备金属互连结构的金属阻挡层。

Description

金属阻挡层的制作方法、金属互连结构及其制作方法
技术领域
本发明属于半导体制造工艺技术领域，具体涉及一种金属阻挡层的制作方法、金属互连结构及其制作方法。
背景技术
制作半导体集成电路时，通常需要制作金属互连结构，用于电连接半导体器件。所述的金属互连结构通常制作于绝缘材料层中，这就需要对上述绝缘材料层制造沟槽(trench)或者连接孔，然后在所述沟槽或者连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。
选用金属铜作为金属互连线材料时，通常会在所述金属互连材料与绝缘材料层之间沉积金属阻挡层，以防止金属铜材料扩散进入绝缘材料层。所述的金属阻挡层材料可选择金属钽(Ta)或者金属Ta与氮化钽(TaN)的复合结构。现有技术中，金属阻挡层的沉积可通过金属溅射的方式得到，然而这种方法容易在沟槽或者连接孔的开口处形成由于过沉积而产生的凸出(overhang)，使得沟槽或者连接孔的底部和侧壁覆盖率降低，造成金属阻挡层厚度均匀性变差。尤其随着沟槽或者连接孔的深宽比逐渐加大，上述缺陷也愈加明显，金属阻挡层在沟槽或者连接孔底部和侧壁的分布的均匀性更差，导致其不能很好的起到阻挡金属铜扩散的作用。
发明内容
本发明技术方案要解决的技术问题是现有的金属阻挡层的制作方法容易在沟槽或者连接孔的开口形成过沉积，从而导致金属阻挡层在沟槽或者连接空的底部和侧壁覆盖率降低，造成金属阻挡层厚度均匀性变差的缺陷。
为解决上述技术问题，本发明技术方案提供一种金属阻挡层的制作方法，包括：
步骤1，在原子层沉积室内设置半导体衬底；
步骤2，使含N的第一气相前驱体流向位于原子层沉积室内的半导体衬底，以在所述半导体衬底上形成第一单层；
步骤3，采用惰性气体吹扫所述半导体衬底，去除没有形成第一单层的第一气相前驱体；
步骤4，使含Ti的第二气相前驱体流向原子层沉积室，与第一单层发生吸附反应，形成第一中间体；
步骤5，采用惰性气体吹扫所述原子层沉积室，去除没有形成第一中间体的第二气相前驱体以及形成第一中间体过程中生成的副产物；
步骤6，使含N的第三气相前驱体流向原子层沉积室，与第一中间体发生吸附反应，形成第二中间体；
步骤7，采用惰性气体吹扫所述原子层沉积室，去除没有形成第二中间体的第三气相前驱体；
步骤8，使含Zr的第四气相前驱体流向原子层沉积室，与第二中间体发生吸附反应，形成金属阻挡层；
步骤9，采用惰性气体吹扫所述原子层沉积室，去除没有形成金属阻挡层的第四气相前驱体以及形成金属阻挡层过程中生成的副产物。
可选的，所述金属阻挡层的制作方法还包括：继续执行一次或者一次以上步骤2～步骤9，至所述金属阻挡层达到设定厚度。
可选的，所述第一气相前驱体与第三气相前驱体相同。
可选的，所述第一气相前驱体为NH3或者(C4H9)NHCH(CH3)CH(CH3)NH(C4H9)。
可选的，所述第二气相前驱体为Ti[N(C2H5)2]4或者Ti[N(CH3)2]4。
可选的，所述第四气相前驱体为Zr[N(CH3)2]4或者Zr[N(CH3)(CH2CH3)]4。
本发明还提供一种金属互连结构的制作方法，包括：提供半导体衬底；刻蚀所述半导体衬底形成沟槽；在所述沟槽侧壁以及底部沉积金属阻挡层；在所述金属阻挡层上沉积金属种子层；在所述沟槽内填充金属材料层；
其中，沉积金属阻挡层采用上述金属阻挡层的制作方法。
可选的，所述沟槽的深宽比通常大于8:1。
可选的，所述金属阻挡层材料为TiZrN。
可选的，所述填充沟槽的金属材料层为金属铜。
本发明还提供一种利用上述金属互连结构的制作方法制作的金属互连结构。
与现有技术相比，本发明技术方案具有以下有益效果：
本发明提供的金属阻挡层的制作方法，采用原子层沉积工艺制作所述金属阻挡层，可精确控制金属阻挡层中元素的组成，提升了形成金属阻挡层的均匀性。
本发明还提供一种金属互连结构及其制作方法，采用上述金属阻挡层的制作方法，由于采用原子层沉积工艺制作所述金属阻挡层，可精确控制金属阻挡层中元素的组成，提升了形成金属阻挡层的均匀性，因此其能够调节金属阻挡层阻止互连结构中金属扩散的能力。
当所述金属阻挡层结构为TiZrN，金属材料为铜时，由于TiZrN相对于常规使用的TaN具有较低的阻值，在TiZrN的厚度均匀性显著提高的情况下，其阻挡金属铜扩散能力的性能进一步提高。
附图说明
图1为本发明金属阻挡层的制作方法的流程图；
图2至图5为本发明金属阻挡层的制作方法各步骤的结构示意图。
具体实施方式
针对现有技术中采用金属溅射的方法沉积金属阻挡层的缺陷，本实施例通过选择原子层沉积工艺来制作金属阻挡层，由于原子层沉积工艺本身的特殊性，在具有较大深宽比的沟槽或者连接孔里更适宜沉积覆盖率、均匀度更好且组成可控的阻挡层薄膜。
下面结合实施例和附图对本发明技术方案进行详细说明。
本发明实施例提供一种金属阻挡层的制作方法，参考图1的工艺流程图，包括：
步骤S1，在原子层沉积室内设置半导体衬底；
步骤S2，使含N的第一气相前驱体流向位于原子层沉积室内的半导体衬底，以在所述半导体衬底上形成第一单层；
步骤S3，采用惰性气体吹扫所述半导体衬底，去除没有形成第一单层的第一气相前驱体；
步骤S4，使含Ti的第二气相前驱体流向半导体衬底，与第一单层发生吸附反应，形成第一中间体；
步骤S5，采用惰性气体吹扫所述半导体衬底，去除没有形成第一中间体的第二气相前驱体以及形成第一中间体过程中生成的副产物；
步骤S6，使含N的第三气相前驱体流向半导体衬底，与第一中间体发生吸附反应，形成第二中间体；
步骤S7，采用惰性气体吹扫所述半导体衬底，去除没有形成第二中间体的第三气相前驱体；
步骤S8，使含Zr的第四气相前驱体流向半导体衬底，与第二中间体发生吸附反应，形成金属阻挡层；
步骤S9，采用惰性气体吹扫所述半导体衬底，去除没有形成金属阻挡层的第四气相前驱体以及形成金属阻挡层过程中生成的副产物。
首先，参考步骤S1，在原子层沉积室内设置半导体衬底100。所述的原子层沉积室为现有技术进行原子层沉积工艺的常规反应设备的沉积室，进行原子层沉积反应时，应该尽可能使通入沉积室内的反应气体在半导体衬底上均匀分布。本实施例优选沉积设备的反应气体通入装置从沉积室的顶部均匀进气。
所述半导体衬底100可以是半导体领域技术人员熟知的各种半导体材料，包括单晶或者多晶结构的硅或硅锗(SiGe)，还可以是含有掺杂离子例如N型或者P型掺杂的硅或者硅锗，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。所述半导体衬底可以是空白的半导体材料衬底，也可以是已经形成各种半导体器件以及线路的半导体衬底。
随后，调整所述原子层沉积室内的压力至设定数值，在采用原子层沉积工艺制作所述金属阻挡层的工艺中，原子层沉积室内的压力保持稳定。根据不同的工艺需要以及金属阻挡层材料的不同，原子层沉积室内的压力设定也不同，因此，本实施例并不对原子层沉积室内的压力做进一步限制。
参考步骤S2以及附图2，使含N的第一气相前驱体流向位于原子层沉积室内的半导体衬底，以在所述半导体衬底100上形成第一单层101。
所述的含N的第一气相前驱体与半导体衬底之间发生物理或者化学吸附，在半导体衬底100上形成紧密排列的第一单层101，所述含N的第一气相前驱体例如为NH3或者(C4H9)NHCH(CH3)CH(CH3)NH(C4H9)。在形成第一单层101的工艺中，原子层沉积室内的温度保持在100℃～350℃。在100℃～350℃的温度范围内，所述含N的第一气相前驱体发生分解反应，有利于吸附反应的发生。
本实施例中，通过控制第一气相前驱体在原子层沉积室内的流量以及流入时间，可以控制形成第一单层的第一气相前驱体在半导体衬底上的分布密度。所述第一气相前驱体的种类不同，所采用的流量以及流入时间都不相同，但在实际工艺中，一般会通入过量的第一气相前驱体，以保证上述反应的完全进行。
参考步骤S3，采用惰性气体吹扫所述半导体衬底100，去除没有形成第一单层101的第一气相前驱体。
本实施例中，所述的吹扫半导体衬底，仅仅指气体的吹扫方向是朝向半导体衬底，并不一定表示气体直接与半导体衬底接触或者反应，而且，在执行步骤S2之后，所述的半导体衬底表面已经形成有第一单层101，则此处所述吹扫半导体衬底，还包括吹扫位于半导体衬底上的第一单层101。本实施例随后所提到吹扫半导体衬底时，若半导体衬底表面形成有其它膜层，则与此处内容做相同的解释，仅仅指气体的吹扫方向朝向半导体衬底，所述气体将吹扫位于半导体衬底上的其它膜层。
本步骤中，所述的惰性气体将去除原子层沉积室内没有吸附在半导体衬底100上的第一气相前驱体，所述的惰性气体例如He，Ne，Ar等气体。惰性气体吹扫之后，所述的半导体衬底上还余下紧密分布的第一单层101。所述惰性气流吹扫的工艺条件可以是现有技术的任何常规工艺，为了本领域技术人员更好的实施本发明，在一个实施例中，在所述的原子层沉积室内通入过量的惰性气体，随后采用真空泵抽走没有形成第一单层101的第一气相前驱体以及反应过程中可能产生的副产物。
参考步骤S4以及附图3，使含Ti的第二气相前驱体流向半导体衬底，与第一单层发生吸附反应，形成第一中间体102。
由于第二气相前驱体与第一气相前驱体发生吸附反应，在半导体衬底上形成包含有Ti原子和N原子的第一中间体，同时，原子层沉积室内还会产生第一气相前驱体和第二气相前驱体反应的副产物。
所述的含Ti的第二气相前驱体例如为Ti[N(C2H5)2]4或者Ti[N(CH3)2]4。根据第二气相前驱体材料的不同，本步骤所述的原子层沉积室内的反应温度也不相同，例如，当第二气相前驱体为Ti[N(C2H5)2]4时，在形成所述第一中间体的过程中，原子层沉积室内的温度保持在300℃～380℃。当第二气相前驱体为Ti[N(CH3)2]4时，在形成所述第一中间体的过程中，原子层沉积室内的温度约保持在400℃。在所述的温度范围内，所述含Ti的第二气相前驱体发生分解反应，有利于吸附反应的发生。
参考步骤S5，采用惰性气体吹扫所述半导体衬底，去除没有形成第一中间体的第二气相前驱体以及形成第一中间体过程中生成的副产物。
所述的惰性气体例如为He，Ne，Ar等气体。惰性气流吹扫的工艺条件为现有技术的任何常规工艺。
参考步骤S6以及附图4，使含N的第三气相前驱体流向半导体衬底，与第一中间体发生吸附反应，形成第二中间体。
所述含N的第三气相前驱体与第一中间体102发生吸附反应，在半导体衬底100上形成紧密排列的第二中间体103，所述含N的第三气相前驱体例如为NH3或者(C4H9)NHCH(CH3)CH(CH3)NH(C4H9)。在形成第二中间体103的工艺中，原子层沉积室内的温度保持在100℃～350℃。在所述的温度范围内，所述含N的第三气相前驱体发生分解反应，有利于吸附反应的发生。
进一步的，所述的第三气相前驱体与所述的第一气相前驱体为同一类型的气相前驱体。当所述第三气相前驱体与所述的第一气相前驱体相同时，由于其分解得到的单体相同，因此在实际工艺中，可以减少一条气体管路，节约了生产成本。
参考步骤S7，采用惰性气体吹扫所述半导体衬底，去除没有形成第二中间体的第三气相前驱体。
所述的惰性气体例如He，Ne，Ar等气体。惰性气流吹扫的工艺条件为现有技术的任何常规工艺。
参考步骤S8和附图5，使含Zr的第四气相前驱体流向半导体衬底，与第二中间体发生吸附反应，形成金属阻挡层。
所述含Zr的第四气相前驱体与第二中间体103发生吸附反应，在半导体衬底100上形成紧密排列的金属阻挡层104，所述含Zr的第四气相前驱体例如为Zr[N(CH3)2]4或者Zr[N(CH3)(CH2CH3)]4。
根据第四气相前驱体材料的不同，本步骤所述的原子层沉积室内的反应温度也不相同，例如，当第四气相前驱体为Zr[N(CH3)2]4时，在形成所述金属阻挡层的过程中，原子层沉积室内的温度约保持在400℃。当第四气相前驱体为Zr[N(CH3)(CH2CH3)]4时，在形成所述金属阻挡层的过程中，原子层沉积室内的温度保持在250℃～350℃。在所述的温度范围内，所述含Zr的第四气相前驱体发生分解反应，有利于吸附反应的发生。
参考步骤S9，采用惰性气体吹扫所述半导体衬底，去除没有形成金属阻挡层的第四气相前驱体以及形成金属阻挡层过程中生成的副产物。
所述的惰性气体例如He，Ne，Ar等气体。惰性气流吹扫的工艺条件为现有技术的任何常规工艺。
进一步，本实施例还包括继续执行一次或一次以上步骤2～步骤9的工艺，至所述金属阻挡层达到设定厚度。
本实施例所述的金属阻挡层的制作方法，采用原子层沉积工艺制作所述金属阻挡层，可精确控制金属阻挡层中元素的组成，提升了形成金属阻挡层的均匀性。
本发明实施例还提供一种金属互连结构的制作方法，包括：提供半导体衬底；刻蚀所述半导体衬底形成沟槽；在所述沟槽侧壁以及底部沉积金属阻挡层；在所述金属阻挡层上沉积金属种子层；在所述沟槽内填充金属材料层；
其中，沉积所述金属阻挡层的工艺包括：
步骤1，将所述半导体衬底设置在原子层沉积室内；
步骤2，使含N的第一气相前驱体流向位于原子层沉积室内的半导体衬底，以在所述半导体衬底上形成第一单层；
步骤3，惰性气体吹扫所述半导体衬底，去除没有形成第一单层的第一气相前驱体；
步骤4，使含Ti的第二气相前驱体流向半导体衬底，与第一单层发生吸附反应，形成第一中间体；
步骤5，惰性气体吹扫所述半导体衬底，去除没有形成第一中间体的第二气相前驱体以及形成第一中间体过程中生成的副产物；
步骤6，使含N的第三气相前驱体流向半导体衬底，与第一中间体发生吸附反应，形成第二中间体；
步骤7，惰性气体吹扫所述半导体衬底，去除没有形成第二中间体的第三气相前驱体；
步骤8，使含Zr的第四气相前驱体流向半导体衬底，与第二中间体发生吸附反应，形成金属阻挡层；
步骤9，惰性气体吹扫所述半导体衬底，去除没有形成金属阻挡层的第四气相前驱体以及形成金属阻挡层过程中生成的副产物。
其中，所述的金属阻挡层材料为TiZrN，所述填充沟槽的金属材料层为金属铜，根据工艺设计的不同，所述沟槽的深宽比不尽相同，在本发明的一个实施例中，所述的沟槽深宽比通常大于8:1。
其中，刻蚀所述半导体衬底形成沟槽的具体工艺例如为：在预处理过的半导体衬底上采用化学气相沉积工艺沉积层间介质层，所述的层间介质层例如为氧化硅，随后在所述层间介质层上形成光刻胶掩膜，经曝光显影形成光刻胶图案，所述光刻胶图案定义出沟槽位置，随后刻蚀所述半导体衬底形成沟槽。
在所述金属阻挡层上沉积金属种子层的工艺例如为：采用等离子体气相沉积工艺或者溅射工艺在所述金属阻挡层上沉积金属种子层，所述的金属种子层例如为铜。
在所述沟槽内填充金属材料层的工艺例如为化学气相沉积工艺，所述金属材料例如为铜。
本发明实施例还提供一种金属互连结构，包括：半导体衬底；沟槽，形成在所述半导体衬底内；金属阻挡层，形成在所述沟槽侧壁以及底部，所述金属阻挡层通过上述步骤1至步骤9沉积形成；金属种子层，形成在所述金属阻挡层上；金属材料层，填充在所述沟槽内。
上述金属阻挡层的制作方法，由于采用原子层沉积工艺制作所述金属阻挡层，可精确控制金属阻挡层中元素的组成，提升了形成金属阻挡层的均匀性，因此其能够调节金属阻挡层阻止互连结构中金属扩散的能力。当所述金属阻挡层结构为TiZrN，金属材料为铜时，由于TiZrN相对于常规使用的TaN具有较低的阻值，在TiZrN的厚度均匀性显著提高的情况下，其阻挡金属铜扩散能力的性能进一步提高。
本发明虽然已以较佳实施方式公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施方式所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种金属阻挡层的制作方法，其特征在于，包括：
步骤1，在原子层沉积室内设置半导体衬底；
步骤2，使含N的第一气相前驱体流向位于原子层沉积室内的半导体衬底，以在所述半导体衬底上形成第一单层；
步骤3，采用惰性气体吹扫所述半导体衬底，去除没有形成第一单层的第一气相前驱体；
步骤4，使含Ti的第二气相前驱体流向半导体衬底，与第一单层发生吸附反应，形成第一中间体；
步骤5，采用惰性气体吹扫所述半导体衬底，去除没有形成第一中间体的第二气相前驱体以及形成第一中间体过程中生成的副产物；
步骤6，使含N的第三气相前驱体流向半导体衬底，与第一中间体发生吸附反应，形成第二中间体；
步骤7，采用惰性气体吹扫所述半导体衬底，去除没有形成第二中间体的第三气相前驱体；
步骤8，使含Zr的第四气相前驱体流向半导体衬底，与第二中间体发生吸附反应，形成金属阻挡层；
步骤9，采用惰性气体吹扫所述半导体衬底，去除没有形成金属阻挡层的第四气相前驱体以及形成金属阻挡层过程中生成的副产物。
2.如权利要求1所述的金属阻挡层的制作方法，其特征在于，还包括：继续执行一次或者一次以上步骤2～步骤9，至所述金属阻挡层达到设定厚度。
3.如权利要求1或2所述的金属阻挡层的制作方法，其特征在于，所述第一气相前驱体与第三气相前驱体相同。
4.如权利要求1或2所述的金属阻挡层的制作方法，其特征在于，所述第一气相前驱体为NH3或者(C4H9)NHCH(CH3)CH(CH3)NH(C4H9)。
5.如权利要求1或2所述的金属阻挡层的制作方法，其特征在于，所述第二气相前驱体为Ti[N(C2H5)2]4或者Ti[N(CH3)2]4。
6.如权利要求1或2所述的金属阻挡层的制作方法，其特征在于，所述第四气相前驱体为Zr[N(CH3)2]4或者Zr[N(CH3)(CH2CH3)]4。
7.一种金属互连结构的制作方法，其特征在于，包括：
提供半导体衬底；
刻蚀所述半导体衬底形成沟槽；
在所述沟槽侧壁以及底部沉积金属阻挡层；
在所述金属阻挡层上沉积金属种子层；
在所述沟槽内填充金属材料层；
其中，沉积金属阻挡层采用权利要求1至6任一项所述的方法。
8.如权利要求7所述的金属互连结构的制作方法，其特征在于，所述沟槽的深宽比通常大于8:1。
9.如权利要求7所述的金属互连结构的制作方法，其特征在于，所述填充沟槽的金属材料层为金属铜。
10.一种利用权利要求7所述方法制作的金属互连结构。
CN201811066835.1A 2018-09-13 2018-09-13 金属阻挡层的制作方法、金属互连结构及其制作方法 Active CN109273402B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811066835.1A CN109273402B (zh) 2018-09-13 2018-09-13 金属阻挡层的制作方法、金属互连结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811066835.1A CN109273402B (zh) 2018-09-13 2018-09-13 金属阻挡层的制作方法、金属互连结构及其制作方法

Publications (2)

Publication Number Publication Date
CN109273402A CN109273402A (zh) 2019-01-25
CN109273402B true CN109273402B (zh) 2020-08-25

Family

ID=65189261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811066835.1A Active CN109273402B (zh) 2018-09-13 2018-09-13 金属阻挡层的制作方法、金属互连结构及其制作方法

Country Status (1)

Country Link
CN (1) CN109273402B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114686851A (zh) * 2020-12-25 2022-07-01 中国科学院微电子研究所 等离子增强原子层沉积法及沟槽/孔的表面成膜方法
CN116053308B (zh) * 2023-03-30 2023-06-27 合肥新晶集成电路有限公司 半导体结构制备方法及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1575517A (zh) * 2001-10-26 2005-02-02 应用材料公司 作为用于铜金属化的阻挡层的原子层沉积氮化钽和α相钽
CN101511494A (zh) * 2006-08-30 2009-08-19 朗姆研究公司 铜互连阻挡界面制备的方法和装置
CN102623389A (zh) * 2011-01-31 2012-08-01 北京泰龙电子技术有限公司 一种金属氮化物阻挡层的制备方法
CN105830210A (zh) * 2013-12-20 2016-08-03 应用材料公司 作为用于先进互连的介电封顶阻挡层的含金属膜

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869876B2 (en) * 2002-11-05 2005-03-22 Air Products And Chemicals, Inc. Process for atomic layer deposition of metal films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1575517A (zh) * 2001-10-26 2005-02-02 应用材料公司 作为用于铜金属化的阻挡层的原子层沉积氮化钽和α相钽
CN101511494A (zh) * 2006-08-30 2009-08-19 朗姆研究公司 铜互连阻挡界面制备的方法和装置
CN102623389A (zh) * 2011-01-31 2012-08-01 北京泰龙电子技术有限公司 一种金属氮化物阻挡层的制备方法
CN105830210A (zh) * 2013-12-20 2016-08-03 应用材料公司 作为用于先进互连的介电封顶阻挡层的含金属膜

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
原子层淀积high-k栅介质和扩散阻挡层及其特性研究;江婷婷;《中国优秀硕士学位论文全文数据库信息科技辑》;20150315;全文 *

Also Published As

Publication number Publication date
CN109273402A (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
TWI794276B (zh) 用於填充基材表面上的間隙特徵的方法和相關的半導體元件結構
TWI794275B (zh) 通過迴圈沉積過程在基材的介電表面上沉積鉬金屬膜的方法和相關的半導體元件結構
US20220328318A1 (en) Deposition method
JP7485736B2 (ja) ３ｄ ｎａｎｄデバイス用の誘電体材料上におけるモリブデンを含有する低抵抗膜の成膜
KR102553413B1 (ko) 기판의 유전체 표면 상에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조
US20200357631A1 (en) Method of depositing material onto a surface and structure formed according to the method
US10381226B2 (en) Method of processing substrate
US10354916B2 (en) Methods for wordline separation in 3D-NAND devices
US8273639B2 (en) Atomic layer deposition method and semiconductor device formed by the same
US20070075427A1 (en) Amine-free deposition of metal-nitride films
CN109273402B (zh) 金属阻挡层的制作方法、金属互连结构及其制作方法
US9916975B2 (en) Precursors of manganese and manganese-based compounds for copper diffusion barrier layers and methods of use
US8148231B2 (en) Method of fabricating capacitor
US7749802B2 (en) Process for chemical vapor deposition of materials with via filling capability and structure formed thereby
KR20190021184A (ko) 구리 인터커넥트들을 위한 시드 층들
US20220384197A1 (en) Method of depositing material and semiconductor devices
US11996286B2 (en) Silicon precursors for silicon nitride deposition
US20240060175A1 (en) Conformal molybdenum deposition
US20220216060A1 (en) Conformal and smooth titanium nitride layers and methods of forming the same
US11482413B2 (en) Conformal and smooth titanium nitride layers and methods of forming the same
TWI817900B (zh) 具有複合接觸結構的半導體元件
US20230399738A1 (en) Method for fabricating semiconductor device with composite contact structure
US20230402388A1 (en) Semiconductor device with composite contact structure
US20240136224A1 (en) Methods for filling a recessed feature on a substrate and related structures
US20240234205A9 (en) Methods for filling a recessed feature on a substrate and related structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230725

Address after: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province

Patentee after: Huaian Xide Industrial Design Co.,Ltd.

Address before: 223300 no.599, East Changjiang Road, Huaiyin District, Huai'an City, Jiangsu Province

Patentee before: HUAIAN IMAGING DEVICE MANUFACTURER Corp.