KR20040039877A - 박막 트랜지스터 어레이 기판 - Google Patents

박막 트랜지스터 어레이 기판 Download PDF

Info

Publication number
KR20040039877A
KR20040039877A KR1020020068108A KR20020068108A KR20040039877A KR 20040039877 A KR20040039877 A KR 20040039877A KR 1020020068108 A KR1020020068108 A KR 1020020068108A KR 20020068108 A KR20020068108 A KR 20020068108A KR 20040039877 A KR20040039877 A KR 20040039877A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
gate
semiconductor
electrode
Prior art date
Application number
KR1020020068108A
Other languages
English (en)
Other versions
KR100915233B1 (ko
Inventor
이수경
강숙영
강명구
제임스임
김현재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020068108A priority Critical patent/KR100915233B1/ko
Priority to US10/521,345 priority patent/US7164153B2/en
Priority to AU2003276736A priority patent/AU2003276736A1/en
Priority to PCT/KR2003/002346 priority patent/WO2004042781A2/en
Priority to TW092130935A priority patent/TW200416662A/zh
Publication of KR20040039877A publication Critical patent/KR20040039877A/ko
Application granted granted Critical
Publication of KR100915233B1 publication Critical patent/KR100915233B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

박막 트랜지스터 어레이 기판에는, 절연 기판 상부에 제1 채널부와 제2 채널부를 가지는 반도체층이 다수의 화소 영역에 각각 형성되어 있다. 반도체층을 덮는 게이트 절연막 상부에는 게이트선을 포함하는 게이트 배선이 형성되어 있고, 게이트 배선을 덮는 제1 층간 절연막 상부에는 게이트선과 교차하여 화소 영역을 정의하는 데이터선을 포함하는 데이터 배선이 형성되어 있고, 데이터 배선을 덮는 제2 층간 절연막 상부에는 화소 전극이 형성되어 있다. 이때, 각각의 화소 영역에 위치하는 제1 및 제2 채널부 중 적어도 하나는 적어도 둘 이상의 폭 및 길이를 가진다.

Description

박막 트랜지스터 어레이 기판{a thin film transistor array panel}
본 발명은 박막 트랜지스터 어레이 기판에 관한 것으로, 더욱 상세하게는 유기 발광 표시 장치의 한 기판으로 사용하는 박막 트랜지스터 어레이 기판에 관한 것이다.
일반적으로 유기 발광(organic electro-luminescence) 표시 장치는 형광성 유기 물질을 전기적으로 여기 발광시켜 화상을 표시하는 표시 장치로서, 정공 주입 전극(애노드)과 전자주입 전극(캐소드)과 이들 사이에 형성되어 있는 유기 발광층을 포함하고, 유기 발광층에 전하를 주입하면, 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 자기발광형 표시 장치이다. 이때, 유기 발광층의 발광 효율을 향상시키기 위해 전자 수송층(ETL:Electron Transport Layer) 및 정공 수송층(HTL:Hole Transport Layer) 등을 포함하며, 전자 주입층(EIL:Electron Injecting Layer)과 정공 주입층(HIL:Hole Injecting Layer) 등을 더 포함할 수 있으며, 매트릭스 형태로 배열되어 있는 유기 발광 셀을 구동하는 방법으로 단순 매트릭스 방식과 박막 트랜지스터를 이용한 능동 매트릭스 방식으로 분류된다.
단순 매트릭스(passive matrix) 방식이 애노드 라인과 캐소드 라인을 서로 교차하도록 배치하여 특정 화소에 대응하는 라인을 선택 구동하는 반면, 능동 매트릭스(active matrix) 방식은 각 유기 발광 셀의 애노드 전극에 구동 박막 트랜지스터와 콘덴서를 접속하여 콘덴서 용량에 의해 전압을 유지하도록 하는 구동 방식이다. 이때, 유기 발광 셀에 발광을 위한 전류를 공급하는 구동 박막 트랜지스터의 전류량은 스위칭 트랜지스터를 통해 인가되는 데이터 전압에 의해 제어되며, 스위칭 트랜지스터의 게이트와 소스는 각각 서로 교차하여 배치되어 있는 게이트 신호선(또는 스캔 라인)과 데이터 신호선에 연결된다. 따라서 게이트 신호선을 통하여 전달된 신호에 의해 스위칭 트랜지스터가 온(on)되면, 데이터 라인을 통해 구동 전압이 구동 박막 트랜지스터의 게이트에 인가되고, 구동 박막 트랜지스터를 통해 유기 발광 셀에 전류가 흘러 발광이 이루어지며, 이러한 유기 발광 셀은 R, G, B 화소별로 구비되어 칼라 화면을 구현한다.
이러한 유기 발광 표시 장치는 화소 영역 내의 구동 박막 트랜지스터의 소자 특성의 균일성(uniforminty)이 최우선 조건으로 요구되고 있다. 이는 박막 트랜지스터의 소자 특성이 위치별로 차이를 보일 경우, 동일한 화상 신호에 대하여 위치별로 서로 다른 휘도를 나타내게 되어, 결국 전체 화면의 휘도 불균일을 유발하기 때문이다. 현재 유기 발광 표시 장치의 박막 트랜지스터로 사용되고 있는 LTPS(Low Temperature Poly Silicon) 박막 트랜지스터의 제조 과정에서는 비정질 규소층을 결정화를 위하여 엑시머 레이저 열처리(ELA:Eximer Laser Annealing)를 사용하는 경우가 많다. 그런데 ELA를 이용하여 결정화된 다결정 규소층은 ELA 에너지의 편차에 따라 결정 상태가 불균일하여 박막 트랜지스터의 특성이 불균일하게 되고, 이로 인하여 어 유기 발광 표시 장치의 표시 특성이 저하된다.
본 발명이 이루고자 하는 기술적 과제는 균일한 표시 특성을 가지는 유기 발광 표시 장치용 박막 트랜지스터 어레이 기판을 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 배치도이고,
도 2는 도 1에서 II-II'선을 따라 절단한 단면도이고,
도 3은 도 1에서 III-III' 선을 따라 절단한 단면도이고,
도 4는 도 1에서 IV-IV' 선을 따라 절단한 단면도이다.
이러한 과제를 해결하기 위하여 본 발명에서는 적어도 둘 이상의 폭 및 길이를 가지는 채널부를 가지는 반도체층을 포함하는 구동 박막 트랜지스터가 각각의 화소 영역에 배치되어 있다.
더욱 상세하게, 본 발명에 따른 박막 트랜지스터 어레이 기판에는, 다수의 화소 영역을 가지는 절연 기판 상부에 제1 채널부와 제2 채널부를 가지는 반도체층이 다수의 화소 영역에 각각 형성되어 있다. 반도체층을 덮는 게이트 절연막 상부에는 게이트선을 포함하는 게이트 배선이 형성되어 있고, 게이트 배선을 덮는 제1 층간 절연막 상부에는 게이트선과 교차하여 화소 영역을 정의하는 데이터선을 포함하는 데이터 배선이 형성되어 있고, 데이터 배선을 덮는 제2 층간 절연막 상부에는화소 전극이 형성되어 있다. 이때, 각각의 화소 영역에 위치하는 제1 및 제2 채널부 중 적어도 하나는 적어도 둘 이상의 폭 및 길이를 가진다.
이러한 본 발명에 따른 박막 트랜지스터 어레이 기판에는, 화소 전극 위에 형성되어 있는 격벽 및 격벽에 의하여 구획된 각 영역 안에 형성되어 있는 유기 발광층을 더 포함한다.
여기서, 반도체층은 제1 채널부를 가지는 제1 반도체부와 상기 제2 채널부를 가지는 제2 반도체부와 유지 전극부를 포함하고, 게이트 배선은 제1 및 제2 채널부 및 유지 전극부와 각각 중첩하는 제1 및 제2 게이트 전극 및 유지 전극을 포함하고, 데이터 배선은 제1 및 제2 데이터선, 제1 데이터선 및 제1 반도체부의 소스 영역과 연결되어 있는 제1 소스 전극, 제1 반도체부의 드레인 영역 및 제2 게이트 전극과 연결되어 있는 제1 드레인 전극, 제2 데이터선 및 제2 반도체부의 소스 영역과 연결되어 있는 제2 소스 전극 및 제2 반도체부의 드레인 영역 및 화소 전극과 연결되어 있는 제2 드레인 전극을 포함한다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 어레이 기판의 배치도이고, 도 2는 도 1에서 II-II'선을 따라 절단한 단면도이고, 도 3은 도 1에서 III-III' 선을 따라 절단한 단면도이고, 도 4는 도 1에서 IV-IV' 선을 따라 절단한 단면도이다.
절연 기판(110) 위에 다결정 규소로 이루어진 반도체층이 형성되어 있다. 반도체층은 스위칭 박막 트랜지스터의 반도체부(140), 구동 박막 트랜지스터의 반도체부(142) 및 유지 전극부(146)를 포함한다. 반도체부(140, 142)는 양측에 위치하며 n형 또는 p형 불순물로 도핑되어 있는 소스 영역(1403, 1423) 및 드레인 영역(1405, 1425)과 이들 사이에 각각 배치되어 있는 스위칭 채널부(1402, 1404) 및 구동 채널부(1422)를 가진다. 본 발명의 실시예에서 구동 박막 트랜지스터의 소스 및 드레인 영역(1423, 1425)은 p형의 불순물로 도핑되어 있으며, 스위칭 박막 트랜지스터의 소스 및 드레인 영역(1403, 1405)은 n형의 불순물로 도핑되어 있다. 이때, 각각의 화소 영역에 배치되어 있는 구동 채널부(1422)는 서로 다른 폭(w1, w2, w3, w4, w5, w6) 및 길이(d1, d2, d3, d4, d5, 6d)를 가진다.
다결정 규소층(140, 142, 146)의 하부에는 산화 규소 또는 질화 규소로 이루어진 차단층이 형성될 수 있다.
다결정 규소층(140, 142, 146) 위에는 산화 규소 또는 질화 규소로 이루어진 게이트 절연막(130)이 형성되어 있다.
게이트 절연막(130) 위에 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금 등과 같이 저저항을 가지는 단일막 또는 이를 포함하는 다층막으로 이루어져 있는 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(121) 및 게이트선(121)에 연결되어 있으며 스위칭 채널부(1402, 1404)와 중첩하는 스위칭 전극부(1231, 1232)를 가지는 제1 게이트 전극(123)을 포함한다. 또한, 게이트 배선은 게이트선(121)으로부터 분리되어 있으며 구동 채널부(1422)와 중첩하는 제2 게이트 전극(122)과 세로 방향으로 뻗어 있으며 유지 전극부(146)와 중첩하는 유지 전극(124)을 포함한다. 게이트 배선(121, 122, 123, 124)은 게이트선(121)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드를 더 포함할 수 있다. 여기서, 유지 전극(124)은 유지 전극부(146) 또는 이후에 형성되는 제2 데이터선(172)은 중첩하여 유지 축전기를 이룬다. 여기서, 게이트 배선(121. 122, 123, 124)이 다층막인 경우에는 다른 물질과 접촉 특성이 우수한 패드용 물질을 포함할 수 있다.
게이트 배선(121. 122, 123, 124)의 위에는 질화 규소 또는 산화 규소 또는 유기 절연 물질로 이루어진 제1 층간 절연막(180)이 형성되어 있다.
제1 층간 절연막(180) 상부에는 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금 등과 같이 저저항을 가지는 단일막 또는 이를 포함하는 다층막으로 이루어진 제1 및 제2 데이터 배선이 형성되어 있다. 제1 데이터 배선은 세로 방향으로 형성되어 게이트선(121)과 교차하여 화소 영역을 정의하는 제1 데이터선(171), 제1 데이터선(171)에 연결되어 있으며 스위칭 박막 트랜지스터의 반도체부(140) 상부에 위치하는 제1 소스 전극(173) 및 제1 소스 전극(173)과 분리되어 제1 게이트 전극(123)에 대하여 제1 소스 전극(173)의 반대쪽 스위칭 박막 트랜지스터의 반도체부(140) 상부에 위치하는 제1 드레인 전극(175)을 포함한다. 제2 데이터 배선은 세로 방향으로 뻗어 있으며 유지 전극(124)과 중첩되어 있는 제2 데이터선(172), 제2 데이터선(172)에 연결되어 있으며 구동 박막 트랜지스터의 반도체부(142)의 상부까지 연장되어 있는 제2 소스 전극(174), 및 제2 소스 전극(174)과 분리되어 제2 게이트 전극(122)에 대하여 제2 소스 전극(174)의 반대쪽 구동 박막 트랜지스터의 반도체부(142) 상부에 위치하며 제2 드레인 전극(176)을 포함한다. 도면으로 나타나지 않았지만, 제1 및 제2 데이터 배선은 제1 및 제2 데이터선(171, 172)에 연결되어 있으며, 외부로부터 전기적인 신호를 전달받아 제1 및 제2 데이터선(171, 172)에 전달하는 데이터 패드를 각각 포함할 수 있다. 이때, 제1 소스 및 제1 드레인 전극(173, 175)은 제1 층간 절연막(180) 및 게이트 절연막(130)의 제1 및 제2 접촉구(1803, 1805)를 통하여 스위칭 박막 트랜지스터의 반도체부(140)의 소스 및 드레인 영역(1403, 1405)과 각각 연결되어 있다. 제2 소스 및 제2 드레인 전극(174, 176)은 제1 층간 절연막(180) 및 게이트 절연막(130)의 제3 및 제4 접촉구(1823, 1825)를 통하여 구동 박막 트랜지스터의 반도체부(142)의 소스 및 드레인 영역(1423, 1425)과 각각 연결되어 있다.
데이터 배선(171, 172, 173, 174, 175, 176) 위에는 제2 층간 절연막(185)이 형성되어 있고, 제2 층간 절연막(185) 위에는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전 물질로 이루어진 화소 전극(192)이 형성되어 있다. 화소 전극(192)은 제2 층간 절연막(185)의 제5 접촉 구멍(1855)을 통하여 제2 드레인 전극(176)과 연결되어 있다.
본 발명의 실시예에 따른 유기 발광 표시 장치용 박막 트랜지스터 어레이 기판에는 도면으로 나타나지는 않았지만, 화소 전극(192)의 위에 형성되어 있으며, 유기 물질로 이루어진 화소 영역 격벽과 격벽에 의하여 구획되어 있는 각 화소 영역의 화소 전극(192) 위에 형성되어 있는 적색, 녹색, 청색의 유기 발광층을 가진다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판에서는 앞에서 설명한 바와 같이 각각의 화소 영역에 배치되어 있는 구동 박막 트랜지스터의 구동 채널부(1422)는 서로 다른 폭(w1, w2, w3, w4, w5, w6) 및 길이(d1, d2, d3, d4, d5, 6d)를 가지고 있다. 이렇게 구동 박막 트랜지스터의 구동 채널부의 폭 및 길이를 다양하게 변화시킴으로써 구동 박막 트랜지스터의 구동 능력을 다양하게 변화시킬 수 있으며, 이러한 구동 박막 트랜지스터를 국부적으로 또는 전면적으로 배치함으로써 비정질 규소층을 다결정 규소층으로 엑시머 레이저 열처리(ELA:Eximer Laser Annealing) 공정 또는 순차적 고상 결정 공정(sequential lateral solidification)에서 레이저 에너지의 편차로 인하여 줄무늬로 나타나는 화질의 불균일을 방지할 수 있다. 특히, 레이저 조사시 분할 조사 영역 사이의 경계부에서레이저 에너지가 편차가 발생하더라도 구동 박막 트랜지스터의 구동 능력을 다양하기 때문에 레이저 에너지의 편차에 의한 화질의 불균일은 나타나지 않는다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상과 같이 구동 박막 트랜지스터의 채널부의 폭 및 길이를 다양하게 설계함으로써 구동 박막 트랜지스터의 구동 능력을 다양하게 형성함으로써 레이저 분할 조사 영역간의 결정립이 불균일하더라도, 이로 인하여 화질이 불균일하게 표시되는 것을 방지할 수 있다.

Claims (3)

  1. 다수의 화소 영역을 가지는 절연 기판,
    상기 기판 위의 화소 영역에 각각 형성되어 있으며, 제1 채널부와 제2 채널부를 가지는 반도체층,
    상기 반도체층을 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며, 게이트선을 포함하는 게이트 배선,
    상기 게이트 배선 위에 형성되어 있는 제1 층간 절연막,
    상기 제1 층간 절연막 위에 형성되어 있으며, 상기 게이트선과 교차하여 상기 화소 영역을 정의하는 데이터선을 포함하는 데이터 배선,
    상기 데이터 배선 위에 형성되어 있는 제2 층간 절연막,
    상기 제2 층간 절연막 위에 형성되어 있는 화소 전극,
    을 포함하는 박막 트랜지스터 어레이 기판에 있어서,
    각각의 상기 화소 영역에 위치하는 상기 제1 및 제2 채널부 중 적어도 하나는 적어도 둘 이상의 폭 및 길이를 가지는 박막 트랜지스터 어레이 기판.
  2. 제1항에서,
    상기 화소 전극 위에 형성되어 있는 격벽 및
    상기 격벽에 의하여 구획된 영역 안에 형성되어 있는 유기 발광층
    을 더 포함하는 박막 트랜지스터 어레이 기판.
  3. 제2항에서,
    상기 반도체층은 상기 제1 채널부를 가지는 제1 반도체부와 상기 제2 채널부를 가지는 제2 반도체부와 유지 전극부를 포함하고,
    상기 게이트 배선은 상기 제1 및 제2 채널부 및 유지 전극부와 각각 중첩하는 제1 및 제2 게이트 전극 및 유지 전극을 포함하고,
    상기 데이터 배선은 제1 및 제2 데이터선, 상기 제1 데이터선 및 상기 제1 반도체부의 소스 영역과 연결되어 있는 제1 소스 전극, 상기 제1 반도체부의 드레인 영역 및 상기 제2 게이트 전극과 연결되어 있는 제1 드레인 전극, 상기 제2 데이터선 및 상기 제2 반도체부의 소스 영역과 연결되어 있는 제2 소스 전극 및 상기 제2 반도체부의 드레인 영역 및 상기 화소 전극과 연결되어 있는 제2 드레인 전극을 포함하는 박막 트랜지스터 어레이 기판.
KR1020020068108A 2002-11-05 2002-11-05 박막 트랜지스터 어레이 기판 KR100915233B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020020068108A KR100915233B1 (ko) 2002-11-05 2002-11-05 박막 트랜지스터 어레이 기판
US10/521,345 US7164153B2 (en) 2002-11-05 2003-11-04 Thin film transistor array panel
AU2003276736A AU2003276736A1 (en) 2002-11-05 2003-11-04 Thin film transistor array panel
PCT/KR2003/002346 WO2004042781A2 (en) 2002-11-05 2003-11-04 Thin film transistor array panel
TW092130935A TW200416662A (en) 2002-11-05 2003-11-05 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020068108A KR100915233B1 (ko) 2002-11-05 2002-11-05 박막 트랜지스터 어레이 기판

Publications (2)

Publication Number Publication Date
KR20040039877A true KR20040039877A (ko) 2004-05-12
KR100915233B1 KR100915233B1 (ko) 2009-09-02

Family

ID=36385316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020068108A KR100915233B1 (ko) 2002-11-05 2002-11-05 박막 트랜지스터 어레이 기판

Country Status (5)

Country Link
US (1) US7164153B2 (ko)
KR (1) KR100915233B1 (ko)
AU (1) AU2003276736A1 (ko)
TW (1) TW200416662A (ko)
WO (1) WO2004042781A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003289446A1 (en) * 2002-12-27 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100611766B1 (ko) * 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
TWI302060B (en) * 2004-12-30 2008-10-11 Au Optronics Corp Light emitting diode display panel and digital-analogy converter of the same
KR101230299B1 (ko) * 2005-01-07 2013-02-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판
TWI330276B (en) * 2006-04-25 2010-09-11 Au Optronics Corp Active device array substrate and fabricating method thereof
KR102391348B1 (ko) 2014-12-29 2022-04-28 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05232512A (ja) * 1992-02-25 1993-09-10 Sanyo Electric Co Ltd 液晶表示装置
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JP2944869B2 (ja) * 1993-11-17 1999-09-06 松下電器産業株式会社 薄膜トランジスタおよびそのコンタクト抵抗の測定方法
KR100359795B1 (ko) * 1995-08-22 2003-01-14 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP2001005029A (ja) * 1999-06-18 2001-01-12 Toshiba Corp 液晶表示装置
TW516244B (en) * 1999-09-17 2003-01-01 Semiconductor Energy Lab EL display device and method for manufacturing the same
JP4942867B2 (ja) * 1999-09-17 2012-05-30 株式会社半導体エネルギー研究所 Ｅｌ表示装置及び電子装置
JP2001109399A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd カラー表示装置
US6356320B1 (en) * 1999-11-03 2002-03-12 Lg. Philips Lcd Co., Ltd. LCD with TFT array having wave-shaped resistance pattern to correct stitching defect
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
JP4954366B2 (ja) * 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US7164153B2 (en) 2007-01-16
AU2003276736A8 (en) 2004-06-07
US20060102902A1 (en) 2006-05-18
WO2004042781A2 (en) 2004-05-21
KR100915233B1 (ko) 2009-09-02
WO2004042781A3 (en) 2004-09-30
TW200416662A (en) 2004-09-01
AU2003276736A1 (en) 2004-06-07

Similar Documents

Publication Publication Date Title
US6501448B1 (en) Electroluminescence display device with improved driving transistor structure
US7009345B2 (en) Emissive display device and electroluminescence display device with uniform luminance
US7785942B2 (en) Active matrix organic EL display device and manufacturing method thereof
JP4206388B2 (ja) 平板ディスプレイ装置
JP6698486B2 (ja) 表示装置
KR101073545B1 (ko) 유기 발광 표시 장치
KR20030086166A (ko) 유기전계 발광소자와 그 제조방법
KR100740132B1 (ko) 유기 전계 발광 표시 장치
KR100739065B1 (ko) 유기 발광 표시장치 및 이의 제조 방법
US20060154422A1 (en) Driving transistor and organic light emitting diode display having the same
KR20060087740A (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
JP2003223120A (ja) 半導体表示装置
US7038240B2 (en) Color display device
KR20120094761A (ko) 유기 전계 발광 표시 장치
JP7359882B2 (ja) 半導体装置
KR100915233B1 (ko) 박막 트랜지스터 어레이 기판
KR101319319B1 (ko) 유기 전계발광소자
JP2006330719A (ja) 有機発光ディスプレイ及びその製造方法
KR100920343B1 (ko) 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법
JP2005159162A (ja) 表示装置及びその製造方法
KR101032940B1 (ko) 박막 트랜지스터 표시판
KR100739645B1 (ko) 유기 발광 표시 장치
KR101032944B1 (ko) 결정화용 마스크, 이를 이용한 박막 트랜지스터 표시판의제조 방법
CN112820743A (zh) 显示面板及其制作方法、显示装置
JP2010151866A (ja) 表示装置および表示装置の製造方法、ならびに薄膜トランジスタ基板および薄膜トランジスタ基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 10