KR20040037915A - 가변 비트라인 프리차지 전압(Ｖｂｌｐ) 발생장치 - Google Patents

가변 비트라인 프리차지 전압(Ｖｂｌｐ) 발생장치 Download PDF

Info

Publication number
KR20040037915A
KR20040037915A KR1020020066752A KR20020066752A KR20040037915A KR 20040037915 A KR20040037915 A KR 20040037915A KR 1020020066752 A KR1020020066752 A KR 1020020066752A KR 20020066752 A KR20020066752 A KR 20020066752A KR 20040037915 A KR20040037915 A KR 20040037915A
Authority
KR
South Korea
Prior art keywords
voltage
bit line
line precharge
precharge voltage
control signal
Prior art date
Application number
KR1020020066752A
Other languages
English (en)
Inventor
최용진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020066752A priority Critical patent/KR20040037915A/ko
Publication of KR20040037915A publication Critical patent/KR20040037915A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Abstract

본 발명의 비트라인 프리차지 전압 발생장치는 내부 전원을 여러 레벨의 전압으로 분배하는 전압분배부, 분배된 전압 중 특정 레벨의 전압을 지정하기 위한 제어신호를 발생시켜 출력하는 제어부 및 제어신호에 따라 온/오프 되어 상기 분배된 전압 중 특정 레벨의 전압을 비트라인 프리차지 전압으로 출력하는 스위칭부를 구비하여, 테스트를 위한 별도의 패드를 사용하지 않고 칩 내부의 제어신호에 따라 원하는 레벨의 전압을 선택적으로 비트라인 프리차지 전압으로 이용함으로써 패키징된 상태에서도 비트라인 프리차지 전압의 변화에 대한 불량분석을 용이하게 할 수 있다.

Description

가변 비트라인 프리차지 전압(Ｖｂｌｐ) 발생장치{Flexible bitline precharge voltage generation apparatus}
본 발명은 메모리 테스트 장치에 관한 것으로, 보다 상세하게는, 테스트를 위한 별도의 패드를 사용하지 않고 내부 전원을 여러 레벨로 분배한 후 제어 신호에 따라 필요한 레벨의 전압을 선택적으로 비트라인 프리차지 전압(Vblp)으로 사용할 수 있는 메모리 테스트 장치에 관한 것이다.
DRAM은 극히 미세한 기술을 사용하기 때문에 불량 또한 많이 발생하게 된다.
따라서, 이러한 불량을 어떻게 효율적으로 피드백 하느냐가 개발 또는 생산에 중요한 영향을 미치게 된다.
웨이퍼 상태에서는 패드를 통하여 반도체 내부적으로 생성되는 여러 전위들을 임의로 가하면서 불량의 특성을 파악할 수 있으나, 패키지 상태에서는 임의로 내부 전원을 인가할 수 없어 불량 분석에 많은 어려움이 따르게 된다.
특히, 비트라인 프리차지 전압(Vblp)의 경우 내부 전원은 센싱 동작에서의 전위차(△V)와 밀접한 관련이 있기 때문에 불량의 현상 파악에 있어서 상당히 중요하다. 그러나, 다른 내부 전원과 같이 비트라인 프리차지 전압(Vblp)도 외부로 연결된 부분이 없기 때문에 그 전압의 크기를 변화시킬 수 없어 불량 분석에 많은 어려움을 주고 있다.
또한, 웨이퍼 상태에서도 내부 전원을 변화시키려면 전위를 가할 수 있는 패드가 필요하다. 패드의 크기는 다른 회로 선폭과는 달리 줄이기가 용이하지 않기 때문에 칩 사이즈를 줄이기 위해서는 기본적으로 필요한 패드 외에는 그 수를 가급적 줄이는 것이 필요하지만 불량 분석 때문에 내부 전원 패드가 모두 필요하여 패드의 수를 줄이기가 어렵다.
따라서, 위와 같은 문제점을 해결하기 위한 본 발명의 목적은 별도의 패드를 사용하지 않고 칩 내부에서 발생되는 제어신호를 이용하여 여러 레벨의 비트라인 프리차지 전압(Vblp)을 선택적으로 사용할 수 있도록 하는데 있다.
도 1은 본 발명에 따른 비트라인 프리차지 전압 발생장치의 제 1실시예를 나타내는 구성도.
도 2는 본 발명에 따른 비트라인 프리차지 전압 발생장치의 제 2실시예를 나타내는 구성도.
도 3은 본 발명에 따른 비트라인 프리차지 전압 발생장치의 제 3실시예를 나타내는 구성도.
위와 같은 목적을 달성하기 위한 본 발명의 비트라인 프리차지 전압 발생장치는 내부 전원을 여러 레벨의 전압으로 분배하는 전압분배부, 분배된 전압 중 특정 레벨의 전압을 지정하기 위한 제어신호를 발생시켜 출력하는 제어부 및 제어신호에 따라 온/오프 되어 상기 분배된 전압 중 특정 레벨의 전압을 비트라인 프리차지 전압으로 출력하는 스위칭부를 구비한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 1은 본 발명에 따른 비트라인 프리차지 전압 발생장치의 제 1실시예를 나타내는 도면이다.
본 발명의 비트라인 프리차지 전압 발생장치는 메모리의 내부 전원 중 셀의 데이터를 리드 또는 라이트 할 때 사용되는 전압인 코아 전압(Vcore)을 필요로 하는 여러 레벨로 분배하고 명령어를 이용해 분배된 전압을 선택적으로 출력시켜 필요한 레벨의 비트라인 프리차지 전압(Vblp)을 얻을 수 있도록 한다.
이러한 본 발명의 비트라인 프리차지 전압 발생장치는 코아 전압을 여러 레벨로 분배하는 전압분배부(11), 분배된 전압 중 필요한 레벨의 전압을 지정하는 제어부(12) 및 제어부의 신호에 따라 온/오프 되어 특정 레벨의 전압을 출력하는 스위칭부(13)로 이루어진다.
각 구성요소들을 보다 상세하게 설명하면, 전압분배부(11)는 코아 전압(Vcore)과 접지 전압 사이에 다수의 저항들이 직렬 연결되고 직렬 연결된 각 저항이 코아 전압을 저항값에 비례하게 강하시켜 각 저항에는 서로 다른 레벨의 전압이 형성된다.
제어부(12)는 전압분배부(11)에 의해 나뉘어진 여러 레벨의 비트라인 프리차지 전압의 출력을 제어하기 위한 제어신호를 발생시켜 출력한다. 이러한, 제어부(12)는 SDRAM 이나 DDR 제품에서 DRAM의 동작을 지정해주는 모드 레지스터 세트(MRS:Mode Register Set)를 이용하여 기 지정된 모드 레지스터 설정값에 따라 전압분배부(11)에 의해 여러 레벨로 나뉘어진 비트라인 프리차지 전압 중 어느 하나를 지정하기 위한 모드 레지스터 세트 신호를 출력한다.
이러한 모드 레지스터 세트(MRS) 신호를 활용하면 DRAM이 시스템에서 동작하는 것과는 다르게 특별히 사용하고자 하는 모드를 지정해줄 수 있게된다.
스위칭부(13)는 드레인 단자가 전압분배부(11)를 구성하는 저항들 사이의 노드에 연결되고 게이트 단자가 제어부(12)의 출력단자와 연결된 다수의 NMOS 트랜지스터들로 이루어진다.
도 2 및 도 3은 본 발명의 다른 실시예들을 나타낸다.
도 1에서의 전압분배부(11)는 3개의 저항을 코아 전압(Vcore)과 접지 전압 사이에 직렬 연결하여 2 레벨의 비트라인 프리차지 전압(Vblp1 = 2/3 Vcore, Vblp2 = 1/3 Vcore)을 만들고 있으나, 도 2의 전압분배부(14)는 보다 많은 수의 저항을 직렬 연결하여 도 1에서 보다 많은 레벨의 비트라인 프리차지 전압(Vblp1 ∼ Vblp4)을 만들고 있으며, 레벨의 증가에 따라 스위칭부(15)를 구성하는 NMOS 트랜지스터의 수도 늘어나게 된다.
도 3의 전압분배부(16)는 도 1 또는 도 2의 어느 한 저항에 의해 형성된 비트라인 프리차지 전압 보다 낮은 전압을 형성하기 위해 해당 저항과 병렬로 다수의저항을 직렬 연결한 경우이며, 스위칭부(17)는 이전 실시예에서와 같이 저항의 각 노드에 NMOS 트랜지스터를 연결한다.
또한, 저항들의 배열 뿐만 아니라 각 저항의 크기를 서로 다르게 하여 비트라인 프리차지 전압의 레벨을 다양하게 조절할 수 있다.
그리고, 상술된 도 1 내지 도 3의 실시예에서는 스위칭부(13)가 NMOS 트랜지스터들로 구성되고 있으나 PMOS 트랜지스터들을 이용하여 구현하거나 NMOS 트랜지스터와 PMOS 트랜지스터들을 혼용하여 구현할 수 있다.
상술된 본 발명의 비트라인 프리차지 전압 발생장치의 동작을 간략하게 설명하면, 패키징된 메모리에 대한 비트라인 프리차지 전압 변화에 따른 불량 여부를 테스트 하기 위해 모드 레지스터 세트에 비트라인 프리차지 전압 레벨 제어를 위한 특정 설정값을 저장하고 칩에 외부 전원을 인가한다.
외부 전원이 인가되면 내부 전원을 발생시키는 전압발생기(미도시)가 내부 전원을 발생시킨다.
발생된 내부 전원 중 코아 전압(Vcore)은 코아 전압(Vcore)단과 접지 전압단 사이에 연결된 전압분배부(11)의 저항들에 의해 전압 강하가 발생하여 각 저항의 양단에는 서로 다른 레벨의 전압이 형성된다.
제어부(12)는 모드 레지스터 세트(MRS)의 설정 값에 따라 모드 레지스터 세트 신호를 스위칭부(13)의 어느 한 MOS 트랜지스터의 게이트 단자로 인가한다.
이때, 제어부(12)는 비트라인 프리차지 전압을 지정하는 모드 레지스트 세트 신호를 한 번 인가하여 칩의 다른 동작(CAS Latency, Burst Length 등)에 상관없이원하는 비트라인 프리차지 전압 레벨을 지정할 수 있으며, 또한 칩의 다른 동작(CAS Latency, Burst Length 등)의 변화에 따라 특정 비트라인 프리차지 전압의 레벨을 지정하기 위해 모드 레지스트 세트 신호를 여러 번 발생시켜 출력할 수 있다.
예컨대, 칩의 동작과 해당 동작에 대응되는 비트라인 프리차지 전압을 칩에 인가하기 위해 모드 레지스트 세트 신호를 두 번 발생시키는 경우, 첫번째 모드 레지스터 세트 신호를 이용하여서는 원하는 동작(CAS Latency, Burst Length 등)을 지정하고, 두번 째 모드 레지스터 세트 신호는 지정된 동작에 따라 원하는 레벨의 비트라인 프리차지 전압을 지정하기 위해 스위칭부(13)의 어느 한 MOS 트랜지스터의 게이트 단자로 인가되어 해당 레벨의 비트라인 프리차지 전압이 출력되도록 한다.
제어부(12)로부터 게이트 단자로 모드 레지스터 세트 신호를 인가받은 MOS 트랜지스터는 온 되어 해당 레벨의 비트라인 프리차지 전압을 출력하고 출력된 비트라인 프리차지 전압은 칩 전체로 인가된다.
상술된 실시예에서 전압분배부(11)를 구성하는 저항들의 연결 관계를 다양하게 만들면 0 ∼ Vcore 까지 여러 레벨의 비트라인 프리차지 전압을 얻을 수 있어 불량 현상 파악을 용이하게 할 수 있다.
상술한 바와 같이, 내부 전원을 여러 레벨로 분배하고 칩 내부의 제어신호에 따라 원하는 레벨의 전압을 선택적으로 비트라인 프리차지 전압으로 이용함으로써테스트를 위한 패드 없이 패키징된 상태에서 비트라인 프리차지 전압의 변화에 대한 불량분석을 용이하게 할 수 있게 된다.

Claims (6)

  1. 내부 전원을 여러 레벨의 전압으로 분배하는 전압분배부;
    상기 분배된 전압 중 특정 레벨의 전압을 지정하기 위한 제어신호를 발생시켜 출력하는 제어부; 및
    상기 제어신호에 따라 온/오프 되어 상기 분배된 전압 중 특정 레벨의 전압을 비트라인 프리차지 전압으로 출력하는 스위칭부를 구비하는 비트라인 프리차지 전압 발생장치.
  2. 제 1 항에 있어서,
    상기 내부 전원은 코아 전압인 것을 특징으로 하는 비트라인 프리차지 전압 발생장치.
  3. 제 2 항에 있어서,
    상기 전압분배부는 코아 전압과 접지 전압 사이에 직렬 연결된 다수의 저항들로 이루어지는 것을 특징으로 비트라인 프리차지 전압 발생장치.
  4. 제 3 항에 있어서,
    상기 전압분배부는 상기 직렬 연결된 적어도 어느 하나의 저항과 병렬 연결되는 적어도 하나의 저항을 구비하는 것을 특징으로 하는 비트라인 프리차지 전압발생장치.
  5. 제 1 항에 있어서,
    상기 제어부는 모드 레지스터 세트로 이루어지는 것을 특징으로 하는 비트라인 프리차지 전압 발생장치.
  6. 제 1 항에 있어서,
    상기 스위칭부는 MOS 트랜지스터로 이루어지는 것을 특징으로 하는 비트라인 프리차지 전압 발생장치.
KR1020020066752A 2002-10-31 2002-10-31 가변 비트라인 프리차지 전압(Ｖｂｌｐ) 발생장치 KR20040037915A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020066752A KR20040037915A (ko) 2002-10-31 2002-10-31 가변 비트라인 프리차지 전압(Ｖｂｌｐ) 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020066752A KR20040037915A (ko) 2002-10-31 2002-10-31 가변 비트라인 프리차지 전압(Ｖｂｌｐ) 발생장치

Publications (1)

Publication Number Publication Date
KR20040037915A true KR20040037915A (ko) 2004-05-08

Family

ID=37336180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020066752A KR20040037915A (ko) 2002-10-31 2002-10-31 가변 비트라인 프리차지 전압(Ｖｂｌｐ) 발생장치

Country Status (1)

Country Link
KR (1) KR20040037915A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881398B1 (ko) * 2007-06-29 2009-02-02 주식회사 하이닉스반도체 내부 전압 발생 회로
KR100904734B1 (ko) * 2007-10-29 2009-06-26 주식회사 하이닉스반도체 프리차지 전압공급회로 및 이를 이용한 반도체 메모리 장치
KR100929652B1 (ko) * 2007-05-16 2009-12-03 주식회사 하이닉스반도체 전압 분배기
US8063708B2 (en) 2007-05-16 2011-11-22 Hynix Semiconductor Inc. Phase locked loop and method for operating the same
KR101124283B1 (ko) * 2005-06-27 2012-03-27 주식회사 하이닉스반도체 메모리 장치의 테스트 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124283B1 (ko) * 2005-06-27 2012-03-27 주식회사 하이닉스반도체 메모리 장치의 테스트 방법
KR100929652B1 (ko) * 2007-05-16 2009-12-03 주식회사 하이닉스반도체 전압 분배기
US8063708B2 (en) 2007-05-16 2011-11-22 Hynix Semiconductor Inc. Phase locked loop and method for operating the same
KR100881398B1 (ko) * 2007-06-29 2009-02-02 주식회사 하이닉스반도체 내부 전압 발생 회로
KR100904734B1 (ko) * 2007-10-29 2009-06-26 주식회사 하이닉스반도체 프리차지 전압공급회로 및 이를 이용한 반도체 메모리 장치
US7606095B2 (en) 2007-10-29 2009-10-20 Hynix Semiconductor Inc. Semiconductor memory device having a precharge voltage supply circuit capable of reducing leakage current between a bit line and a word line in a power-down mode

Similar Documents

Publication Publication Date Title
US5563546A (en) Selector circuit selecting and outputting voltage applied to one of first and second terminal in response to voltage level applied to first terminal
US7282989B2 (en) Internal voltage generation circuit of semiconductor device
KR950014097B1 (ko) 다이나믹 메모리 장치
US6154864A (en) Read only memory embedded in a dynamic random access memory
KR100190080B1 (ko) 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로
US6449208B1 (en) Semiconductor memory device capable of switching reference voltage for generating intermediate voltage
US6343038B1 (en) Semiconductor memory device of shared sense amplifier system
US20110273924A1 (en) Semiconductor memory device
KR19990003680A (ko) 데이터 입출력 마스크 입력버퍼의 전류소모를 감소시키기 위한 제어부를 구비하는 동기식 반도체 메모리장치
US6853592B2 (en) Semiconductor memory device permitting control of internal power supply voltage in packaged state
US6495994B1 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
KR100575882B1 (ko) 번인 테스트용 내부 전압 발생 장치
KR100817080B1 (ko) 내부 전원 전압들을 독립적으로 제어할 수 있는 반도체메모리 장치 및 그 장치를 이용하는 방법
KR100361658B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
KR20040037915A (ko) 가변 비트라인 프리차지 전압(Ｖｂｌｐ) 발생장치
JP3735698B2 (ja) 内部電圧発生回路
US5771198A (en) Source voltage generating circuit in semiconductor memory
JPH08298722A (ja) 半導体装置および半導体装置の内部電源電位の調整方法
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
US6496433B2 (en) Semiconductor device and semiconductor device testing method
KR100287889B1 (ko) 셀프 리프레쉬 회로
KR101163033B1 (ko) 비트라인 프리차지 전원 발생 회로
KR100613445B1 (ko) 고전압 감지회로 및 이를 이용한 고전압 펌핑장치
TW520517B (en) Integrated memory with memory cells in several memory-cell-blocks and method to operate such memories
KR100713934B1 (ko) 테스트시 초기값 오류를 줄이기 위한 반도체 메모리 장치의파워 업 발생 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination