KR20040037121A

KR20040037121A - 3ｇ 무선 통신의 시분할 이중 모드를 위한 자동 주파수보정 방법 및 장치

Info

Publication number: KR20040037121A
Application number: KR10-2004-7004353A
Authority: KR
Inventors: 스테른버그그레고리에스
Original assignee: 인터디지탈 테크날러지 코포레이션
Priority date: 2001-09-28
Filing date: 2002-09-27
Publication date: 2004-05-04
Also published as: US6606487B2; CA2461336A1; EP1436907A1; KR20080058502A; TW200633408A; KR20070105383A; KR20050090482A; TW580790B; JP2005505966A; NO20041722L; CA2461336C; TW200417169A; TWI285031B; MXPA04002839A; WO2003030400A1; CN1561584A; US7103339B2; US20030064693A1; US20030224744A1

Abstract

본 발명은 무선 통신 시스템 수신기 내에서 발진기 주파수 에러를 검출하여 정정하기 위한 방법 및 장치에 관한 것이다. 주파수 추정기는 블록 상관기, 공액곱 및 합산 블록, 누산 블록, 다중 경로 검출 블록 및 루프 필터(누산 블록)(적응 대역폭)를 갖추고 있다. 다중 경로 검출은 검색 블록, 임계 검출 블록 및 다중 경로 콤포넌트를 결합하기 위한 블록을 포함한다. 기지국(BS)의 국부 발진기(LO)와 유저 장비(UE)의 국부 발진기 사이에서 얻어지는 주파수 차이는 유저 장비의 국부 발진기가 기지국의 국부 발진기로부터 0.1 PPM 이상 벗어나지 않는 정도의 차이이다.

Description

3Ｇ 무선 통신의 시분할 이중 모드를 위한 자동 주파수 보정 방법 및 장치{AUTOMATIC FREQUENCY CORRECTION METHOD AND APPARATUS FOR TIME DIVISION DUPLEX MODES OF 3G WIRELESS COMMUNICATIONS}

통상의 무선 통신 시스템에서, 송신기의 국부 발진기와 수신기의 국부 발진기 사이의 주파수 차이에 의해 데이터의 전송이 방해받을 수가 있다. 또한, 대다수의 무선 통신 시스템이 수신기 기능부와 송신기 기능부 둘다에 대해서 동일한 국부 발진기(LO)를 사용하기 때문에 주파수 오프셋이 커져서 현저한 대역외 간섭을 야기할 수가 있다.

이러한 문제점을 해소하기 위해, 종래의 무선 통신 시스템은 위상의 차이를 검출하거나 주파수 에러를 추정하여 갱신 사항(update)을 국부 발진기에 적용하기 위해 이산 푸리에 변환(Discrete Fourier Transform)을 적용하였다. 그러나, 이러한 종래의 시스템은 다중 경로(다경로) 간섭의 영향을 무시하거나 AFC(Automatic Frequency Control)를 RAKE 수신기와 결합하였다. 그러므로, 이러한 종래의 기술은RAKE 수신기없이 멀티 유저 검출을 이용하는 시스템에서는 적용될 수가 없었다.

본 발명은 무선 통신 분야에 관한 것으로서, 특히 시분할 이중(TDD) 방식을 채용하는 3 세대(3G) 무선 통신 분야 및 무선 통신 시스템 수신기 내에서의 주파수 에러 검출 및 에러 정정에 관한 것이다.

이후 본 발명의 실시예를 도면을 참조하여 설명하며, 도면에서 동일 구성요소는 동일 도면 부호를 붙인다.

도 1은 본 발명의 기술을 이용하는 자동 주파수 제어(AFC) 알고리즘의 블록도이다.

도 2는 본 발명의 주파수 추정 알고리즘을 도시하는 블록도이다.

도 3 및 도 4는 도 2의 각 블록 상관기에 포함된 구조를 도시하는 개략도이다.

도 5는 도 2의 공액곱 및 합 블록을 보다 상세히 도시하는 개략도이다.

도 6은 도 1의 루프 필터 블록의 상세를 도시하는 개략도이다.

도 7은 도 2의 장치에 의해서 수행되는 알고리즘을 도시하는 흐름도이다.

본 발명은 무선 통신 시스템 수신기 내의 발진기 주파수 에러의 검출 및 정정을 가능하게 한다. 더욱이, 본 발명은 다중 경로 간섭이 존재하는 경우에도 우수한 성능을 제공한다. 또한, 본 발명은 간섭 문제와 큰 지연 확산(delay spread)과 관련된 다이버시티 이득을 활용하는 것을 해결한다. 또한, 본 발명은 셀간 및 셀내의 간섭원을 제거하고 RF 캐리어 오프셋 및 샘플링 클록 오프셋이 존재하는 경우에도 효율적으로 동작할 가능성을 제공한다. 또한 본 발명은 적응적 동조 속도(adaptive tunning speed)와 RAKE 수신기없이 멀티 유저 검출 알고리즘을 이용하는 시스템을 갖춘 기능부를 가지며 불연속 파일롯(트레이닝) 신호에서 동작할 수가 있다.

본 발명은 블록 상관기, 공액곱(conjugate product) 및 합 블록, 누산 블록, 다중 경로 검출 블록 및 루프 필터(적응형 대역폭)를 가진 주파수 추정기(a frequency estimator)를 포함한다. 다중 경로 검출 블록은 검색 블록, 임계치 검출 블록 및 다중 경로 콤포넌트를 결합하는 블록을 포함한다.

도 1은 폐쇄 루프 자동 주파수 제어(AFC)(10)의 블록도이며, 수신된 신호 Rx는 전압 제어 발진기(VCO)(14)에 의해서 곱셈기(12)의 기저대역으로 감소된다. 수신된 기저 대역 신호 Rx는 A/D 변환기(ADC)(16), 자동 이득 제어부(AGC)(18), RRC(root-raised cosine) 필터(20)를 거친다.

(22)에서의 셀검색과 (24)에서의 주파수 추정 다음에, 주파수 추정치는 루프 필터(26)에 적용된다. 이러한 디지탈 출력은 전송용으로도 사용되는 VCO(14)의 주파수를 조정하기 위해 D/A 변환기(DAC)(28)에 의해서 변환되고, 기저대역(BB) Tx 데이터는 곱셈기(32)에서 VCO(14)에 의해서 공급되는 캐리어 주파수를 변조하기 위해 사용되는 D/A 변환기(DAC)(30)에 의해서 변환된다.

도 2는 주파수 추정 블록(24)에 의해서 수행되고 주파수 추정 알고리즘을 보다 상세히 보여주는 단계들을 도시하는 블록도이다.

처음에, 주파수 추정 알고리즘은 블록(24-1)에서 기지의 기준(미드앰블)과 수신된 신호 샘플들의 4개의 블록 상관을 수행한다. 4개의 블록 상관기의 출력은블록(24-2)에서 하나의 상관기에서 다음 상관기의 시간에 맞춘 위상 시프트를 나타내는 각도를 가진 3개의 복소수를 생성하도록 공액으로 순차적으로 곱해진다. 다음에 이러한 3 개의 공액곱은 함께 합산되어 위상 변화의 저 분산 추정(a lower variance estimation)을 산출한다. 누산 블록(24-3)의 출력은 윈도우 래그(window lag) i의 함수이며, 그 값은 N 프레임 상에서 누산된다. 데이터의 N 프레임이 처리된 다음에, 누산 D(i)(값)은 블록(24-4)에서 최대 절대값, 즉 D0(최대), D1 및 D2를 갖는 3 개의 값으로 검색된다. 3 개의 최대 D(i)값을 구하기 위해 블록(24-5)에서 이들 값의 크기를 계산한다.

다음에 블록(24-6)에서 검출 임계치가 적용되며 그 임계치는 피크값(D0)의 크기에 의거하고 있다. 제2 및 제3의 최대 콤포넌트의 크기가 이 임계치를 초과하면, 이들은 충분히 커서 주파수 추정 계산에 포함될 것이라고 판단한다.

임계치 검출을 수행한 다음에, 생존 다중 경로 콤포넌트는 블록(24-7)에서 코히어런트하게 합산되어 단일 복소수를 제공하며, 단일 복소수의 각도는 상관기 블록간 위상 변화를 추정하는데 이용 가능하다. 삼각함수 계산의 필요성을 명시적으로 배제하면서 이후 설명하는 2개의 근사화를 이용하는 블록 (24-8) 및 (24-9)을 이용하여 주파수 추정이 계산된다.

도 3은 슬라이딩 윈도우 블록 상관 동작을 도시한다. 제1 데이터 버스트로부터의 다중 경로 간섭으로 인해 미드앰블의 제1 부분이 손상될 가능성이 있으므로, 미드앰블의 최종 456칩이 주파수 추정에서 이용된다. 검색되는 윈도우는 49개의 선두(leading) 얼라인먼트, 49개의 지연(lagging) 얼라인먼트, 0개의 래그(lag) 얼라인먼트를 포함하며, 슬라이딩 윈도우 블록 상관기에 의해서 실행되는 샘플들의 총수는 1108이다. 3GPP TDD 통신 시스템에서, 10 ms의 동일한 길이의 프레임은 2560칩을 각각 갖는 15 개의 동일한 길이의 타임 슬롯으로 구성되어 있다.

각 래그에서 4 개의 B칩(2B 샘플) 상관이 도 3에 도시한 바와 같이 수행된다.

도 4는 Ro,i를 산출하는 제1 블록 상관기의 상세를 도시한다. 도 4에 도시한 바와 같이, 수신된 샘플 각각은 기지의 미드앰블과 상관 처리되어 다음에 이어지는 상관 처리 결과와 합산된다.

도 5는 블록(24-1)의 슬라이딩 블록 윈도우 상관기의 출력에서 수행되는 공액곱 및 합산 연산(24-2)을 도시하고 있다. 상관기 출력 R은 미드앰블 변조 제거된 수신 샘플의 중심을 나타내는 복소 벡터이다. 다음 단계는 연속 상관기 출력의 공액곱을 계산하여 달성되는 하나의 상관기에서 다음 상관기로의 위상 변화를 계산 하는 것이다. 공액곱 연산된 각 출력은 복소 벡터이며, 복소 벡터의 각은 하나의 상관 중심에서 다음 상관 중심으로의 위상 변화에 근사화한다. 곱셈 회로 P1, P2, P3에 의해서 생성된 3개의 공액곱이 S1 및 S2에서 함께 합산되어 하나의 상관기에서 다음 상관기로의 위상 변화의 저 분산 추정을 산출한다.

공액곱 및 합산 블록(24-2)의 D(i) 값이 주파수 추정치를 계산하기 전에 N 미드앰블 상에서 누산된다.

누산 시상수 N은 10으로 초기화되고, 연속해서 주파수 에러의 가장 최근의 절대값 추정에 기초해서 결정된다. N 값은 추정 구간 동안 현저한 드리프트를 방지하면서 주파수 추정의 분산을 최소화하도록 선택된다.

N 미드앰블이 슬라이딩 윈도우 상관기(24-1), 공액곱 및 합산 블록(24-2), 누산 블록(24-3)을 통해 처리된 다음에,의 크기를 최대화하는 레그 i를 찾기 위한 검색이 수행된다. 다각도로 해결할 수 있는 다중 경로 콤포넌트가 있을 수 있다는 사실로 인해, 3 개의 최대 경로가 구해지며, 구해지는 경로수는 추가 신호 대 잡음비(SNR) 개선과 그에 따른 하드웨어 복잡도 증대를 절충해서 구해진다.

오직 하나의 분리 가능한 다중 경로 콤포넌트 만이 이용 가능하기 때문에, 제2의 최대 콤포넌트(D1) 및 제3의 최대 콤포넌트(D2)가 중요도에 따라서 시험된다. D1 및 D2는 절대 크기에 있어서 D0의 절반 보다 크다면, 중요한 것으로서 고려된다. 따라서 D1 및 D2는 2의 제곱근()으로 나눈 D0 보다 크다면 수용된다.

상기 요건에 부합하는 다중 경로 콤포넌트는 블록(24-7)에서 단일 복소 벡터로 결합되며, 그의 각도는 하나의 블록 시간에 걸친 캐리어 오프셋의 위상 변화의 추정치이다.

다중 경로 결합기 출력으로부터 각도 정보를 추출하기 위해, 복소 변수가 단위 크기로 스케일되고 복소 절대치 함수의 근사화가 이용되며, 근사화란 복소 벡터의 허수부는 θ가 1 보다 훨씬 크고(θ≪1), 복소 벡터의 절대치가 1이면, θ와 동일한 복소 벡터의 인수와 동일하다는 것이다.

이러한 근사화는 알고리즘의 구현을 단순화시켜 삼각함수 계산을 수행할 필요성을 덜며 근사화에 의해 도입되는 에러는 AFC 알고리즘이 (θ→1)에 수렴할 때0이 되는 경향이 있음을 알 수 있다.

루프 필터(26)는 추정된 주파수 에러 ε를 취하여로서 표현되는 v(t)를 구하기 위해 적분 연산을 수행한다.

이것이 또한 도 6에 도시되며 입력 ε이 -1의 이득을 가진 증폭기에 인가되어 합산기 S에서 D_N으로 구한 이전 값 v(t-1)과 함께 합산된다.

에러 ε가 이전 블록으로부터 내보내질 때만 적분이 수행됨에 주목해야 한다. 따라서, v 값은 N 미드앰블이 처리된 다음에 변화한다. 수렴을 판단하기 위해 수렴 검출 알고리즘(CDA)이 이용 가능하다.

하나의 기술은 블록(24-9)의 출력에서 생성된 주파수 추정치를 임계치에 대해서 비교하는 것이며 추정된 주파수 에러가 │α│보다 작다면, 수렴에 도달한다. 수렴이 주파수 에러의 현재 추정치에만 기초하고 있기 때문에 그 알고리즘은 무기억(memoryless)성이라고 고려된다.

대안의 구성은 2 개의 연속 주파수 추정치가 검출 임계치 α아래에 있는 경우 수렴을 선언하는 것이다. 이와는 달리, 2 개의 주파수 추정치는 연속적일 필요는 없다.

또 다른 대안의 구성에 있어서, 블록(24-9)에서 구한 최종 2개의 주파수 추정치를 순차적으로 평균화하고 그들을 임계치와 비교함으로써 검출 임계치 α아래에서 이동하는 주파수 추정치의 2 포인트 이동 평균에 기초해서 수렴이 검출된다.

블록(24-6)이 이용하는 검출 임계치 최적화와 관련하여, 수행된 시험에 기초해서 상대 검출 임계치의 최적 선택은 0.65초의 수렴 시 p=0.99의 확률로 개선되는 0.56(즉, 0.56D(o))이다.

루프 이득 λ의 최적 선택은 SNR과 채널 상태에 달려있다. 루프 이득을 위한 최적 선택은 0.26이며 이는 -3dB의 SNR과 2개의 활성 미드앰블을 갖는 AWGN 채널에 대해 현저한 개선과 성공 확률을 제공한다.

누산 구간 동안에 코히어런스의 손실을 방지하기 위해 N과 추정 주파수 에러간의 관계가 조정된다. 증대된 값은 클록의 드리프트를 누산 기간을 통해 0.25칩을 초과하지 않게 하며, N의 값은 6,000 내지 0의 절대 주파수 에러의 함수로서 1 내지 30까지 가변하며, 절대 주파수 에러가 작아지면 누적된 미드앰블의 수 N는 커진다.

상관 단계에서 미드앰블의 칩으로서 456 칩을 이용하느냐 512 칩을 이용하는냐에 따라서(제1 데이터 버스트의 다중 경로 간섭에 의해서 손상될 수 있는 수신된 미드앰블의 제1의 56칩의 제거는 약 0.5 dB의 감소 SNR에 의한 오프셋이다), 모든 3 WG4 테스트 채널에 대해서 미드앰블의 모든 512 칩을 사용하는 것이 좋다. 버스트 타입 1에 있어서, 예컨대 타임 슬롯은 두 그룹의 데이터 심볼을 가지며 데이터 심볼 그룹은 512 칩 미드앰블, 96 칩 가드 주기, 그 다음에 이어지는 데이터 심볼의 두 그룹 중 최종 그룹으로 분할된다.

앞서서 49 선두 얼라인먼트, 49 지연 얼라인먼트 및 무(0) 래그 얼라인먼트를 포함하는 검색된 윈도우에 대해서 기술하였다. 보다 합리적인 선두 경로 검색에 의해 10개의 칩이 결정되었고, 10개의 칩은 1142 샘플로서 실행할 슬라이딩 윈도우블록 상관기가 필요로 하는 샘플의 총수이며, 윈도우 크기의 감소는 여전히 최악의 경우의 다중 경로 WG4 채널 모델(경우 2)에 대해서도 여전히 수용 가능하며, 최대 분리 가능한 경로는 다이렉트 경로에 대해서 46Tc 지연된다.

오직 2개의 경로 만이 살아 있는 경우 최대 경로 D0가 제2 최대 경로의 가중치의 두배인 블록(24-6) 및 (24-7)에서 이용된 다중 경로 결합 방법은 다중 경로 결합기와 비교되며, 이 다중 경로 결합기는 동일한 이득을 갖는 2개의 살아있는 경로를 취급하며, 동일한 이득을 결합함으로써 WG4 경우 다소 양호한 성능을 가져오며, 다른 경우에 대해서도 동일한 성능을 가져옴으로써 이 결합 방법은 단지 D(0) 및 D(1)이 결합될 경우 양호한 방법이다.

본 발명은 또한 위상차를 추정하기 위한 대안의 방법(복수의 다중 경로 콤포넌트에 기초)을 이용하여 구현 가능하다. 이 경우, 위상 추정은 여전히 본 발명에서 이용된 상관 크기와 유사한 작은 품질 측정을 포함할 것이다.

누적 기간(적응적 동조 속도)을 조정하기 위해 사용되는 동일한 접근 방법은 상관 블록 크기에 적용 가능하다. 주파수 오프셋이 큰 경우, 추정치에서 코히어런스의 손실 및 앨리어싱의 가능성 때문에 상관 블록 크기가 작은 것이 바람직하다. 주파수 에러가 감소함에 따라, 상관 처리 이득을 개선하고 보다 상세한 주파수 에러 추정을 구하기 위해 상관 블록 크기를 증대할 수 있다.

본 발명에 따른 방법 및 장치는 시분할 이중(TDD) 방식을 채용하는 3 세대(3G) 무선 통신 분야 및 무선 통신 시스템 수신기 내에서 주파수 에러를 검출하고 에러를 정정하는 것에 유용하다.

Claims

국부 발진기를 조정하기 위해 주파수 추정치를 구하기 위한 방법으로,

(a) 데이터 심볼과 미드앰블을 포함하는 타임 슬롯으로 이루어진 통신 신호을 수신하는 단계와,

(b) 기지(旣知)의 미드앰블 기준과 수신 신호 샘플의 소정수 N의 블록 상관을 수행하는 단계와,

(c) N-1 공액곱을 형성하도록 N 블록 상관치의 공액곱을 형성하는 단계와,

(d) N-1 공액곱의 합을 형성하는 단계와,

(e) 단계(d)에서 구한 상기 N-1 공액곱의 소정수의 합을 누산하는 단계와,

(f) 누산값의 크기를 판정하는 단계와,

(g) 소정수의 최대값을 검색하는 단계와,

(h) 상기 최대값의 함수인 임계치를 이용하는 상기 최대값 보다 큰 소정수의 최대값의 임계치 검출을 적용하는 단계와,

(i) 상기 최대값을 상기 최대값 보다 크고 상기 임계치 보다 큰 소정수의 최대값과 결합하는 단계와,

(j) 단계(i)에서 구한 합의 크기를 계산하는 단계와,

(k) 단계(j)에서 구한 크기를 이용하여 단계(i)에서 구한 복소값을 정규화하는 단계와,

(l) 단계(k)에서 구한 정규화값의 인수(argument)를 주파수 추정치로서 이용하는 단계를 포함하는 주파수 추정 방법.
제1항에 있어서, (m) 단계(l)에서 구한 주파수 추정치를 루프 필터에 적용하여 전압 제어 발진기의 동작 주파수를 조정하는 전압값을 구하는 단계를 더 포함하는 것인 주파수 추정 방법.
제2항에 있어서, 상기 단계(m)에서 구한 주파수 추정치는 디지탈 포맷의 추정치이며,

(n) 상기 디지탈 포맷을 아날로그 전압으로 변환하는 단계를 더 포함하는 것인 주파수 추정 방법.
제3항에 있어서, (o) 상기 아날로그 전압을 상기 전압 제어 발진기에 인가하는 단계를 더 포함하는 것인 주파수 추정 방법.
제1항에 있어서, 상기 단계(b)는 4 번의 블록 상관(여기서, N=4)을 수행하는 것을 포함하는 것인 주파수 추정 방법.
제1항에 있어서, 상기 단계(e)는 상기 절대 주파수 에러에 기초해서 누산된 합의 수를 조정하는 것을 포함하며, 주파수 에러는 작으면 작을수록 누산된 합의 수도 작아지는 것인 주파수 추정 방법.
제6항에 있어서, 상기 절대 주파수 에러 범위는 일반적으로 6,000 Hz와 0 Hz 사이에 있는 것인 주파수 추정 방법.
제7항에 있어서, 상기 누산된 합의 수는 1과 30 사이에 있는 것인 주파수 측정 방법.
제1항에 있어서, 상기 단계(f) 내지 (l)은 누산된 합의 소정수가 단계(e)에 이르르면 수행되는 것인 주파수 추정 방법.
제1항에 있어서, 상기 단계(h)에서 이용된 임계치는 최대 D값의 0.707과 0.56배 사이에 있는 것인 주파수 추정 방법.
제1항에 있어서, 상기 단계(a)에서 수신된 신호는 512칩의 미드앰블 길이를 가지며, 이들 칩 모두는 단계(b)에서 상관 처리되는 것인 주파수 추정 방법.
제1항에 있어서, 단계(a)에서 수신된 신호의 미드앰블은 512칩의 길이를 가지며, 제1의 56칩은 단계(b)의 성능에서 무시되는 것인 주파수 추정 방법.
제1항에 있어서, 오직 하나의 경로 만이 단계(i)의 임계치와 부합하는 경우단계(i)는 두 경로를 동일 이득으로 결합하는 단계를 더 포함하는 것인 주파수 추정 방법.
제1항에 있어서, 0.99의 확률을 가진 소정수의 프레임에서 필요로 하는 정확도로의 수렴은 추정된 주파수 에러와 임계치를 비교함으로써 판정되고, 상기 추정된 주파수 에러가 소정의 검출 임계치 아래에 놓이는 경우 수렴이 얻어지는 것인 주파수 추정 방법.
제1항에 있어서, 0.99의 확률을 가진 소정수의 프레임에서 필요로 하는 정확도로의 수렴은 두 주파수 추정치가 소정의 검출 임계 아래에 놓이는 경우 결정되는 것인 주파수 추정 방법.
제1항에 있어서, 0.99의 확률을 가진 소정수의 프레임에서 필요로 하는 정확도로의 수렴은 두 연속 주파수 추정치가 소정의 검출 임계 아래에 놓이는 경우 결정되는 것인 주파수 추정 방법.
제1항에 있어서, 0.99의 확률을 가진 소정수의 프레임에서 필요로 하는 정확도로의 수렴은 주파수 추정치의 2 포인트 이동 평균이 상기 검출 임계 아래로 떨어지는 경우 결정되는 것인 주파수 추정 방법.
제1항에 있어서, 주파수 오프셋이 측정되고 상기 주파수 오프셋이 400Hz 보다 작은 경우 브로드캐스트 채널(BCH)이 판독되는 것인 주파수 추정 방법.
제18항에 있어서, 절대 주파수 오프셋 임계치가 465Hz와 같거나 큰 경우 BCH의 검출이 이루어지지 않도록 하는 단계를 더 포함하는 것인 주파수 추정 방법.
제1항에 있어서, 상기 루프 필터의 루프 이득은 0.1과 0.3 사이에 놓이는 것인 주파수 추정 방법.
제20항에 있어서, 상기 루프 이득은 양호하게는 0.26인 것인 주파수 추정 방법.
제1항에 있어서, 상기 추정각 θ는 다음의 수학식,

에 의해서 단계(i)에서 판정되는 것인 주파수 추정 방법.
제1항에 있어서, 상기 루프 필터는 v(t)값을 생성하며, 여기서

v(t)=v(t-1)+λε(t)

이며, v(t-1)은 이전 추정치이고, ε은 주파수 추정치이며, λ는 상수인 것인 주파수 추정 방법.
제1항에 있어서, 상기 통신 시스템은 무선 통신 시스템이며, 상기 수신 신호는 복수의 동일한 길이의 프레임으로 이루어졌으며, 각각의 프레임은 소정수의 타임 슬롯을 갖고, 각각의 타임 슬롯은 소정수의 칩을 갖는 것인 주파수 추정 방법.
제24항에 있어서, 상기 타임 슬롯은 미드앰블로 분할되는 데이터 심볼의 제1 및 제2 그룹으로 이루어진 2,560칩을 갖는 것인 주파수 추정 방법.
제25항에 있어서, 상기 데이터 심볼 그룹 각각은 976칩을 가지며, 상기 미드앰블은 512칩을 갖고, 상기 데이터 심볼 그룹은 그 다음에 미드앰블이 오고, 그 다음에는 96칩의 가드 주기가 이어지는 것인 주파수 추정 방법.
국부 발진기를 조정하기 위해 주파수 추정치를 구하기 위한 장치로서,

데이터 심볼과 미드앰블을 포함하는 타임 슬롯으로 이루어진 통신 신호를 수신하는 수단과,

기지(旣知)의 미드앰블 기준과 수신 신호 샘플의 소정수 N의 블록 상관을 수행하는 수단과,

N-1의 공액곱을 형성하도록 N 블록 상관의 공액곱을 형성하는 수단과,

N-1의 공액곱의 합을 형성하는 수단과,

상기 합을 형성하는 수단에서 구한 상기 N-1 공액곱의 소정수의 합을 누산하는 수단과,

누산값의 크기를 판정하는 수단과,

소정수의 최대값을 검색하는 수단과,

상기 최대값의 함수인 임계치를 이용하는 최대값 보다 큰 소정수의 최대값의 임계 검출을 수행하는 수단과,

상기 최대값을 상기 최대값 보다 크고 상기 임계치 보다 큰 소정수의 최대값과 결합하는 수단과,

상기 결합 수단에서 구한 합의 크기를 계산하는 수단과,

상기 계산 수단에서 구한 크기를 이용하여 상기 결합 수단에서 구한 복소값을 정규화하는 수단과,

상기 정규화 수단에서 구한 정규화값의 인수를 주파수 추정치에 대해서 생성하는 생성 수단을 포함하는 주파수 추정치를 구하기 위한 장치.
제27항에 있어서, 상기 주파수 추정치를 루프 필터에 적용하여 전압 제어 발진기의 동작 주파수를 조정하는 상기 생성 수단을 더 포함하는 것인 주파수 추정치를 구하기 위한 장치.
제28항에 있어서, 상기 주파수 추정치를 생성하는 수단은 디지탈 포맷의 출력을 발생하며, 상기 디지탈 포맷의 출력을 상기 전압 제어 발진기에 인가된 아날로그 신호로 변환하는 수단을 더 포함하는 것인 주파수 추정치를 구하기 위한 장치.
제27항에 있어서, 상기 블록 상관 수단은 4 번의 블록 상관을 수행하기 위한 수단을 포함하는 것인 주파수 추정치를 구하기 위한 장치.
제27항에 있어서, 상기 누산 수단은 상기 절대 주파수 에러에 기초해서 누산된 합의 수를 조정하는 수단을 포함하며, 주파수 에러가 작으면 작을수록 누산된 합의 수도 작아지는 것인 주파수 추정치를 구하기 위한 장치.
제27항에 있어서, 상기 임계치 검출 수단이 이용하는 임계치는 최대 D값의 0.707과 0.56배 사이에 있는 것인 주파수 추정치를 구하기 위한 장치.
제27항에 있어서, 상기 수신된 신호는 512칩의 미드앰블 길이를 가지며, 이들 칩 모두는 상기 상관 수단에 의해서 상관 처리되는 것인 주파수 추정치를 구하기 위한 장치.
제27항에 있어서, 오직 하나의 경로 만이 상기 임계치 검출 수단이 제공하는 임계치와 부합하는 지를 판정하기 위한 수단과 두 경로를 동일 이득으로 결합하는상기 판정 수단에 응답하는 수단을 더 포함하는 것인 주파수 추정치를 구하기 위한 장치.
제27항에 있어서, 0.99의 확률을 가진 소정수의 프레임에서 필요로 하는 정확도로의 수렴은 추정된 주파수 에러와 임계치를 비교하는 수단에 의해서 판정되고, 상기 추정된 주파수 에러가 소정 검출 임계치 아래에 놓이는 경우 수렴이 구해지는 것인 주파수 추정치를 구하기 위한 장치.
제27항에 있어서, 0.99의 확률을 가진 소정수의 프레임에서 필요로 하는 정확도로의 수렴은 두 주파수 추정치가 소정의 검출 임계 아래에 놓이는 경우 수렴을 식별하는 수단에 의해서 결정되는 것인 주파수 추정치를 구하기 위한 장치.
제27항에 있어서, 0.99의 확률을 가진 소정수의 프레임에서 필요로 하는 정확도로의 수렴은 두 연속 주파수 추정치가 소정의 검출 임계치 아래에 놓이는 경우 수렴을 식별하는 수단에 의해서 결정되는 것인 주파수 추정치를 구하기 위한 장치.
제27항에 있어서, 0.99의 확률을 가진 소정수의 프레임에서 필요로 하는 정확도로의 수렴은 주파수 추정치의 2 포인트 이동 평균이 상기 검출 임계치 아래로 떨어지는 경우 수렴을 식별하는 수단에 의해서 결정되는 것인 주파수 추정치를 구하기 위한 장치.
제27항에 있어서, 주파수 오프셋을 측정하는 수단과 상기 주파수 오프셋이 400Hz 보다 작은 경우 브로드캐스트 채널(BCH)이 판독하는 수단을 더 포함하는 것인 주파수 추정치를 구하기 위한 장치.
제1항에 있어서, 단계(g)에서 검색되는 소정수의 최대값은 3인 것인 주파수 추정 방법.
제27항에 있어서, 상기 검색 수단은 3개의 최대값을 검색하는 것인 주파수 추정치를 구하기 위한 장치.
제1항에 있어서, 상기 단계(b)는 주파수 오프셋에 기초해서 블록 상관 크기를 조정하는 것을 포함하며 상기 오프셋은 크면 클수록 블록 상관 크기는 작아지는 것인 주파수 추정 방법.
제27항에 있어서, 상기 수행 수단은 주파수 오프셋에 기초해서 블록 상관 크기를 조정하는 수단을 포함하며 상기 오프셋이 크면 클수록 블록 상관 크기는 작아지는 것인 주파수 추정치를 구하기 위한 장치.