KR20070105383A

KR20070105383A - 3ｇ 무선 통신의 시분할 이중 모드를 위한 자동 주파수보정 방법 및 장치

Info

Publication number: KR20070105383A
Application number: KR1020077021836A
Authority: KR
Inventors: 그레고리 에스 스테른버그
Original assignee: 인터디지탈 테크날러지 코포레이션
Priority date: 2001-09-28
Filing date: 2002-09-27
Publication date: 2007-10-30
Also published as: MXPA04002839A; TWI285031B; TW200417169A; EP1436907A1; US7103339B2; KR20080058502A; TW580790B; US6606487B2; US20030064693A1; JP2005505966A; CA2461336A1; CA2461336C; NO20041722L; KR20050090482A; TW200633408A; WO2003030400A1; US20030224744A1; CN1561584A; KR20040037121A

Abstract

본 발명은 무선 통신 시스템 수신기 내에서 발진기 주파수 에러를 검출하여 정정하기 위한 방법 및 장치에 관한 것이다. 주파수 추정기는 블록 상관기, 공액곱 및 합산 블록, 누산 블록, 다중 경로 검출 블록 및 루프 필터(누산 블록)(적응 대역폭)를 갖추고 있다. 다중 경로 검출은 검색 블록, 임계 검출 블록 및 다중 경로 콤포넌트를 결합하기 위한 블록을 포함한다. 기지국(BS)의 국부 발진기(LO)와 유저 장비(UE)의 국부 발진기 사이에서 얻어지는 주파수 차이는 유저 장비의 국부 발진기가 기지국의 국부 발진기로부터 0.1 PPM 이상 벗어나지 않는 정도의 차이이다.

주파수 에러, 주파수 추정기, 블록 상관기, 국부 발진기, 다중 경로 검출

Description

3Ｇ 무선 통신의 시분할 이중 모드를 위한 자동 주파수 보정 방법 및 장치{AUTOMATIC FREQUENCY CORRECTION METHOD AND APPARATUS FOR TIME DIVISION DUPLIEX MODES OF 3G WIRELESS COMMUNICATIONS}

본 발명은 무선 통신 분야에 관한 것이다.

본 발명은 무선 통신 분야에 관한 것으로서, 특히 시분할 이중(TDD) 방식을 채용하는 3 세대(3G) 무선 통신 분야 및 무선 통신 시스템 수신기 내에서의 주파수 에러 검출 및 에러 정정에 관한 것이다.

통상의 무선 통신 시스템에서, 송신기의 국부 발진기와 수신기의 국부 발진기 사이의 주파수 차이에 의해 데이터의 전송이 방해받을 수가 있다. 또한, 대다수의 무선 통신 시스템이 수신기 기능부와 송신기 기능부 둘다에 대해서 동일한 국부 발진기(LO)를 사용하기 때문에 주파수 오프셋이 커져서 현저한 대역외(out of band) 간섭을 야기할 수가 있다.

이러한 문제점을 해소하기 위해, 종래의 무선 통신 시스템은 위상의 차이를 검출하거나 이산 푸리에 변환(Discrete Fourier Transform)을 적용하여 주파수 에러를 추정하고, 국부 발진기을 갱신하였다. 그러나, 이러한 종래의 시스템은 다중 경로(다경로) 간섭의 영향을 무시하거나 AFC(Automatic Frequency Control)를 RAKE 수신기와 결합하였다. 그러므로, 이러한 종래의 기술은 RAKE 수신기 없이 멀티 유저 검출을 이용하는 시스템에서는 적용될 수가 없었다.

본 발명은 무선 통신 시스템 수신기 내의 발진기 주파수 에러의 검출 및 정정을 가능하게 한다. 더욱이, 본 발명은 다중 경로 간섭이 존재하는 경우에도 우수한(robust) 성능을 제공한다. 또한, 본 발명은 간섭 문제를 해결하고, 이와 마찬가지로 큰 지연 확산(delay spread)과 관련된 다이버시티 이득을 활용하고 있다. 또한, 본 발명은 셀간(inter-cell) 및 셀내(intra-cell)의 간섭원을 거절하고 RF 반송파 오프셋 및 샘플링 클록 오프셋이 존재하는 경우에도 효율적으로 동작할 가능 성을 제공한다. 또한 본 발명은 적응적 동조 속도(adaptive tunning speed)와 RAKE 수신기없이 멀티 유저 검출 알고리즘을 이용하는 시스템을 갖춘 기능부를 가지며 불연속 파일롯(트레이닝) 신호에서 동작할 수가 있다.

본 발명에 따른 방법 및 장치는 시분할 이중(TDD) 방식을 채용하는 3 세대(3G) 무선 통신 분야 및 무선 통신 시스템 수신기 내에서 주파수 에러를 검출하고 에러를 정정하는 것에 유용하다.

본 발명은 블록 상관기, 공액곱(conjugate product) 및 합 블록, 누산 블록, 다중 경로 검출 블록 및 루프 필터(적응형 대역폭)를 가진 주파수 추정기(a frequency estimator)를 포함한다. 다중 경로 검출 블록은 검색 블록, 임계치 검출 블록 및 다중 경로 콤포넌트를 결합하는 블록을 포함한다.

도 1은 폐루프 자동 주파수 제어(AFC)(10)의 블록도이며, 수신된 신호 Rx는 그 주파수가 전압 제어 발진기(VCO)(14)에 의해서 곱셈기(12)의 기저대역으로 감소된다. 수신된 기저 대역 신호 Rx는 A/D 변환기(ADC)(16), 자동 이득 제어부(AGC)(18), RRC(root-raised cosine) 필터(20)를 거친다.

(22)에서 셀 검색을 행하고 (24)에서 주파수 추정을 행한 다음에, 이 주파수 추정치는 루프 필터(26)에 인가된다. 이러한 디지탈 출력은 전송용으로도 사용되는, VCO(14)의 주파수를 조정하기 위해 D/A 변환기(DAC)(28)에 의해서 변환되고, 기저대역(BB) Tx 데이터는 곱셈기(32)에서 VCO(14)에 의해서 공급되는 반송 주파수 를 변조하기 위해 사용되는 D/A 변환기(DAC)(30)에 의해서 변환된다.

도 2는 주파수 추정 블록(24)에 의해서 수행되고 주파수 추정 알고리즘을 보다 상세히 보여주는 단계들을 도시하는 블록도이다.

처음에, 블록(24-1)에서 주파수 추정 알고리즘은 기지의 기준(미드앰블)과 수신된 신호 샘플들의 4개의 블록 상관을 수행한다. 블록(24-2)에서 4개의 블록 상관기의 출력은 하나의 상관기에서 다음 상관기로, 시간적으로 순차적으로, 공액을 곱하여, 위상 시프트를 각도로 표현한 3개의 복소수를 생성한다. 다음에 위상 변화의 분산 추정치(variance estimation)를 보다 작게 하기 위해 이러한 3 개의 공액곱은 함께 합산된다. 누산 블록(24-3)의 출력은 윈도우 래그(window lag) i의 함수이며, 그 값은 N 프레임 상에서 누산된다. 데이터의 N 프레임이 처리된 다음에, 블록(24-4)에서 누산 D(i)(값)이 최대 절대값을 갖는 3개의 값, 즉 D0(최대), D1 및 D2으로 검색된다. 블록(24-5)에서 3 개의 최대 D(i)값을 구하기 위해 이들 값의 크기를 계산한다.

다음에 블록(24-6)에서 검출 임계치가 적용되며 그 임계치는 피크값(D0)의 크기에 근거하고 있다. 제2 및 제3의 최대 콤포넌트의 크기가 이 임계치를 초과하면, 이들은 충분히 커서 주파수 추정 계산에 포함될 것이라고 판단한다.

임계치 검출을 수행한 다음에, 단일 복소수를 제공하고, 이 단일 복소수의 각도를 상관기 블록간 위상 변화의 추정치로서 사용할 수 있도록 하기 위해, 블록(24-7)에서 남아있는 다중 경로 콤포넌트는 코히어런트하게 합산된다. 주파수 추정치는 블록 24-8 및 24-9를 이용하여 계산된다. 이들 블록 24-8 및 24-9는 2개의 근사치를 이용하고 있기 때문에 이하에서 설명하는 삼각함수 계산을 명시적으로 행할 필요는 없다.

도 3은 슬라이딩 윈도우 블록 상관 동작을 도시한다. 제1 데이터 버스트로부터의 다중 경로 간섭으로 인해 미드앰블의 제1 부분이 손상될 가능성이 있으므로, 미드앰블의 최종 456칩이 주파수 추정에서 이용된다. 검색되는 윈도우는 49개의 선두(leading) 얼라인먼트, 49개의 래깅(lagging) 얼라인먼트, 0개의 래그(lag) 얼라인먼트를 포함하며, 슬라이딩 윈도우 블록 상관기에 의해서 실행되는 샘플들의 총수는 1108이다. 3GPP TDD 통신 시스템에서, 10 ms의 동일한 길이의 프레임은 2560칩을 각각 갖는 15 개의 동일한 길이의 타임 슬롯으로 구성되어 있다.

각 래그에서 4 개의 B칩(2B 샘플) 상관이 도 3에 도시한 바와 같이 수행된다.

도 4는 Ro,i를 산출하는 제1 블록 상관기의 상세를 도시한다. 도 4에 도시한 바와 같이, 수신된 샘플 각각은 기지의 미드앰블과 상관 처리되어 다음에 이어지는 상관 처리 결과와 합산된다.

도 5는 블록(24-1)의 슬라이딩 블록 윈도우 상관기의 출력에서 수행되는 공액곱 및 합산 연산(24-2)을 도시하고 있다. 상관기 출력 R은 미드앰블 변조가 제거된 수신 샘플의 중심을 나타내는 복소 벡터이다. 다음 단계는 하나의 상관기에서 다음 상관기로의 위상 변화를 계산하는 것이며, 이것은 연속적인 상관기 출력들의 공액곱을 계산하여 달성된다. 공액곱 연산된 각 출력은 복소 벡터이며, 이 복소 벡터의 각은 하나의 상관의 중심에서 다음 상관의 중심으로의 위상 변화를 근사화한 다. 곱셈 회로 P1, P2, P3에 의해서 생성된 3개의 공액곱이 S1 및 S2에서 함께 합산되고, 이에 의해 하나의 상관기에서 다음 상관기로의 위상 변화의 보다 낮은 분산 추정을 산출한다.

공액곱 및 합산 블록(24-2)의 D(i) 값이 주파수 추정치를 계산하기 전에 N 미드앰블 상에서 누산된다.

누산 시상수 N은 10으로 초기화되고, 후속하여 주파수 에러의 절대값의 최근 추정치(most recent estimate)에 기초해서 결정된다. N 값은 추정 구간 동안 현저한 드리프트를 방지하면서 주파수 추정의 분산을 최소화하도록 선택된다.

N 미드앰블이 슬라이딩 윈도우 상관기(24-1), 공액곱 및 합산 블록(24-2), 누산 블록(24-3)을 통해 처리된 다음에,

의 크기를 최대화하는 레그 i를 찾기 위한 검색이 수행된다. 다각도로 해결할 수 있는 다중 경로 콤포넌트가 있을 수 있다는 사실로 인해, 3 개의 최대 경로가 구해지며, 구해지는 경로수는 추가 신호 대 잡음비(SNR) 개선과 그에 따른 하드웨어 복잡도 증대를 절충해서 구해진다.

오직 하나의 분리 가능한 다중 경로 콤포넌트만이 이용 가능하기 때문에, 제2의 최대 콤포넌트(D1) 및 제3의 최대 콤포넌트(D2)가 중요도(significance)에 대해 시험된다. D1 및 D2는 크기의 2승이 절대 크기에 있어서 D0의 1/2보다 크다면, D1 및 D2는 중요도가 있는 것으로서 판단된다. 따라서 D1 및 D2는 2의 제곱근(

)으로 나눈 D0 보다 크다면 중요도를 인정하고, 그렇지 않으면 중요도는부정된다.

블록(24-7)에서 상기 요건에 부합하는 다중 경로 콤포넌트는 단일 복소 벡터로 결합되며, 그의 각도는 하나의 블록 시간에 걸친 반송파 오프셋의 위상 변화의 추정치이다.

다중 경로 결합기 출력으로부터 각도 정보를 추출하기 위해, 복소 변수가 단위 크기로 스케일되고 복소 절대치 함수의 근사화가 이용된다. 이 근사화에서는 복소 벡터의 허수부가 복소 백터의 편각(argument)과 같고, 이 편각은 θ가 1 보다 훨씬 작고(θ≪1), 복소 벡터의 절대치가 1이면, θ와 동일한 복소 벡터의 인수와 동일하다.

이러한 근사화는 알고리즘의 구현을 단순화시켜 삼각함수 계산을 수행할 필요성이 경감되며, 이 근사화에 의해 도입되는 에러는 AFC 알고리즘이 (θ→1)에 수렴할 때 0이 되는 경향이 있음이 밝혀지고 있다.

루프 필터(26)는 추정된 주파수 에러 ε를 취하여

로서 표현되는 v(t)를 구하기 위해 적분 연산을 수행한다.

이것이 또한 도 6에 도시되며 입력 ε이 -1의 이득을 가진 증폭기에 인가되어 합산기 S에서 D_N으로 구한 이전 값 v(t-1)과 함께 합산된다.

에러 ε가 이전 블록으로부터 내보내질 때만 이러한 적분이 수행됨에 주목해야 한다. 따라서, v 값은 N 미드앰블이 처리된 다음에 변화한다. 수렴을 판단하기 위해 수렴 검출 알고리즘(CDA)이 이용 가능하다.

하나의 기술은 블록(24-9)의 출력에서 생성된 주파수 추정치를 임계치에 대 해서 비교하는 것이며 추정된 주파수 에러가 │α│보다 작다면, 수렴에 도달한다. 수렴이 주파수 에러의 현재 추정치에만 기초하고 있기 때문에 그 알고리즘은 무기억(memoryless)성이라고 생각된다.

대안의 구성은 2 개의 연속 주파수 추정치가 검출 임계치 α 미만인 경우 수렴을 선언하는 것이다. 대안적으로, 2 개의 주파수 추정치는 연속적일 필요는 없다.

또 다른 대안의 구성에 있어서, 블록(24-9)에서 구한 최종 2개의 주파수 추정치를 순차적으로 평균화하고 그들을 임계치와 비교함으로써 검출 임계치 α보다 작은 포인트에서 이동하는 주파수 추정치의 2 포인트 이동 평균에 기초해서 수렴이 검출된다.

블록(24-6)이 이용하는 검출 임계치 최적화와 관련하여, 수행된 시험에 기초해서 상대적인 검출 임계치의 최적 선택은 0.56(즉, 0.56D(o))이며, 이것에 의해 개선되어 확률이 p=0.99이 되고 수렴 시간이 0.65초로 된다.

루프 이득 λ의 최적 선택은 SNR과 채널 상태에 달려있다. 루프 이득을 위한 최적 선택은 0.26이며 이는 -3dB의 SNR과 2개의 활성 미드앰블을 갖는 AWGN 채널에 대해 현저한 개선과 성공 확률을 제공한다.

누산 구간 동안에 코히어런스의 손실을 방지하기 위해 N과 추정 주파수 에러간의 관계가 조정된다. 증대된 값은 클록의 드리프트를 누산 기간을 통해 0.25칩을 초과하지 않게 하며, N의 값은 6,000 내지 0의 절대 주파수 에러의 함수로서 1 내지 30까지 가변하며, 절대 주파수 에러가 작아지면 누적된 미드앰블의 수 N는 커진 다.

상관 단계에서는, 수신된 미드앰블 중의 처음 56개의 칩은, 처음의 데이터 버스트의 다중 경로 간섭에 의해 파괴될 가능성이 있고, 이것을 제거한 것에 의해 약 0.5dB의 감소 SNR이 오프셋되지만, 이 상관 단계에 있어서 미드앰블에 456 칩을 사용하는 것과 512 칩을 사용하는 것을 비교한 결과에 따르면, 모든 3 WG4 테스트 채널에 대해서 미드앰블의 모든 512 칩을 사용하는 것이 좋다. 버스트 타입 1에 있어서, 예컨대 각각의 타임 슬롯은 두 그룹의 데이터 심볼을 가지며, 각각은 데이터 심볼 그룹은 512 칩의 미드앰블에 의해 분리된 976 칩을 갖고, 96 칩의 가드 기간이, 데이터 심볼의 두 그룹 중 최종 그룹에 후속된다.

위에서, 검색된 윈도우는 49 선두 얼라인먼트, 49 래깅 얼라인먼트 및 무(0) 래그 얼라인먼트를 포함하는 것으로 기술하였다. 보다 합리적인 선두 경로 검색은 10개의 칩이라고 결정되었으며, 이 10개의 칩은 실행되는 슬라이딩 윈도우 블록 상관기가 필요로 하는 샘플의 총수가 1142 샘플이 되게 하며, 윈도우 크기가 이와 같이 감소하면, 최대 해결 가능한 경로가 다이렉트 경로에 대해서 46Tc 지연되기 때문에, 최악의 다중 경로 WG4 채널 모델(케이스 2)에 대해서도 여전히 수용 가능하다.

블록(24-6) 및 (24-7)에서 오직 2개의 경로만이 남아 있는 경우, 최대 경로 D0가 제2 최대 경로의 가중치의 두 배가 되는 것이며, 이 블록 24-6 및 24-7에 이용된 다중 경로 결합 방법에 대한 접근법이, 2개의 남아있는 경로를 동일한 이득으로 처리하는 다중 경로 결합기와 비교되었을 경우에는, 동일한 이득의 결합이라면 WG4 케이스 1의 경우에는 다소 양호한 성능을 가져오며, 다른 케이스에 있어서는 t실질적으로 동일한 성능을 가져오며, 따라서 바람직한 접근법은 단지 D(0) 및 D(1)만이 결합되어야 한다는 것이 발견되었다.

본 발명은 또한 (복수의 다중 경로 콤포넌트에 기초하여) 위상 차를 추정하기 위한 대안의 방법을 이용하여 구현 가능하다. 이 경우, 위상 추정은 여전히 본 발명에서 이용된 상관 크기와 유사한 작은 품질 측정(QM;quality measure)을 포함할 것이다.

누적 기간을 조정하기 위해 사용되는 동일한 접근 방법(적응적 동조 속도)은 상관 블록 크기에도 적용 가능하다. 주파수 오프셋이 큰 경우, 추정치에서 코히어런스의 손실 및 앨리어싱의 가능성 때문에 상관 블록 크기가 작은 것이 바람직하다. 주파수 에러가 감소함에 따라, 상관 처리 이득을 개선하고 보다 상세한 주파수 에러 추정을 구하기 위해 상관 블록 크기를 증대할 수 있다.

도 1은 본 발명의 기술을 이용하는 자동 주파수 제어(AFC) 알고리즘의 블록도.

도 2는 본 발명의 주파수 추정 알고리즘을 도시하는 블록도.

도 3 및 도 4는 도 2의 각 블록 상관기에 포함된 구조를 도시하는 개략도.

도 5는 도 2의 공액곱 및 합 블록을 보다 상세히 도시하는 개략도.

도 6은 도 1의 루프 필터 블록의 상세를 도시하는 개략도.

도 7은 도 2의 장치에 의해서 수행되는 알고리즘을 도시하는 흐름도.

Claims

발진 주파수 에러를 검출하고 수정하도록 구성된 무선 통신 시스템 수신기에서 사용하기 위한 주파수 추정기에 있어서,

데이터 심볼들과 기지(旣知)의 기준(reference)을 포함하는 타임슬롯들을 포함하는 통신 신호를 수신하기 위한 수신기와,

상기 기지의 기준과 수신된 신호 샘플들의 일정한 수 N의 블록 상관을 수행하는 복수의 슬라이딩 블록 윈도우 상관기들과,

N-1개의 공액곱들을 형성하기 위해 상기 N개의 블록 상관치의 공액곱을 형성하고, 상기 N-1개의 공액곱들의 합을 형성하는 공액곱 합산 유닛과,

상기 합산 유닛으로부터 획득된 상기 N-1개의 공액곱의 일정한 수의 합들을 누산하는 누산기와,

누산된 합산 값의 각각의 크기를 판정하고, 일정한 수의 최대 합산 값들을 선택하는 크기 판정기와,

상기 최대 합산 값 이외의 일정한 수의 최대 합산값들에 대한 임계치 검출을 수행하는 검출기와,

상기 최대 합산 값을, 상기 최대 합산 값 이외의 일정한 수의 최대 합산 값들 중에서 상기 임계치보다 큰 것들을 결합하는 결합기로서, 이 결합기에 의해 획득된 합산의 크기를 출력하는 것인, 상기 결합기와,

상기 결합기에 의해 획득된 복소값을 정규화하는 정규화기, 및

주파수 추정치를 위해 상기 정규화기에 의해 획득된 정규화값의 편각(argument)을 생성하는 편각 생성기를 포함하는 주파수 추정기.
제1항에 있어서, 상기 슬라이딩 블록 윈도우 상관기들은 상기 기지의 기준 변조가 제거된 상기 수신된 샘플들의 중심을 표현하는 복소 백터들을 출력하는 것인, 주파수 추정기.
제1항에 있어서, 상기 공액곱 합산 유닛은 하나의 상관기로부터 다음 상관기로의 위상 변화의 보다 낮은 분산 추정치를 출력하는 것인, 주파수 추정기.
제1항에 있어서, 상기 N은 시상수(time constant)이고 10으로 초기화되어 있는 것인, 주파수 추정기.
제4항에 있어서, 상기 초기화 이후에, 상기 N은 주파수 에러의 절대값의 최근 추정치(most recent estimate)에 기초하여 결정되는 것인, 주파수 추정기.
제1항에 있어서, 상기 생성기는 디지털 포맷의 출력을 출력하고, 상기 디지털 포맷의 출력을 전압 제어 발진기에 인가되는 아날로그 신호로 변환하기 위한 변환기를 포함하는 것인, 주파수 추정기.
제1항에 있어서, 상기 누산기는 주파수 에러의 절대값의 최근 추정치에 기초하여 누산된 합들의 수를 조정하기 위한 조정기를 포함하는 것인, 주파수 추정기.
제7항에 있어서, 보다 작은 주파수 에러는 누산된 합들의 수가 보다 작다는 것을 나타내는 것인, 주파수 추정기.
제1항에 있어서, 상기 최대 합산 값들의 일정한 수는 3인 것인, 주파수 추정기.
제1항에 있어서, 상기 기지의 기준은 미드앰블인 것인, 주파수 추정기.
제1항에 있어서, 상기 검출기는 상기 최대 합산 값들의 함수인 임계치를 선택하는 것인, 주파수 추정기.