KR20040036019A - 실린더형 스토리지 노드를 가지는 반도체 장치 - Google Patents

실린더형 스토리지 노드를 가지는 반도체 장치 Download PDF

Info

Publication number
KR20040036019A
KR20040036019A KR1020020064771A KR20020064771A KR20040036019A KR 20040036019 A KR20040036019 A KR 20040036019A KR 1020020064771 A KR1020020064771 A KR 1020020064771A KR 20020064771 A KR20020064771 A KR 20020064771A KR 20040036019 A KR20040036019 A KR 20040036019A
Authority
KR
South Korea
Prior art keywords
layer
storage node
film
semiconductor device
metal
Prior art date
Application number
KR1020020064771A
Other languages
English (en)
Inventor
김성태
김영선
남갑진
김완돈
임재순
김기철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020064771A priority Critical patent/KR20040036019A/ko
Publication of KR20040036019A publication Critical patent/KR20040036019A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 장치 기억소자에 실린더형 스토리지 노드를 가지는 반도체 장치가 개시된다. 본 발명의 반도체 장치는, 실린더형 스토리지 노드를 가진 반도체 장치의 스토리지 노드를 폴리실리콘과 금속 함유 물질의 두 층으로 형성하며, 금속 함유 물질은 이리듐(Ir), 루테늄(Ru), 백금(Pt)과 같은 귀금속 계열 물질이나 질화 티타늄, 질화 탄탈륨(TaN), 질화 텅스텐(WN)과 같이 도전성을 가지는 금속 질화물로 이루어질 수 있다. 본 발명에 따르면, 스토리지 노드에 금속 함유물층이 포함될 때에도 후속 열공정을 거치면서도 스토리지 노드의 변형을 억제할 수 있고, 특히, 폴리실리콘층을 외층으로 배치할 경우 희생막과 몰드막의 제거 과정에서 서포터막의 손상 위험을 줄일 수 있다.

Description

실린더형 스토리지 노드를 가지는 반도체 장치{Semiconductor device having cylindrical storage node}
본 발명은 반도체 장치에 관한 것으로 보다 상세하게는 반도체 장치 기억소자에 실린더형 스토리지 노드를 가지는 반도체 장치에 관한 것이다.
디램과 같은 반도체 장치에서 기억소자의 리프레시 타임 주기를 늘이기 위해서는 각 메모리 소자의 캐퍼시터 용량을 늘리는 것이 필요하다. 그러나, 고집적화의 진행에 따라 각 메모리 소자를 형성하는 면적은 점차 줄어들게 된다. 한정된 기판 상의 면적 내에서 캐퍼시터의 용량을 늘이는 방법으로 캐퍼시터 하부 전극을 이루는 스토리지 노드의 표면적을 늘이기 위해 스토리지 노드의 형태를 입체적으로 형성하는 방법이 보편적으로 사용되고 있으며, 그 한 형태가 실린더형 캐퍼시터를 형성하는 것이다.
그러나 고집적화가 극도로 진행되면서 실린더형 스토리지 노드의 폭에 비해 높이가 증가하고 스토리지 노드가 공정 중에 콘택 플러그 위에서 그 형태를 유지하지 못하고 쓰러지는 붕괴 현상이 빈번하게 된다. 이런 현상은 완성될 반도체 기억 장치의 수율과 신뢰성을 저하시키므로 스토리지 노드가 그 형태를 유지할 수 있도록 스토리지 노드의 하부를 서포터막에 매립되도록 형성시켜 스토리지 노드를 서포터막으로 지지하는 방법을 사용한다.
도1은 서포터막에 의해 지지되는 스토리지 노드가 형성된 것을 나타내는 반도체 장치 일 예에서의 부분 단면도이다.
도1의 형태를 만들기 위해 도시되지 않은 소오드/드레인 전극, 게이트 라인 및 비트 라인 등이 형성된 기판 위에 층간 절연막(11)을 적층한다. 패터닝과 식각을 통해 층간 절연에 콘택 홀을 형성한다. 콘택 홀에 도전막을 채우고 CMP 등 가공을 통해 층간 절연막을 드러내어 콘택 플러그(13)를 형성한다. 콘택 플러그(13)가 형성된 기판에 서포터막(21), 식각 저지막(31) 및 도시되지 않은 몰드막을 차례로 형성한다. 패터닝과 식각을 통해 몰드막, 식각 저지막(31), 서포터막(21)을 관통하여 콘택 플러그(13)를 드러내는 스토리지 노드 홀을 형성한다. 기판 전면에 스토리지 노드를 형성할 도전막을 적층한다. 희생막을 적층하여 스토리지 노드 홀의 나머지 공간을 채운다. CMP, 전면 에치 백 등의 가공을 통해 스토리지 노드 홀 외의 부분에서 몰드막이 드러나도록 한다. 이어서 스토리지 노드 홀에 채워진 희생막과 몰드막을 습식 식각 방법으로 제거한다. 따라서 실린더형의 스토리지 노드(41)가 남게된다. 스토리지 노드(41)의 하부는 서포터막(21)에 의해 지지된다.
그런데, 서포터막, 몰드막, 희생막은 통상 실리콘 산화막으로 이루어지고, 통상의 식각 저지막은 실리콘 질화막으로 이루어진다. 반도체 장치에서 도체 전극으로 사용되는 이리듐 같은 귀금속(NOBLE METAL)이나 질화 티타늄 등으로 스토리지 노드를 구성할 경우 스토리지 노드는 후속 열처리 공정에서 스트레스를 받아 변형이 유발되기 쉽다.
또한, 귀금속 계열 재질이나 질화 티타늄은 식각 저지막으로 사용되는 실리콘 질화막과의 접착력이 낮아 반도체 장치에서 이들 재질로 이루어진 경계에는 도2에서와 같이 미세한 틈(25)이 존재하기 쉽다. 따라서, 스토리지 노드를 귀금속이나 질화 티타늄으로 형성할 경우, 몰드막과 희생막을 제거하는 식각 과정에서 식각 물질이 실리콘 질화막으로 이루어진 식각 저지막(31)과 스토리지 노드(41) 사이의 틈(25)로 유입되거나 포러스(POROUS)한 스토리지 노드 표면의 특성으로 식각 물질이 유입되어 도2와 같이 스토리지 노드의 하부를 지지할 서포터막을 제거하여 공극(23:void)을 발생시키는 문제가 발생할 수 있다. 스토리지 노드(41) 주위의 서포터막이 제거될 경우, 높은 스토리지 노드(41)를 얇은 식각 저지막(31)으로만 지지하게 되어 스토리지 노드(41)의 쓰러짐 현상이 발생할 위험이 증가한다.
결국, 이상의 문제점들은 반도체 장치의 수율과 신뢰성을 낮추는 문제가 있다.
본 발명은 스토리지 노드로 귀금속 계열이나 질화 티타늄을 사용하는 경우에 발생하는 스토리지 노드 변형이나, 스토리지 노드와 식각 저지막 사이의 낮은 접착성으로 틈이 발생하고 서포터막이 스토리지 노드 주위에서 제거되는 현상을 방지하기 위한 것으로, 후속 열공정을 거치면서도 변형이 적은 실린더형 스토리지 노드를 가지는 반도체 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 몰드막과 희생막의 제거 과정에서 서포터막의 손상 위험이 적은 실린더형 스토리지 노드를 가지는 반도체 장치를 제공하는 것을 부가적 목적으로 한다.
도1은 서포터막에 의해 지지되는 스토리지 노드가 형성된 것을 나타내는 반도체 장치 일 예에서의 부분 단면도,
도2는 도1과 같은 종래 반도체 장치의 문제점을 나타내는 부분 단면도,
도3은 본 발명의 일 실시예를 나타내는 부분 단면도,
도4 내지 도7은 도3의 상태를 형성하기 위한 공정 중요 단계를 나타내는 공정 단면도들,
도8은 본 발명의 다른 실시예를 나타내는 부분 단면도이다.
상기 목적을 달성하기 위한 본 발명은, 실린더형 스토리지 노드를 가진 반도체 장치의 스토리지 노드를 폴리실리콘과 금속 함유 물질의 두 층으로 형성하는 것을 특징으로 한다. 이때, 금속 함유 물질은 이리듐(Ir), 루테늄(Ru), 백금(Pt)과 같은 귀금속 계열 물질이나 질화 티타늄, 질화 탄탈륨(TaN), 질화 텅스텐(WN)과 같이 도전성을 가지는 금속 질화물로 이루어질 수 있다.
본 발명에서 폴리실리콘이 두 층으로 이루어진 실린더형 스토리지 노드의 바깥쪽 혹은 아래쪽에 위치하고 금속 함유 물질이 내측 혹은 위쪽에 위치하는 것이 바람직하나 그 반대의 구성도 가능하다.
본 발명에서 두 층으로 이루어진 실린더형 스토리지 노드 위에 유전막과 캐퍼시터 상부 전극을 형성하는 과정에서 유전막 형성 전에 ALD(ATOMIC LAYER DEPOSITION) 방식으로 적층된 실리콘 질화막이나 산화 알미늄(Al2O3) 혹은 RTN(RAPID THERMAL NITRIDATION) 방법으로 형성된 실리콘 질화막으로 이루어진 계면 산화방지막을 형성하는 것이 바람직하다.
이후 도면을 참조하면서 본 발명의 실시예 및 그 형성 고정을 상세히 설명하기로 한다.
도3은 본 발명에 따른 제1 실시예를 나타내는 반도체 장치의 부분 단면도이다. 층간 절연막(11)을 관통하도록 콘택 플러그(13)가 형성되어 있고, 콘택 플러그(13)와 접속되도록 실린더형 스토리지 노드(47)가 형성되어 있다. 스토리지 노드(47)의 하부는 층간 절연막(11) 위에 형성된 서포터막(21)과 서포터막(21) 위에 형성된 식각 저지막(31)에 매몰되어 이들 막에 의해 지지되고 있다. 실린더형 스토리지 노드(47)의 바깥층(43) 혹은 아래층은 인(P)등의 불순물이 도핑된 폴리실리콘층으로 이루어져 있고, 내층(45) 혹은 상층은 금속 질화막 혹은 귀금속 계열의 재질로 이루어진다. 따라서, 식각 저지막(31)은 도핑된 폴리 실리콘층으로 이루어진 스토리지 노드 바깥층(43)과 계면을 이루고 있으며 두 층사이의 접착력도 우수하여 계면에 틈이 생길 확률은 낮아진다. 결국, 도시되지 않은 몰드층과 희생막층을 제거하는 과정에서 서포터막(21)은 보존되어 있다.
이런 상태를 형성하기 위해 먼저 기판에 트랜지스터 구조를 형성하고, 비트라인을 형성하게 된다. 그러나 이들 구조는 본 발명에서 통상의 반도체 장치들과차이점이 없으므로 생략되어 있다. 그리고, 비트라인이 형성된 반도체 기판에 층간 절연막(11)을 형성한다. 층간 절연막(11)에 포토레지스트 도포 및 노광, 현상을 통해 콘택 홀 부분을 드러내는 식각용 패턴을 형성한다. 식각용 패턴을 식각 마스크로 층간 절연막에 대한 식각을 실시하여 콘택 홀을 형성한다. 불순물이 도핑된 폴리실리콘 등으로 콘택 홀을 채우고 평탄화 작업을 실시하여 층간 절연막(11)을 노출시킨다. 이로써 도4와 같이 층간 절연막을 관통하는 콘택 플러그(13)가 형성된다.
도5를 참조하여 설명하면, 콘택 플러그(13)가 형성된 반도체 기판에 실리콘 산화막으로 이루어지는 서포터막(21), 실리콘 질화막으로 이루어지는 식각 저지막(31), 실리콘 산화막으로 이루어지는 몰드막(33)을 형성한다. 통상의 패터닝 작업을 통해 스토리지 노드가 형성될 영역에서 몰드막, 식각 저지막, 서포터막을 차례로 제거하여 저면에 콘택 플러그(13)를 드러내는 스토리지 노드 홀을 형성한다.
스토리지 노드 홀이 형성된 기판에 불순물로 도핑된 폴리실리콘층(42)을 수십 내지 수백 옹스트롬 두께로 콘포말(conformal) 하게 CVD 적층하고 이어서 금속 함유 도전층(44)을 PVD(PHYSICAL VAPOUR DEPOSITION), CVD(CHEMICAL VAPOUR DEPOSITION) 혹은 ALD(ATOMIC LAYER DEPOSITION) 같은 방법으로 역시 수십 내지 수백 옹스트롬 두께로 콘포말(conformal) 하게 적층한다. 이때 금속 함유 도전층(44)으로는 이리듐(Ir), 루테늄(Ru), 백금(Pt)과 같은 귀금속 계열 물질이나 질화 티타늄, 질화 탄탈륨(TaN), 질화 텅스텐(WN)과 같이 도전성을 가지는 금속 질화물이 사용될 수 있다.
도5 및 도6을 참조하여 설명하면, 금속 함유 도전층(44) 위로 실리콘 산화물 희생막(51)을 적층하여 스토리지 노드 홀의 잔여 부분을 채운다. 그리고, CMP 혹은 에치 백 가공을 통해 스토리지 노드 홀을 제외한 부분에서 몰드막(33) 상면이 드러나게 한다.
도6 및 도7을 참조하면, 불산을 포함하는 습식 식각액을 사용하여 드러난 희생막(51)과 몰드막(33)을 제거한다. 따라서 등방성 식각을 실시하여 도핑된 폴리실리콘층 및 금속 함유 도전층의 복층으로 이루어진 실린더형 스토리지 노드(47)가 형성된다. 이때 식각 저지막(31)과 스토리지 노드 바깥층(43) 사이는 접착성이 우수하여 에천트가 식각 저지막(31) 아래에 위치한 서포터층(21)을 손상시키는 문제가 방지될 수 있다.
도시되지 않으나 이후 실린더형 스토리지 노드가 형성된 기판 위로 유전막과 캐퍼시터 상부 전극이 차례로 적층된다. 유전막은 실리콘 산화막, 실리콘 질화막 혹은 이들의 조합 등으로 이루어질 수 있으며, 고유전율의 얇은 막을 형성하되 절연 파괴를 방지할 수 있는 막을 형성하는 것이 바람직하다.
도8은 본 발명에 따른 제2 실시예를 나타내는 반도체 장치의 부분 단면도이다. 도3의 제1 실시예와 마찬가지로 층간 절연막(11)을 관통하도록 콘택 플러그(13)가 형성되어 있고, 콘택 플러그(13)와 접속되도록 실린더형 스토리지 노드(57)가 형성되어 있다. 스토리지 노드(57)의 하부는 층간 절연막(11) 위에 형성된 서포터막(21)과 서포터막(21) 위에 형성된 식각 저지막(31)에 매몰되어 이들 막에 의해 지지되고 있다. 그러나, 실린더형 스토리지 노드(57)의 내층(55) 혹은 상층은 인(P)등의 불순물이 도핑된 폴리실리콘층으로 이루어져 있고, 바깥층(53) 혹은 하층은 금속 질화막 혹은 귀금속 계열의 재질로 이루어진다.
본 발명의 제2 실시예에서 금속 함유막으로 이루어진 외층 스토리지 노드에 내층 폴리실리콘막이 겹쳐져 후속 공정에서의 열 공정 등으로 인한 스트레스와 그에 따른 스토리지 노드 변형을 방지할 수 있으나, 서포터막의 손상 방지에는 제1 실시예가 보다 바람직하다.
또한, 본 발명에서 스토리지 노드 위에 유전막을 형성하는 과정에서 내층 혹은 외층의 폴리실리콘막이 산화될 수 있으므로 유전막 형성 전에 스토리지 노드 위에 ALD나 RTN(RAPID TH ERMAL NITRIDATION)으로 형성된 실리콘 질화막 혹은 산화 알미늄막을 계면산화방지막서 형성하는 것이 바람직하다.
본 발명에 따르면, 스토리지 노드에 금속 함유물층이 포함될 때에도 후속 열공정을 거치면서도 스토리지 노드의 변형을 억제할 수 있고, 특히, 폴리실리콘층을 외층으로 배치할 경우 희생막과 몰드막의 제거 과정에서 서포터막의 손상 위험을 줄일 수 있어 반도체 장치의 신뢰성과 생산 수율을 높일 수 있다.

Claims (6)

  1. 스토리지 노드가 폴리실리콘과 금속 함유 물질의 두 층으로 형성된 것을 특징으로 하는 실린더형 스토리지 노드를 가지는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 금속 함유 물질은 귀금속 계열 물질이나 도전성을 가지는 금속 질화물 가운데 하나로 이루어지는 것을 특징으로 하는 실린더형 스토리지 노드를 가지는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 실린더형 스토리지 노드는 하부가 서포터막 및 상기 서포터막 위의 식각 저지막으로 지지되며, 상기 두 층 가운데 바깥층이 폴리실리콘으로 이루어지는 것을 특징으로 하는 실린더형 스토리지 노드를 가지는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 실린더형 스토리지 노드와 유전막 사이에 계면 산화방지막이 더 형성되는 것을 특징으로 하는 실린더형 스토리지 노드를 가지는 반도체 장치.
  5. 제 4 항에 있어서, 상기 계면 산화방지막은 ALD(ATOMIC LAYER DEPOSITION)방식으로 적층된 실리콘 질화막, RTN(RAPID THERMAL NITRIDATION) 방식으로 적층된 실리콘 질화막 혹은 산화 알미늄(Al2O3)막 가운데 하나로 이루어지는 것을 특징으로 하는 실린더형 스토리지 노드를 가지는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 두 층 가운데 상기 금속 함유 물질로 이루어진 층은 PVD(PHYSICAL VAPOUR DEPOSITION), CVD(CHEMICAL VAPOUR DEPOSITION) 혹은 ALD(ATOMIC LAYER DEPOSITION) 가운데 하나의 방법으로 이루어지는 것을 특징으로 하는 실린더형 스토리지 노드를 가지는 반도체 장치.
KR1020020064771A 2002-10-23 2002-10-23 실린더형 스토리지 노드를 가지는 반도체 장치 KR20040036019A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020064771A KR20040036019A (ko) 2002-10-23 2002-10-23 실린더형 스토리지 노드를 가지는 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020064771A KR20040036019A (ko) 2002-10-23 2002-10-23 실린더형 스토리지 노드를 가지는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20040036019A true KR20040036019A (ko) 2004-04-30

Family

ID=37334631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020064771A KR20040036019A (ko) 2002-10-23 2002-10-23 실린더형 스토리지 노드를 가지는 반도체 장치

Country Status (1)

Country Link
KR (1) KR20040036019A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709578B1 (ko) * 2004-06-30 2007-04-20 주식회사 하이닉스반도체 티타늄나이트라이드 하부전극을 구비한 반도체 메모리소자의 실린더형 캐패시터 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709578B1 (ko) * 2004-06-30 2007-04-20 주식회사 하이닉스반도체 티타늄나이트라이드 하부전극을 구비한 반도체 메모리소자의 실린더형 캐패시터 형성방법

Similar Documents

Publication Publication Date Title
JP4005805B2 (ja) 半導体装置
US6541812B2 (en) Capacitor and method for forming the same
US6753221B2 (en) Methods for fabricating semiconductor devices having capacitors
US7375389B2 (en) Semiconductor device having a capacitor-under-bitline structure and method of manufacturing the same
US7470595B2 (en) Oxidizing a metal layer for a dielectric having a platinum electrode
JP2004111626A (ja) 半導体装置
JP6943922B2 (ja) 半導体メモリ素子
KR20020085979A (ko) 집적회로소자의 캐패시터 및 그 제조방법
JPH10178157A (ja) 半導体装置の金属配線構造及びその製造方法
US7781820B2 (en) Semiconductor memory device and method of manufacturing the same
KR100549951B1 (ko) 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법
US20040089891A1 (en) Semiconductor device including electrode or the like having opening closed and method of manufacturing the same
JP2006245113A (ja) 半導体記憶装置の製造方法
KR100418586B1 (ko) 반도체소자의 제조방법
KR19990016233A (ko) 고유전체막을 갖는 반도체 장치의 커패시터 전극및 커패시터 형성방법
US11641731B2 (en) DRAM and manufacturing method therefore
JP2001210806A (ja) 電気メッキ法を利用して下部電極を形成する方法
JP2002190580A (ja) 半導体装置およびその製造方法
KR20040036019A (ko) 실린더형 스토리지 노드를 가지는 반도체 장치
KR100884346B1 (ko) 반도체소자의 캐패시터 형성방법
JP2002319632A (ja) 半導体装置及びその製造方法
KR20070013078A (ko) 캐패시터의 제조 방법
US6853026B2 (en) Semiconductor device
KR100496864B1 (ko) 반도체 장치의 캐퍼시터 형성 방법
KR100612941B1 (ko) 반도체 장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid