KR20040034674A - 전력 증폭기 회로 - Google Patents

전력 증폭기 회로 Download PDF

Info

Publication number
KR20040034674A
KR20040034674A KR10-2004-7002940A KR20047002940A KR20040034674A KR 20040034674 A KR20040034674 A KR 20040034674A KR 20047002940 A KR20047002940 A KR 20047002940A KR 20040034674 A KR20040034674 A KR 20040034674A
Authority
KR
South Korea
Prior art keywords
circuit
bias
transistor
power amplifier
amplifier circuit
Prior art date
Application number
KR10-2004-7002940A
Other languages
English (en)
Inventor
루오시펜
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040034674A publication Critical patent/KR20040034674A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 증폭 트랜지스터 및 이 증폭 트랜지스터를 바이어싱하여 적어도 약 180°의 도전각을 획득하는 DC 바이어스 회로를 포함하는 전력 증폭기 회로에 관한 것이다. 상기 DC 바이어스 회로는 저항에 의해 증폭 트랜지스터의 제어 단자에 접속된 출력을 갖는 캐스코드 전류 미러 회로(a cascode current-mirror circuit) 및 상기 캐스코드 전류 미러 회로로부터 공통 단자에 접속된 캐패시터를 포함하는 자기 바이어스 부스팅 회로(a self-bias boosting circuit)를 갖는다. 이 캐패시터의 값은 상기 요구된 자기 바이어스 부스팅 정도를 획득하도록 선택된다.

Description

전력 증폭기 회로{POWER AMPLIFIER HAVING A CASCODE CURRENT-MIRROR SELF-BIAS BOOSTING CIRCUIT}
이러한 일반적인 타입의 증폭기는 주로 고주파수 RF 증폭기, 오디오 증폭기 및 다른 애플리케이션에서 사용된다. 선형 입출력 관계 및 높은 동작 효율을 얻기 위해서, 이러한 증폭기는 통상적으로 약 180°의 도전각(a conduction angle)(클래스 B) 또는 180°보다 근소하게 큰 도전각(클래스 AB)으로 동작하여 교차 왜곡(crossover distortion)을 방지한다.
통상적으로, 이러한 타입의 증폭기는 클래스 B 모드 또는 클래스 AB 모드로의 동작을 보장하도록 증폭기 회로에서 제로 입력 바이어스 전류(quiescent bias current)를 확립하기 위해 DC 바이어스 전류를 필요로 한다 종래 기술에서, 바이어스는 통상적으로 미국 특허 제 5,844,443 호에 개시된 바와 같이 고정 전류 소스에 의해서 제공되거나 미국 특허 제 5,548,248 호에 개시된 바와 같이 요구된 모드에서 동작하는 데 필요한 제로 입력 바이어스 전류를 확립하기 위해서 요구된 일정한 값으로 설정될 수 있는 외부 공급에 의해서 제공된다.
그러나, 상술된 타입의 증폭기에서 공급으로부터 도입된 평균 전류는 입력 신호 레벨에 의존한다. 출력 전력이 증가함에 따라서, 전력 트랜지스터의 에미터 및 베이스의 평균 전류도 증가한다. 이렇게 증가된 평균 전류는 바이어싱 회로 및 (인터디지트형 설계(interdigitated design)를 사용하는 트랜지스터에서 고온 스폿 생성(hot-spotting) 및 열적 폭주(thermal runaway)를 방지하기 위해서 사용되는) 밸러스트 저항(ballast resistor)에서 전압 강하 정도를 증가시킨다. 이로써, 도전각(즉, 증폭기가 도전되고 있는 360°이내의 각도)이 감소되어 증폭기가 클래스 B 동작 또는 심지어 클래스 C 모드로 동작하게 하며 이로써 최대 전력 출력을 감소시킨다. 이러한 전력 감소를 방지하기 위해, 증폭기는 보다 큰 제로 입력 바이어스 전류를 가져야 한다. 종래 기술 회로에서는 이러한 보다 큰 제로 입력 바이어스 전류로 인해서 낮은 전력 출력 레벨에서 보다 높은 전력 소모가 불가피하게 생성되며 이로써 바람직하지 않게는 동작 특성이 떨어진다.
본 기술 분야에서의 최근 개선 사항은 2000년 3월 28일에 출원되어 본 발명과 공동 계류중인 본 출원인의 미국 특허 출원 제 09/536,964 호의 "Dynamic Bias Boosting Circuit For A Power Amplifier"에 개시되어 있으며 이 특허 출원은 이후에 PCT 공개 번호 WO 01/73941로서 공개되었다. 이 특허 출원은 상술된 문제에 대한 해법을 개시하는데 이 해법은 출력 전력이 증가할 때에 증폭기로의 입력 전압을감지하여 이 입력 신호의 진폭의 함수로서 동적 바이어스를 증가시키는 회로를 사용하여서 전력 트랜지스터의 바이어스를 동적으로 증가시키는 동적 바이어스 부스팅 회로를 전력 증폭기 회로에 제공하는 방법이다. 이 방법의 단점은 수 많은 수동 구성 요소 및 능동 구성 요소를 사용하기 때문에 그 제조의 단순성, 조밀성 및 경제성을 최대화시키지 못한다는 점이다.
제로 입력 전류 및 바이어스 임피던스를 독립적으로 제어하는 방법이 2000년 6월 21일에 출원되어 본 발명과 공동 계류중인 본 출원인의 미국 특허 출원 제 09/621,525 호의 "High-Frequency Amplifier Circuit With Independent Control Of Quiescent Current And Bias Impedance"에 개시되어 있으며 이 특허 출원은 이후에 PCT 공개 번호 WO 02/09272로서 공개되었다. 이 방법은 선형성을 유지하면서 고전력이 부가된 효율을 성취할 수 있지만, 보다 복잡한 회로를 사용하고 있으며 상당한 레벨의 잡음이 출력단에 영향을 준다.
따라서, 낮은 전력 레벨에서 최적의 최대 출력 전력 및 감소된 전력 소모를 제공할 수 있는 전력 증폭기 회로를 제공할 필요가 있다. 또한, 이 회로는 출력 전력이 증가할 때에 전력 트랜지스터에서의 제로 입력 전류를 제어하면서 이 전력 트랜지스터가 높은 전력 출력 및 선형성을 위해서 적절하게 바이어스될 수 있도록 자기 바이어스 부스팅 정도를 설정할 수 있어야 한다. 마지막으로, 이러한 회로는 바람직하게는 설계하는 데 있어서 매우 간단하고 조밀하며 제조하는데 있어서 매우 경제적이어야 한다.
발명의 개요
본 발명의 목적은 낮은 전력 레벨에서 최적의 최대 출력 전력 및 감소된 전력 소모를 제공할 수 있는 전력 증폭기 회로를 제공하는 것이다. 또한, 본 발명의 다른 목적은 출력 전력이 증가할 때에 전력 트랜지스터에서의 제로 입력 전류를 제어하면서 이 전력 트랜지스터가 높은 전력 출력 및 선형성을 위해서 적절하게 바이어스될 수 있도록 자기 바이어스 부스팅 정도를 설정할 수 있는 회로를 제공하는 것이다. 마지막으로, 본 발명의 또 다른 목적은 설계하는 데 있어서 매우 간단하고 조밀하며 제조하는 데 있어서 매우 경제적인 회로를 제공하는 것이다.
본 발명에 따라, 이러한 목적들은 적어도 약 180°의 도전각을 가지면서 입력 신호를 증폭할 수 있는 전력 증폭기 회로에 의해서 성취되는데, 이 전력 증폭기 회로는 증폭 트랜지스터 및 이 증폭 트랜지스터를 바이어싱하여 요구된 도전각을 획득하는 DC 바이어스 회로를 포함한다. 상기 DC 바이어스 회로는 저항에 의해 증폭 트랜지스터의 제어 단자에 접속된 출력을 갖는 캐스코드 전류 미러 회로(a cascode current-mirror circuit) 및 상기 캐스코드 전류 미러 회로로부터 공통 단자에 접속된 캐패시터를 포함하는 자기 바이어스 부스팅 회로(a self-bias boosting circuit)를 갖는다.
본 발명의 바람직한 실시예에서, 상기 캐스코드 전류 미러 회로는 서로 직렬로 접속된 주 전류 경로들을 갖는 제 1 트랜지스터 쌍━상기 직렬 접속의 공통 지점으로부터 상기 전류 미러 회로의 상기 출력이 취해짐━과, 바이어스 전류 소스와 직렬로 접속된 주 전류 경로들을 갖는 제 2 트랜지스터 쌍을 포함한다.
본 발명에 따른 전력 증폭기 회로로 인해서, 낮은 전력 레벨에서, 증가된 최대 출력 전력, 선택가능한 자기 바이어스 부스팅 레벨, 저잡음 레벨, 제어가능한 제로 입력 전류 및 감소된 전력 소모가 매우 간단하고 조밀하고 경제적인 구성으로 성취될 수 있다.
본 발명의 이러한 측면 및 다른 측면은 이후에 설명될 실시예들을 참조하면 분명해질 것이다.
본 발명은 첨부 도면을 참조하여 다음의 발명의 상세한 설명 부분을 독해하면 보다 완벽하게 이해될 것이다.
도면에서, 동일한 참조 부호는 유사한 구성 요소를 표시한다.
본 발명은 트랜지스터 증폭기 회로에 관한 것이며, 특히 캐스코드 전류 미러 자기 바이어스 부스팅 회로(a cascode current-mirror self-bias boosting circuit)를 갖는 전력 증폭기 회로에 관한 것이다.
도 1은 본 발명의 제 1 실시예에 따른 전력 증폭기 회로의 개략도,
도 2는 본 발명의 제 2 실시예에 따른 전력 증폭기 회로의 DC 바이어스 회로 부분의 개략도.
도 1은 전력 증폭기 회로(1)의 개략도이다. 이 증폭기 회로는 증폭 트랜지스터(Q1) 및 저항(R1)에 의해서 증폭 트랜지스터(Q1)의 베이스에 접속된 DC 바이어스 회로(2)를 포함한다. 바이어스 회로(2)는 Vcc와 공통 단자(gnd) 간에서 직렬로 접속된 출력 바이폴라 트랜지스터(Q2,Q3)를 포함하며 여기서 출력 트랜지스터들의 공통 지점은 캐패시터(Cb)에 의해서 공통 단자에 접속되며 저항(R1)에 의해서 트랜지스터(Q1)의 베이스에 접속된다. 기본 회로 구성은 증폭 트랜지스터(Q1)의 베이스에 입력 신호를 접속시키는 입력 접속 캐패시터(C1)에 의해서 완성되는데, 이 트랜지스터(Q1)는 공통 에미터 구성으로 접속되며 인덕터(L1)에 의해서 Vcc와 gnd 간에 접속된다. 전력 증폭기 회로(1)의 출력은 트랜지스터(Q1)의 컬렉터로부터 취해진다.
도시된 회로에서, 설명의 목적을 위해서 능동 구성 요소는 바이폴라 트랜지스터로서 도시되었지만 전계 효과 트랜지스터 또는 바이폴라 트랜지스터 및 전계 효과 트랜지스터의 조합이 본 발명의 범위 내에서 사용될 수 있다. 또한, 전력 증폭기 회로(1) 및 바이어스 회로(2)는 도면에서 도시된 간단하고 예시적인 구성과 형태 및 상세한 부분에서 상이할 수 있다. 또한, 바이어스 공급은 증폭기 회로가 클래스 B 모드 또는 클래스 AB 모드로 동작하도록 구성 및 조절될 수 있다.
바이어스 회로는 트랜지스터(Q2,Q3,Q4,Q5), 저항(R1,R2), 캐패시터(C2,Cb)를 포함하는 캐스코드 전류 미러 부분을 포함한다. 캐패시터(C2)는 바이패스 캐패시터이다. 트랜지스터(Q1)의 컬렉터 노드는 외부 풀업 인덕터(an external pull-up inductor)(L1)를 통해서 공급 전압에 접속되는 출력 노드이다. RF 입력은 구동 스테이지로의 매칭 회로의 일부가 될 수 있는 AC 결합 캐패시터(C1)를 통해서 트랜지스터(Q1)의 베이스에 인가된다.
바이어스 회로 내의 전류 소스(Ibias)는 바이어스 스테이지의 출력 구동 전류및 전력 트랜지스터의 제로 입력 전류를 제어한다. 전류 소스(Ibias)가 출력 구동 전류를 제어하는 메카니즘은 바이어스 회로가 캐스코드 전류 미러 회로이기 때문에 간단하다. 트랜지스터(Q1)의 제로 입력 전류의 제어 메카니즘은 다음과 같다. 회로 내의 모든 트랜지스터들이 동일하며 완전하게 정합된다고 가정해보자. Kirchoff의 법칙에 의해서 DC 전압 Vbe(Q1) + V(R1) + Vbe(Q3)는 Vbe(Q2) + V(R2) + Vbe(Q5)이어야 한다. 여기서 Vbe(Q3)가 Vbe(Q2)와 대략적으로 동일하기 때문에, 저항값을 적절하게 선택함으로써 V(R1)이 V(R2)와 동일하게 되면 Vbe(Q1)은 Vbe(Q5)와 대략적으로 동일하게 된다. 그러므로, 전류 소스(Ibias)가 트랜지스터(Q1)에서의 제로 입력 전류 뿐만 아니라 트랜지스터(Q2,Q3)에서의 구동 전류를 나타낸다.
트랜지스터 쌍들 간의 에미터 구역 비를 적절하게 조절함으로써, 트랜지스터(Q1)에서의 제로 입력 전류 및 트랜지스터(Q2,Q3)에서의 구동 전류는 전류 소스(Ibias) 값에 직접 비례하게 될 수 있다. 소정 실례에서, 64 대 1의 비율(Q1 대 Q5) 및 8 대 1의 비율(Q2 대 Q4 및 Q3 대 Q5)이 사용될 수 있다.
캐패시터(Cb)가 없는 도 1에 도시된 바이어스 회로의 자기 바이어스 부스팅 메카니즘은 다음과 같다. 트랜지스터(Q3)가 트랜지스터(Q1)를 충전하며 트랜지스터(Q2)가 저항(R1)을 통해서 트랜지스터(Q1)를 방전시킨다. RF 입력 전력이 낮을 경우 트랜지스터(Q2)의 방전 속도는 트랜지스터(Q3)의 충전 속도보다 매우 빠르거나 동일하다. 이 RF 입력 전력이 증가함에 따라서, 트랜지스터(Q2)의 방전속도를트랜지스터(Q3)의 충전 속도보다 느리게 된다. 그러므로, 트랜지스터(Q1)의 순방향 바이어스된 PN 접합부 양단의 평균 전압은 증가한다.
캐패시터(Cb)가 없을 경우, 일단 트랜지스터(Q2,Q3)의 크기 및 전류 소스(Ibias)의 크기가 고정되면, 상기 충전율과 방전율을 제어하는 것은 어렵다. 이로써, 트랜지스터(Q1)에 대한 바이어스 부스팅 정도도 제어되지 않는다. 이렇게 제어되지 않는 바이어스 부스팅으로 인해서 매우 많은 양의 평균 전류가 공급되기 때문에 트랜지스터(Q1)의 효율은 감소되며 이로써 이러한 바이어스 방식을 사용하는 전력 증폭기(PA)의 총 전력 부가 효율(PAE)도 감소된다.
만일에 캐패시터(Cb)가 존재하는 경우, 상기 충전 속도 및 방전 속도가 바람직한 바이어스 부스팅을 제공하도록 조절될 수 있으며 이로써 최적화된 출력 전력, 이득, PAE 및 선형성을 성취할 수 있다. 캐패시터(Cb)를 구현하는 바람직한 방식은 오프 칩 표면 실장 구성 요소(an off-chip surface-mount component)를 사용하는 것이다. 그러나, 온 칩 캐패시터도 위와 동일한 목적을 위해서 사용될 수 있다.
높은 전력 부가 효율(PAE)를 얻기 위해서, 선형 전력 증폭기는 통상적으로 클래스 AB 동작 모드로 바이어스된다. 선형성 및 PAE은 증폭기에서 서로 상충하는 요구 사항이다. 그래서, 증폭기에 대해서 세부적인 셋팅이 주어진 경우 이 선형성과 PAE 간의 절충이 필요하다. 이러한 절충은 통상적으로 가령 CDMA 애플리케이션에서의 인접 채널 전력 비율(ACPR)의 선형성 요구사항과 같은 소정의 선형성 요구 사항에 대해서는 최고의 PAE를 성취함으로써 수행된다. 이는 증폭기의 제로입력 전류의 양호한 제어를 필요로 한다.
본 발명에 따라서, 전력 트랜지스터를 위한 자기 바이어스 부스팅 기능을 제공할 수 있는 캐스코드 전류 미러 회로는 도 1에 도시된 전력 트랜지스터의 베이스에서의 바이어스 저항과 캐패시터와 함께 사용되어 요구된 자기 바이어스 부스팅 정도를 제공한다. 캐패시터(Cb)는 출력 전력이 증가할 때에 전력 트랜지스터가 높은 출력 전력 및 선형성을 위해서 적절하게 바이어스될 수 있도록 자기 바이어스 부스팅 정도를 조절한다. 다른 이점은 전력 트랜지스터 내의 제로 입력 전류가 캐스코드 전류 미러 회로에 의해서 양호하게 제어될 수 있다는 점이다. 또한, 본 발명의 회로는 나중에 WO 02/09272로서 공개된 상술한 미국 특허 출원 번호 09/621,525의 회로보다 낮은 잡음을 전력 증폭기의 출력단에 제공한다.
예시적인 실례에서, 도 1의 회로는 5.6 pF, 10 pF, 22 pF의 캐패시터(Cb) 값으로 모델링된다. 자기 바이어스 부스팅 정도는 캐패시터(Cb) 값의 함수이며, 이 캐패시터(Cb) 값이 증가함에 따라서 자기 바이어스 부스팅 정도도 증가한다. 소정 애플리케이션의 경우, 이 캐패시터(Cb) 값은 PAE와 선형성 간의 요구된 절충을 위한 적절한 바이어스 상태를 성취하도록 선택된다.
DC 바이어스 회로(2)의 다른 실시예가 도 2에 도시된다. 도 2에서, 오직 DC 바이어스 회로(2)만이 도시의 단순성을 위해서 도시되었으며 트랜지스터(Q2,Q3) 간의 접속부는 도 1에 도시된 바와 동일한 방식으로 캐패시터(Cb) 및 저항(R1)에 접속될 것이다. 또한, 도 1의 회로의 유사 부분과 동일한 도 2의 회로 부분은 여기에서는 보다 더 설명되지 않는다.
도 2는 트랜지스터(Q4,Q5) 간에 접속된 저항(R2)이 제거되어서 이 두 트랜지스터가 서로 직접 접속되며 저항(R3,R4)이 트랜지스터(Q2,Q4)의 베이스들 간에 삽입되었다는 점에서 도 1과 다르다. 이러한 다른 구성의 목적은 낮은 전력 공급 전압을 요구하는 애플리케이션에서 회로 성능을 향상시키기 위한 것이다.
본 발명이 몇 개의 바람직한 실시예를 참조하여 설명되었지만, 본 발명의 정신 및 범위 내에서 다양한 수정 및 변경이 이미 위에서 제안된 바와 같이 본 기술 분야의 당업자에게는 가능하다. 가령, 다른 타입의 트랜지스터가 사용될 수도 있으며 특정 설계 요구 사항을 만족시키기 위해서 다른 회로 구성이 사용될 수 있다.

Claims (6)

  1. 전력 증폭기 회로(1)에 있어서,
    상기 전력 증폭기 회로(1)는 적어도 약 180°의 도전각(a conduction angle)을 가지면서 입력 신호를 증폭할 수 있고,
    증폭 트랜지스터(Q1) 및 상기 증폭 트랜지스터(Q1)를 바이어싱하여 상기 도전각을 획득하는 DC 바이어스 회로(2)를 포함하되,
    상기 DC 바이어스 회로(2)는 저항(R1)에 의해 상기 증폭 트랜지스터(Q1)의 제어 단자에 접속된 출력을 갖는 캐스코드 전류 미러 회로(a cascode current-mirror circuit)(Q2,Q3,Q4,Q5) 및 상기 캐스코드 전류 미러 회로(Q2,Q3)로부터 공통 단자(gnd)에 접속된 캐패시터(Cb)를 포함하는 자기 바이어스 부스팅 회로(a self-bias boosting circuit)를 갖는
    전력 증폭기 회로.
  2. 제 1 항에 있어서,
    상기 증폭기 회로(1)는 클래스 AB 증폭기 회로인
    전력 증폭기 회로.
  3. 제 1 항에 있어서,
    상기 캐스코드 전류 미러 회로(Q2,Q3,Q4,Q5)는 서로 직렬로 접속된 주 전류 경로들을 갖는 제 1 트랜지스터 쌍(Q2,Q3)━상기 직렬 접속의 공통 지점으로부터 상기 전류 미러 회로의 상기 출력이 취해짐━과, 바이어스 전류 소스(Ibias)와 직렬로 접속된 주 전류 경로들을 갖는 제 2 트랜지스터 쌍(Q4,Q5)을 포함하는
    전력 증폭기 회로.
  4. 제 3 항에 있어서,
    상기 제 2 트랜지스터 쌍(Q4,Q5)과 직렬로 접속된 저항(R2)을 더 포함하는
    전력 증폭기 회로.
  5. 제 3 항에 있어서,
    상기 제 1 트랜지스터 쌍 중 제 1 트랜지스터(Q2) 및 상기 제 2 트랜지스터 쌍 중 제 1 트랜지스터(Q4)는 각각 상기 공통 단자(gnd)에 접속된 주 전류 경로를 가지며,
    저항(R2,R4)이 상기 제 1 트랜지스터(Q2)의 제어 단자 및 상기 제 1 트랜지스터(Q4)의 제어 단자에 직렬로 접속된
    전력 증폭기 회로.
  6. 제 1 항에 있어서,
    상기 캐패시터(Cb)의 값은 요구된 자기 바이어스 부스팅 정도를 획득하도록 선택되는
    전력 증폭기 회로.
KR10-2004-7002940A 2001-08-30 2002-08-02 전력 증폭기 회로 KR20040034674A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/942,125 2001-08-30
US09/942,125 US6414553B1 (en) 2001-08-30 2001-08-30 Power amplifier having a cascode current-mirror self-bias boosting circuit
PCT/IB2002/003240 WO2003019771A1 (en) 2001-08-30 2002-08-02 Power amplifier having a cascode current-mirror self-bias boosting circuit

Publications (1)

Publication Number Publication Date
KR20040034674A true KR20040034674A (ko) 2004-04-28

Family

ID=25477610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7002940A KR20040034674A (ko) 2001-08-30 2002-08-02 전력 증폭기 회로

Country Status (6)

Country Link
US (1) US6414553B1 (ko)
EP (1) EP1423911A1 (ko)
JP (1) JP2005501458A (ko)
KR (1) KR20040034674A (ko)
CN (1) CN1550063A (ko)
WO (1) WO2003019771A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937308B1 (ko) * 2005-02-17 2010-01-18 스카이워크스 솔루션즈, 인코포레이티드 전력 증폭기 출력 전력의 정밀 제어를 위한 전력 제어 회로
US8350418B2 (en) 2009-10-02 2013-01-08 Skyworks Solutions, Inc. Circuit and method for generating a reference voltage
KR20150078369A (ko) 2013-12-30 2015-07-08 삼성전기주식회사 게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6606001B1 (en) * 2001-10-25 2003-08-12 National Semiconductor Corporation High-speed current-mirror circuitry and method of operating the same
DE10231156B4 (de) * 2002-07-10 2008-10-30 Infineon Technologies Ag Schaltung zum Liefern einer Basis-Betriebsspannung für einen Bipolartransistor und Verstärkerschaltung
US6778016B2 (en) * 2002-11-04 2004-08-17 Koninklijke Philips Eletronics N.V. Simple self-biased cascode amplifier circuit
US7332968B2 (en) * 2002-12-09 2008-02-19 Sifen Luo Amplifier circuit having an impedance-controllable bias-boosting circuit
EP1573901B1 (en) * 2002-12-09 2007-05-23 Koninklijke Philips Electronics N.V. Amplifier circuit having an extended wilson current-mirror self-bias boosting circuit
US6831517B1 (en) 2002-12-23 2004-12-14 Intersil Americas, Inc. Bias-management system and method for programmable RF power amplifier
JP4160381B2 (ja) * 2002-12-27 2008-10-01 ローム株式会社 音声出力装置を有する電子装置
DE10305366A1 (de) * 2003-02-10 2004-08-26 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum beschleunigten Umschalten eines Verstärkers
JP4287190B2 (ja) * 2003-05-13 2009-07-01 三菱電機株式会社 高周波増幅回路
US6873211B1 (en) * 2003-09-10 2005-03-29 Skyworks Solutions, Inc. Multi-mode bias circuit for power amplifiers
JP4026603B2 (ja) * 2004-02-16 2007-12-26 ソニー株式会社 バイアス電圧供給回路および高周波増幅回路
US7365928B2 (en) * 2004-04-14 2008-04-29 Stmicroelectronics, Inc. Write driver with improved boosting circuit and interconnect impedance matching
US7262657B2 (en) * 2005-03-21 2007-08-28 Skyworks Solutions, Inc. Bias control for reducing amplifier power consumption and maintaining linearity
DE102005035150B4 (de) * 2005-07-27 2010-07-08 Infineon Technologies Ag Verstärkerschaltung und Verfahren zum Verstärken eines zu verstärkenden Signals
US7274258B2 (en) * 2005-09-08 2007-09-25 Industrial Technology Research Institute Dynamic bias circuit for a radio-frequency amplifier
US7365604B2 (en) * 2005-12-16 2008-04-29 Mediatek Inc. RF amplifier with a bias boosting scheme
US7541871B2 (en) 2007-05-02 2009-06-02 Micron Technology, Inc. Operational transconductance amplifier (OTA)
US7728672B2 (en) * 2007-12-21 2010-06-01 Electronics And Telecommunications Research Institute RF amplifier
US7777573B2 (en) * 2008-05-29 2010-08-17 Himax Technologies Limited Operational amplifier having adjustable bias current and related source driver of display thereof
AU2009291495A1 (en) * 2008-09-11 2010-03-18 Savage, Paul Low distortion cascode amplifier circuit
CN101656515B (zh) * 2009-09-04 2011-10-19 惠州市正源微电子有限公司 一种射频功率放大器高低功率合成电路
CN101847981B (zh) * 2010-04-12 2012-06-06 无锡中星微电子有限公司 多输入比较器和电源转换电路
US8791759B2 (en) * 2011-03-22 2014-07-29 The United States Of America As Represented By The Secretary Of The Army Bipolar stacked transistor architecture
US20120293217A1 (en) 2011-05-18 2012-11-22 Texas Instruments Incorporated Feedforward active decoupling
EP2922198A1 (en) * 2014-03-21 2015-09-23 Nxp B.V. Adaptive bias circuit
US9712125B2 (en) 2015-02-15 2017-07-18 Skyworks Solutions, Inc. Power amplification system with shared common base biasing
JP2016213557A (ja) * 2015-04-30 2016-12-15 株式会社村田製作所 電力増幅モジュール
CN105224005B (zh) * 2015-10-23 2017-05-17 南京美辰微电子有限公司 三极管级联电流镜
JP2017103643A (ja) 2015-12-02 2017-06-08 株式会社村田製作所 電力増幅回路
US10340852B2 (en) 2017-10-13 2019-07-02 Northrop Grumman Systems Corporation Bias boosting circuit for amplifier
JP7246873B2 (ja) * 2018-07-26 2023-03-28 三星電子株式会社 電力増幅器
US11392158B2 (en) * 2020-11-02 2022-07-19 Texas Instruments Incorporated Low threshold voltage transistor bias circuit
US11281245B1 (en) * 2021-01-27 2022-03-22 Wolfspeed, Inc. Bias circuits and improved linearity bias schemes for RF power devices
CN114513177B (zh) * 2021-12-31 2023-03-24 贵州振华风光半导体股份有限公司 一种基于双极型放大器的超低偏置电流设计方法及其电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3903479A (en) * 1974-01-24 1975-09-02 Rca Corp Transistor base biasing using semiconductor junctions
US4334198A (en) * 1980-04-24 1982-06-08 Rca Corporation Biasing of transistor amplifier cascades
US5548248A (en) 1995-07-30 1996-08-20 Wang; Nan L. L. RF amplifier circuit
US5724004A (en) * 1996-06-13 1998-03-03 Motorola, Inc. Voltage bias and temperature compensation circuit for radio frequency power amplifier
US5844443A (en) 1996-12-12 1998-12-01 Philips Electronics North America Corporation Linear high-frequency amplifier with high input impedance and high power efficiency
JP3471648B2 (ja) * 1999-02-26 2003-12-02 富士通カンタムデバイス株式会社 パワーアンプ回路及びそのバイアス回路
JP2000332124A (ja) * 1999-03-18 2000-11-30 Toshiba Corp 半導体装置
US6300837B1 (en) * 2000-03-28 2001-10-09 Philips Electronics North America Corporation Dynamic bias boosting circuit for a power amplifier
US6333677B1 (en) * 2000-10-10 2001-12-25 Rf Micro Devices, Inc. Linear power amplifier bias circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937308B1 (ko) * 2005-02-17 2010-01-18 스카이워크스 솔루션즈, 인코포레이티드 전력 증폭기 출력 전력의 정밀 제어를 위한 전력 제어 회로
US8350418B2 (en) 2009-10-02 2013-01-08 Skyworks Solutions, Inc. Circuit and method for generating a reference voltage
KR20150078369A (ko) 2013-12-30 2015-07-08 삼성전기주식회사 게이트 바이어스 제어 회로 및 이를 갖는 전력 증폭 장치

Also Published As

Publication number Publication date
WO2003019771A1 (en) 2003-03-06
JP2005501458A (ja) 2005-01-13
US6414553B1 (en) 2002-07-02
CN1550063A (zh) 2004-11-24
EP1423911A1 (en) 2004-06-02

Similar Documents

Publication Publication Date Title
KR20040034674A (ko) 전력 증폭기 회로
US7365604B2 (en) RF amplifier with a bias boosting scheme
US6313705B1 (en) Bias network for high efficiency RF linear power amplifier
EP1550210B1 (en) Capacitor coupled dynamic bias boosting circuit for a power amplifier
US6778016B2 (en) Simple self-biased cascode amplifier circuit
JP3631426B2 (ja) 高出力増幅器
JP2005512376A (ja) 電流ミラー回路を使用するバイアス補償を有する増幅器
JP2004343244A (ja) 高周波増幅回路
JP2004515952A (ja) 電力増幅器の自己昇圧回路
US5844443A (en) Linear high-frequency amplifier with high input impedance and high power efficiency
KR20020064784A (ko) 고주파수 증폭기 회로 및 바이어스 회로
US6486739B1 (en) Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme
US7332968B2 (en) Amplifier circuit having an impedance-controllable bias-boosting circuit
JP3523638B2 (ja) 電力増幅器の動作点の調整のための回路装置
EP1573901B1 (en) Amplifier circuit having an extended wilson current-mirror self-bias boosting circuit
JP2853763B2 (ja) 増幅回路
KR20050104911A (ko) 전력증폭기의 바이어스회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid