KR20040022456A

KR20040022456A - 주파수 판별기

Info

Publication number: KR20040022456A
Application number: KR10-2004-7000656A
Authority: KR
Inventors: 센도나리스앤드류
Original assignee: 퀄컴 인코포레이티드
Priority date: 2001-07-16
Filing date: 2002-07-16
Publication date: 2004-03-12
Also published as: EP1407590B1; EP1407590A1; CN100388729C; HK1070207A1; DE60218476T2; DE60218476D1; CN1547834A; ATE355690T1; US7002946B2; JP2005522896A; KR100933643B1; JP4184264B2; WO2003009558A1; US20030021247A1

Abstract

벡터곱은 수신 신호에 대하여 결정된다. 또한, 스칼라곱도 수신 신호에 대하여 결정된다. 만약 벡터곱이 소정의 임계값 보다 더 크면, 상수값과 승산된 스칼라곱의 곱 만큼 벡터곱이 감소된다. 만약 벡터곱이 소정의 임계값 보다 크거나 같으면, 상수값과 승산된 스칼라곱의 곱 만큼 벡터곱이 증가된다. 그 증가 또는 감소는 주파수 에러가 최소값으로 근접할 때까지 계속된다.

Description

주파수 판별기 {FREQUENCY DISCRIMINATOR}

발명의 배경

발명의 기술분야

본 발명은 일반적으로 통신에 관한 것이다. 좀더 자세하게는, 본 발명은 통신 환경에서의 주파수 판별기에 관한 것이다.

관련 기술의 설명

통상적으로, CDMA 통신 시스템은 셀의 중심에 위치하여 그 셀의 섹터들에게 방송하는 방향성 안테나를 사용한다. 그 안테나들은 셀을 제어하도록 송신하는 기지국들에 커플링된다. 통상적으로, 셀들은 대도시 지역에, 고속도로를 따라, 및 기차 트랙을 따라 위치하여, 소비자로 하여금 집에서 및 여행 중에 통신하도록 한다.

비록 이동국과 기지국이 서로 기지 (旣知) 의 주파수를 통하여 송신하지만, 수신되는 주파수에 에러를 도입하는 다중경로 에러 및 주파수의 도플러 시프트 (Doppler shift) 와 같은 인자들이 존재한다. 예를 들어, 만약 이동국이 기지국으로 접근하고 있으면, 기지국에서 관측할 때, 도플러 효과는 신호의 주파수를 증대시킨다. 만약 이동국이 기지국으로부터 멀어지면, 기지국은 이동국에 의해 송신된 주파수보다 더 작은 주파수를 갖는 신호를 관측한다. 주파수 시프트의양은 이동국의 속도의 함수이다.

주파수 에러의 또 다른 소스 (source) 는 2 개의 로컬 오실레이터 (local oscillators; "클럭 (clock)" 신호의 생성용으로 기지국에 하나와 이동국에 하나) 가 정확하게 동일한 주파수로 동작하지 않을 수 있다는 사실이다. 통상적으로, 캐리어 주파수가 약 2 GHz 일 때, 이동국은 최대 10 KHz 의 주파수 에러를 도입할 수 있는 저렴한 로컬 오실레이터를 사용한다.

통신 중에, 기지국은 이동국에 의해 수신되는 파일럿 채널을 송신한다. 파일럿 심볼로 이루어진 파일럿 채널은 정보를 포함하지 않는다. 이동국은 파일럿 심볼을 이용하여 시간, 주파수, 위상 및 신호 세기 기준을 생성한다.

일부 시스템에서는, 이동국도 파일럿 신호를 송신한다. 이 때, 이동국의 파일럿 신호는 이동국에 대한 시간, 주파수, 위상, 및 신호 세기 기준을 생성하기 위하여, 수신 기지국에 의해 유사하게 사용된다.

기지국이 이동국과 일정한 주파수로 통신하기 위하여, 이동국과 기지국 모두는 주파수-추적 루프 (frequency-tracking loop) 에서 주파수 판별기를 사용하는 것이 요구된다.

도 1 은 전형적인 종래의 주파수-추적 루프를 나타낸 것이다. 이 도면은 합산기 (101) 로 들어가는 신호 △f 를 나타낸다. △f 는 연속적인 파일럿 심볼들의 입력 신호에 존재하는 주파수 에러를 나타낸 것이다. 합산기 (101) 은 △f 로부터 초기 추정치를 감산한다.

주파수 판별기 (105) 는 공지되어 있으며, 연속적인 파일럿 심볼과 관련된주파수 에러에 영향을 준다. 여기서, 각각의 파일럿 심볼값은 변수 y_k로 나타낸다. 각각의 심볼 y_k의 주기는 T_S로 표시한다.

파일럿 심볼들의 입력 시퀀스는 입력 신호 회전 후에 누산되어, 합산기 (101) 로부터의와 같은 잔류 주파수 에러를 산출한다. 잔류 주파수 에러를 갖는 파일럿 심볼 y_k은로 표시할 수도 있다. 여기서, n_k는 k 번째 심볼을 손상시키는 가산 노이즈이며, A 는 다른 것들간의 현재 채널 감쇠의 함수인 복소 진폭이다. 페이딩은 연속적인 심볼들이 대략 동일한 복소 진폭을 가질 정도로 충분히 느린 것으로 가정한다.

여기서, 시간 상수 (τ) 는 FTL (100) 이 초기 주파수 에러의 1/e 에 수렴하는데 걸리는 시간으로 정의한다. 통상, 풀-인 (pull-in) 범위는 FTL (100) 이 수렴할 수 있는 최대의 초기 주파수 에러를 한정한다. 설계의 목적은 풀-인 범위를 극대화하면서 시간 상수 τ를 최소화하여, 주파수 에러의 표준편차를 바람직한 레벨내에서의 정상상태 (steady-state) 조건 이하로 유지하는 것이다.

주파수 판별기 (105) 의 출력에 일렬로 커플링되는 루프 필터 L(z) (110) 은 시간 상수 τ, 풀-인 범위, 및 주파수 에러의 표준편차를 조정하기 위하여 사용된다.

주파수 판별기 (105) 의 공지의 타입은 벡터곱 판별기 (cross product discriminator) 이며, 그 동작은로 나타낼 수도 있는데, 여기서,* 는 복소 공액을 나타낸다. y_k및에 대한 상기의 수학식으로부터,을 얻을 수 있으며, 여기서, n 은 잡음 성분이다. 따라서,가에 근접함에 따라, sin(2πT_S△f_res) 의 값은 점점 더 작아져서, 다음의 조건을 발생시킨다.

첫째, FTL (100) 의 풀-인 범위는 노이즈의 효과 때문에, 이론적인 풀-인 범위 보다 더 작다. 둘째, 초기 주파수 에러 △f 가 이론적인 풀-인 범위의보다 더 클 경우, FTL (100) 은 초기 주파수 에러 △f 의 1/e 로 수렴하는데 긴 시간이 걸린다.

발명의 요약

본 발명은 개선된 주파수 판별 방법 및 장치를 포함한다. 특히, 본 발명은, 이론적인 풀-인 범위의보다 더 큰 초기 주파수 에러가 검출될 때, 더 효과적인 풀-인 범위를 제공하는 주파수-추적 루프 (FTL) 및 신속한 수렴 특성을 제공한다.

일 실시형태에서는, FTL 로의 입력에 대하여, 벡터곱을 먼저 결정한다. 이 벡터곱은 imag () 의 형태이며, 여기서, y_k는 수신 신호의 일 샘플 또는 일 심볼이며, y_k-1는 이전의 심볼이다. 그 후, real () 로 표시되는 스칼라곱 (dot product) 도 결정한다.

벡터곱이 소정의 임계값 보다 더 클 경우, 벡터곱은 소정의 상수값에 의해 승산된 스칼라곱의 곱 만큼 감소시킨다. 특정한 구현에서는, 값 제로 (0) 의 소정의 임계값, 및 0 내지 5 의 범위에서의 소정의 상수값을 선택한다.

이와 대조적으로, 벡터곱이 선택된 소정 임계값 보다 더 작을 경우, 벡터곱은 소정의 상수값에 의해 승산된 스칼라곱의 곱 만큼 증가시킨다. 벡터곱의 증가 및 감소의 계산은 주파수 판별기에 의해 수행된다. 주파수 판별기의 출력은 연속적인 파일럿 심볼들로 이루어진 입력 신호의 잔류 주파수 에러를 유도하는데 이용된다. 연속적인 심볼 신호들은 주파수 판별기, 및 신규한 출력을 FTL 에 제공하는 주파수 판별기의 출력을 조정하는데 이용되는, 이전에 유도된 잔류 주파수 에러에 제공된다.

도면의 간단한 설명

도 1 은 공지의 주파수-추적 루프 (FTL) 의 일반적인 블록도이다.

도 2 는 도 1 에 따라 구성된 도 1 의 주파수 판별기의 더 상세한 블록도를 나타낸 것이다.

도 3 은 본 발명의 주파수 판별기를 구비하는 FTL 을 포함하는 이동국의 블록도를 나타낸 것이다.

도 4 는 본 발명의 주파수 판별기를 구비하는 FTL 을 포함하는 기지국의 블록도를 나타낸 것이다.

도 5 는 공지의 주파수 판별기와 비교되는 본 발명의 주파수 판별기의 응답에 대한 도면을 나타낸 것이다.

도 6 은, 제 1 파일럿 세기를 가정할 때, 본 발명의 주파수 판별기를 이용하여 유도된 시간의 함수로서 제 1 초기 주파수 에러 및 잔류 주파수 에러의 도면을 나타낸 것이다.

도 7 은, 제 2 파일럿 세기 및 제 1 초기 주파수 에러를 가정할 때, 본 발명의 주파수 판별기를 이용하여 유도된 시간의 함수로서 잔류 주파수 에러의 또 다른 도면을 나타낸 것이다.

도 8 은, 제 2 초기 주파수 에러 및 제 1 주파수 세기를 가정할 때, 시간의 함수로서 잔류 주파수 에러의 도면을 나타낸 것이다.

도 9 는, 제 2/3 초기 주파수 에러 및 제 2 파일럿 세기를 가정할 때, 시간의 함수로서 잔류 주파수 에러의 도면을 나타낸 것이다.

도 10 은 낮은 신호대 잡음비를 갖는 신호를 사용하기 위한 주파수 판별기의 블록도를 나타낸 것이다.

상세한 설명

다음의 설명에 의해 특징을 나타내는 주파수 판별기는 공지의 벡터곱 판별기와 비교하여, 매우 효율적인 풀-인 범위 및 신속한 수렴을 제공한다.

일 실시형태에 따라서, 주파수는 간단한 벡터곱 판별기 및 스칼라곱 판별기 모두를 포함한다. 상술한 바와 같이, cp 로 표시하는 벡터곱 판별기는, cp = imag() 로 표현한다. 여기서, y_k는 복원된 신호에서의 k 번째 파일럿 심볼이며, y^* _k-1은 k-1 번째 파일럿 심볼의 복소 공액이다.

통상, dp 로 표시하는 스칼라곱 판별기는, dp=real() 로 표현한다.

이와 같이, 후술될 일 실시형태에 따른 주파수 판별기는,

로 표현할 수 있다. 여기서, α및는, 그 값들이 원하는 시스템에 기초하는 설계 파라미터들인 상수이다.

제 1 실시형태에서, α는 0 내지 5 의 범위에 있다. α= 0 인 경우, 주파수 판별기는 간단한 벡터곱 판별기로 축약된다. 이것은에 대한 상기 식에서 α를 0 으로 대체하는 것으로 간주할 수 있다.

또 다른 실시형태에서는, α를 2 의 거듭제곱으로 선택한다. 이것은, 2 의 거듭제곱인 α의 승산을 간단한 왼쪽 시프트 (left shift) 동작으로 수행하는 주파수 판별기 하드웨어-특정 구현물에서 유도된다.

일 실시형태에서,는 0 보다 작은 실수의 범위에 있다. 그러나,에 대한 또 다른 범위도 사용할 수 있다.

여기서 설명하는 주파수 판별기 동작은 디지털 신호 프로세서 (DSP) 에 의해 구현될 수도 있다. 또한, 스칼라곱 측정치는 하드웨어를 이용하여 벡터곱 측정치와 동시에 계산할 수도 있다. "if" 문은 cp 및 dp 계산값의 부호 비트를 출력 선택기로서 사용하는 멀티플렉서 (multiplexers) 로 구현할 수 있다.

주파수 판별기에 대한 일 실시형태의 하드웨어 블록도는 도 2 에 도시되어 있다. 당업자는 또 다른 실시형태들이 원하는 동일한 결과에 도달하도록 상이한 하드웨어 변형물들을 포함할 수도 있다.

도 2 의 주파수 판별기는 벡터곱 블록 (201) 및 스칼라곱 블록 (202) 을 포함한다. 블록들 (201 및 202) 모두는 순차적인 파일럿 심볼들 (y_k및 y_k-1) 을 입력으로 수신한다.

예시적인 실시형태에서, 벡터곱 블록 (201) 에 의해 생성되는 출력 벡터곱은 (복소수값에 반하여) 실수값이다. 그 실수값은, cp = real(y_k)real(y_k-1) + imag(y_k)imag(y_k-1) 로 표현된다.

또한, 출력 스칼라곱 블록 (202) 도 실수값을 생성한다. 이 값은, dp = imag(y_k)real(y_k-1) - real(y_k)imag(y_k-1) 로 표현된다.

도시된 바와 같이, 출력 벡터곱 (cp) 는 제 1 멀티플렉서 (235) 의 신규한 (0) 입력으로 제공된다. 본 실시예에서, α= 0 일 경우, 간단한 벡터곱이 주파수 판별기 (105) 에 의해 출력된다.

출력 스칼라곱 (dp) 는 α로 승산시키는 제 1 승산기 (215) 의 제로 (0) 입력에 제공된다. 제 1 승산기 (215) 의 출력은 제 2 멀티플렉서 (225) 로 입력된다. 또한, 제 1 승산기 (215) 의 출력은,신호의 부호에 -1 을 갖는 입력을 승산하여 반전시키는 제 2 승산기 (220) 으로 입력된다. 또한, 제 2 승산기 (220) 은 제 2 멀티플렉서 (225) 로 입력된다. 제 2 멀티플렉서 (225) 의 선택 입력은 판정 블록 (205) 로부터 수신된다.

판정 블록 (225) 로부터의 출력이 참 (즉, cp < 0) 일 경우, 로직 하이 (logic high) 가 생성되며, 비-반전된신호가 멀티플렉서 (225) 로부터 출력된다. 참이 아닐 경우, 즉, cp > 0 일 경우에는, 반전된신호가 멀티플렉서 (225) 에 의해 출력된다.

제 2 멀티플렉서 (225) 출력은 합산기 (230) 에 커플링되며,또는 (-) 는 그 출력에 가산된다. 합산기 (230) 으로부터의 출력은 제 1 멀티플렉서 (235) 의 일 (1) 입력으로 입력된다.

도 2 의 하부를 참조하면, 판정 블록 (210) 은, 조건 dp <이 계속 참 일때, 로직 하이를 출력한다. 제 1 멀티플렉서 (235) 로의 선택 입력으로서 논리 하이 신호는 제 1 멀티플렉서 (235) 를 구동시킨다. 이것은 합산기 (230) 의 출력을 선택하는 것이다. 스칼라곱이 0 일 경우, 조건은 거짓이며, 제 1 멀티플렉서 (235) 의 출력으로 그 스칼라곱이 선택되며, 판정 블록 (210) 은 제 1 멀티플렉서 (235) 의 0 입력을 선택한다.

상술한 신호 선택 프로세스는 다양한 프로그래밍 언어로 구현할 수도 있다.일 실시형태에서, 그 프로세스는 "C" 프로그래밍 언어로 구현할 수 있으며,

로 표현된다.

예시적인 주파수 판별기는 도 1 의 주파수-추적 루프에서와 같은 저-복잡도 주파수 추정기를 요구하는 상황에 이용할 수 있다. 일 실시형태에서, 주파수 판별기는 이동 전화기와 같은 이동 통신 장치에서의 FTL 에 이용한다. 이동 전화기에서는, 통신의 다운링크 방향, 즉, 기지국-이동국 링크 상에서 주파수 판별기가 사용된다.

다운링크 파일럿의 신호대 잡음비 (SNR) 은 상대적으로 높기 때문에, 상술한 바와 같은 주파수 판별기가 특히 바람직하다.

또한, 상기 주파수 판별기는 업링크, 즉, 이동국-기지국 링크 상에서도 이용된다. 업링크에서, 파일럿의 SNR 은 매우 낮다. 예를 들어, 파일럿 SNR () 은 -38 dB 만큼 낮을 수도 있다. 상술한 주파수 판별기는 낮은 SNR 의 업링크에 이용될 수도 있다.

그러나, 더 낮은 SNR 을 조정하기 위하여 낮은 SNR 을 보상할 경우, 파일럿 심볼들의 누산 길이를 증대 (즉, Ts 를 증대) 하는 것이 바람직할 수도 있다.또 다른 방법으로는, 벡터곱 및 스칼라곱의 저역통과 (low-pass) 필터링이 동작한다. 그러한 실시형태를 이용하여, 상기 수학식들을 변경한다. 낮은 SNR 을 계산에 포함하여, 예를 들어, 업링크용의 주파수 판별기는

로 표현할 수도 있다. 여기서, β는 0 과 1 사이의 상수이며, cp 및 dp 항은 1-탭 IIR 필터의 출력이다. 매우 낮은 파일럿 SNR 의 경우에는, 0 에 더 근접하는 β가 가장 좋다. β= 1 인 경우, 상기 수학식은 더 이전에 설명된 높은 SNR 주파수 판별기의 수학식과 동일한 판별기의 결과를 산출한다.

도 10 은 통신 시스템의 업링크상에서 발견될 수도 있는 본 발명의 일 실시형태에서의 주파수 판별기를 나타낸 것이다. 이 블록도는 도 2 에서 설명한 다운링크의 주파수 판별기와 실질적으로 유사하기 때문에, 상세하게 설명하지 않는다. 그러나, 업링크용 주파수 판별기는 벡터곱 생성기의 출력에 1-탭 IIR 필터 (1001) 및 스칼라곱 생성기의 출력에 제 2 의 1-탭 IIR 필터 (1005) 를 포함한다. 필터들 (1001 및 1005) 는 각각 벡터곱 및 스칼라곱을 저역통과 필터링할 수 있다.

본 발명의 주파수 판별기를 구비하는 이동국의 블록도는 도 3 에 도시되어 있다. 이동국은 안테나 (303) 에 커플링되는 송신기 (302) 및 수신기 (301) 을 구비한다. 송신기 (302) 는 마이크로폰 (305) 로부터의 음성 신호 (aural signal) 를 송신용으로 변조한다. 통신 장치의 타입에 의존하여, 송신기 (302) 또는 그와 유사한 장치는 마이크로폰 (305) 로부터의 음성 신호를 변조하기 전에 디지털화할 수도 있다. 그 후, 안테나 (303) 은 신호를 원하는 방향으로 방사한다.

수신기 (301) 은 여기서 설명한 바와 같이 구성된 FTL (301') 을 포함한다. 수신기 (301) 은 안테나 (303) 을 통하여 수신된 신호들을 수신 및 복조할 수 있다. FTL (301') 은 수신기 (301) 내에서 사용되어, 수신기를 원하는 수신 주파수로 록 (lock) 시킨다. 일부 통신 장치에서, 수신기는 스피커 (306) 에 의한 송신을 위하여, 수신 디지털 신호들을 그들의 아날로그 균등물로 변환할 수도 있다.

통신 장치는 마이크로프로세서 또는 기타의 제어 장치와 같은 제어기 (304) 에 의해 제어된다. 제어기는 송신기 (302) 및 수신기 (301) 에 커플링되어 그들의 기능을 제어한다.

키패드 (308) 을 통하여 사용자에 의해 입력되는 정보를 디스플레이하기 위하여, 디스플레이 (307) 및 키패드 (308) 은 제어기 (304) 에 커플링된다. 예를 들어, 사용자는 키패드 (308) 을 이용하여, 디스플레이 (307) 상에 디스플레이되고 송신기 (302) 를 이용하여 기지국으로 순차적으로 송신되는 전화기 번호를 입력할 수도 있다.

일 실시형태에서, 통신 장치는 본 발명의 주파수 판별기를 구비하는 셀룰러 무선 전화기이다. 또 다른 실시형태들은 FTL 을 이용하여 원하는 주파수로 록 시키는데 요구되도록, 통신 능력을 갖춘 개인 휴대 정보 단말기 (PDA) 및 통신 능력을 갖는 컴퓨터를 포함한다.

여기서 설명하는 주파수 판별기를 구비하는 기지국의 블록도는 도 4 에 도시되어 있다. 기지국은 그 기지국이 커플링되는 네트워크로부터의 신호를 수신하는 송신기 (401) 로 이루어져 있다. 송신기 (401) 은 그 신호를 변조하여, 적절한 전력 레벨로, 안테나 (405) 를 통하여 그 신호를 송신한다.

수신 신호는 안테나 (405) 에 의해 수신되며, 주파수 판별기 (403') 을 갖는 수신기 (403) 에 제공된다. 수신기 (403) 은 FTL (403') 을 이용하여 수신 신호의 주파수를 추적하며, 적절한 신호들을 복조한다. 복조 신호는 기지국에 커플링되는 네트워크를 통하여 적절한 목적지로 송신된다.

일 실시형태에서, 도 4 에 도시된 기지국은 셀룰러 환경에서 동작한다. 또 다른 실시형태의 기지국들은 이동 무선 통신 장치에게 고정 하부구조물과 통신하도록 하는 임의의 기지국일 수 있다.

도 5 는 다양한 α값에 의한 일 실시형태의 동작에 따른 주파수 판별기의 주파수 응답의 도면을 나타낸 것이다. 좀더 자세하게는,의 도면은, Ts = 256/(3.84 ×10⁶) 초를 이용하고 잡음이 없는 것으로 가정하여 도시되어 있다.α= 0 에 대응하는 곡선은 정규의 벡터곱 판별기를 나타낸 것이다. α= 2 일 경우, 판별기 출력은 f(2πT_S△f_res) = 2πT_S△f_res에 매우 근사화시킨다는 것을 도 5 로부터 확인할 수 있으며, 이로부터 매우 효율적인 주파수-추적 루프를 가진다는 것을 확인할 수 있다. 도 5 의 각각의 곡선에 대하여,는 값 0 인 것으로 가정한다.

예시적인 실시형태의 주파수 판별기의 출력은 풀-인 범위의 절반 보다 더 큰 f_res값이다. 종래 해법의 작은 값 벡터곱 판별기의 결과는 무시된다. 본 주파수 판별기는, 초기 주파수 에러가 클 경우, 매우 신속한 수렴과 동시에 더 효율적인 풀-인 범위를 제공한다.

도 6 내지 9 는 여기서 설명한 주파수 판별기를 이용한 시뮬레이션 결과를 도시한 것이다. 각각의 시뮬레이션에서, 파일럿 심볼 누산 길이는 N = 256 칩인 것으로 가정한다. 이것은 ±7.5 kHz 의 이론적인 풀-인 범위와 같은 Ts = 256/(3.84 ×10⁶) 초를 발생시킨다.

도 6 은, 종래의 벡터곱 주파수 판별기와 여기서 설명된 주파수 판별기 등의 2 개의 상이한 주파수 판별기들의 각 주파수 판별기에 의해 생성되는 시간의 함수로서 잔류 주파수 에러, f, 의 도면을 나타낸 것이다. 초기 주파수 에러는 7.4 kHz 이며, 파일럿 SNR= -26 dB 인 것으로 가정한다.

가정된 초기 주파수 에러에 대하여, 종래의 벡터곱 판별기는 FTL 출력을 수렴하도록 한다. 한편, 본 실시형태의 주파수 판별기를 이용한 FTL 은 상대적으로 신속하게 수렴한다.

도 7 은, 파일럿 세기가= -20 dB 로 증가한 경우에 발생하는 것을 나타낸 도면이다. 본 발명의 FTL 및 종래의 FTL 은 결국 수렴하지만, 여기에 개시된 주파수 판별기는 벡터곱 판별기보다 실질적으로 더 신속하게 수렴한다.

도 8 및 9 의 도면은 각각 도 6 및 7 과 유사하다. 도 8 은, 파일럿 SNR= -26 dB 일 경우, 시간의 함수로 잔류 주파수 에러를 더 양호하게 도시한 것이다. 도 9 는, 파일럿 SNR= -20 dB 일 경우, 주파수 에러를 도시한 것이다. 도 8 및 9 모두에서, 초기 주파수 에러는 7.0 kHz 로 변경된다. 이들 도면으로부터, 본 실시형태의 주파수 판별기가 종래의 벡터곱 판별기들보다 실질적으로 얼마나 더 신속한 수렴 결과를 산출하는지를 신속하게 확인할 수 있다.

본 발명의 주파수 판별기는 특정한 공중 인터페이스의 임의의 실시형태들에 한하지 않는다. 일 구현은 광대역 코드분할 다중접속 (WCDMA) 시스템에서의 일 실시형태를 이용한다. 당업자는 본 발명이 일반적인 CDMA 시스템, cdma2000, FDMA 및 TDMA 와 같은 임의 수의 가변 공중 인터페이스들을 이용한다는 것을 용이하게 인식할 수 있다.

요컨데, 여기서 설명한 실시형태의 주파수 판별기는 주파수 추정을 요구하는 어떠한 시스템에 이용될 수 있는 상대적으로 덜 복잡한 주파수 추정기이다. 스칼라곱의 계산을 이용하여, 단독 스칼라 곱의 측정에서 또는 스칼라 곱 측정의 조합에서, 기껏해야 비교, 가산, 및 간단한 승산을 요구하는 개선된 해법을 산출한다.

상기의 모든 실시형태에서, 방법 단계들은 본 발명의 범주를 벗어나지 않는 범위 내에서 대체될 수 있다.

당업자는 다양한 기술 및 기법을 이용하여 정보 및 신호를 표현할 수 있음을 이해한다. 예를 들어, 상기의 설명 전반에 걸쳐 참조될 수도 있는 데이터, 명령, 코맨드 (commands), 정보, 신호, 비트, 심볼, 및 칩은 전압, 전류, 전자기파, 자계 또는 자성 입자, 광계 또는 광자, 또는 이들의 조합으로 나타낼 수도 있다.

또한, 당업자는 여기서 개시된 실시형태와 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들을 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합으로 구현할 수도 있음을 이해한다. 하드웨어와 소프트웨어의 이러한 대체 가능성을 분명히 설명하기 위하여, 다양한 예시적인 구성요소들, 블록들, 모듈들, 회로들 및 단계들을 주로 그들의 기능의 관점에서 상술하였다. 그러한 기능이 하드웨어로 구현될지 소프트웨어로 구현될지는 전체 시스템상에 부과된 특정한 애플리케이션 및 설계 제약조건들에 의존한다. 당업자는 설명된 기능을 각각의 특정한 애플리케이션에 대하여 다양한 방식으로 구현할 수 있지만, 그러한 구현의 결정이 본 발명의 범주를 벗어나도록 하는 것으로 해석하지는 않아야 한다.

여기서 개시된 실시형태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들은 범용 프로세서, 디지털 신호 프로세서 (DSP), 응용 주문형 집적회로 (ASIC), 필드 프로그래머블 게이트 어레이 (FPGA), 또는 기타 프로그래머블 논리 장치, 별도의 게이트 또는 트랜지스터 로직, 별도의 하드웨어 구성요소들, 또는 여기서 설명된 기능을 수행하도록 설계되는 이들의 조합으로 구현 또는 실행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 다른 방법으로, 그 프로세서는 종래의 프로세서, 콘트롤러, 마이크로콘트롤러, 또는 상태 기계일 수도 있다. 또한, 프로세서는 계산 장치들의 조합, 예를 들어, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들 또는 기타의 구성물로 구현될 수도 있다.

여기서 개시된 실시형태들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 프로세서에 의해 수행되는 하드웨어 및 소프트웨어 모듈, 또는 그 2 개의 조합으로 직접 구현될 수도 있다. 소프트웨어 모듈은 RAM 메모리, 플래쉬 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 이동형 디스크, CD-ROM, 또는 당업계에 알려진 기타 다른 형태의 저장 매체에 상주할 수 있다. 예시적인 저장 매체는 그 저장 매체로부터 정보를 판독할 수 있고 저장 매체에 정보를 기입할 수 있는 프로세서에 결합된다. 다른 방법으로는, 저장 매체는 프로세서와 일체형일 수도 있다. 프로세서 및 저장 매체는 ASIC 내에 상주할 수도 있다. ASIC 은 사용자 단말장치에 상주할 수도 있다.

다른 방법으로는, 프로세서 및 저장 매체는 별도의 구성요소들로서 사용자 단말장치에 상주할 수도 있다. 개시된 실시형태들에 대한 상기의 설명은 당업자로 하여금 본 발명을 제조 또는 이용할 수 있도록 제공된다. 이들 실시형태에 대한 다양한 변형들은 당업자에게 명백하며, 여기서 정의된 일반적인 원리들은 본 발명의 사상 또는 범주에서 벗어나지 않는 범위내에서 다른 실시형태들에 적용할 수도 있다. 따라서, 본 발명은 여기서 설명된 실시형태들에 한하는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 가장 넓은 범위에 부합시키려는 것이다.

Claims

주파수 에러에 의해 송신 주파수로부터 오프셋이 있는 수신 주파수를 특징으로 하는 수신 입력 신호의 주파수 판별을 제공하는 방법으로서,

상기 수신 입력 신호로부터 벡터곱과 스칼라곱을 식별하는 단계;

상기 벡터곱의 값을 소정의 임계값과 비교하는 단계; 및

상기 비교에 기초하여, 상기 벡터곱을 상기 스칼라곱과 상수값의 곱에 대응하는 조정량 만큼 조정하는 단계를 포함하는, 주파수 판별 방법.
제 1 항에 있어서,

상기 벡터곱을 식별하는 단계는 상기 수신 입력 신호의 일 샘플과 그 입력 신호의 이전 샘플의 복소 공액 샘플의 곱에 대한 허수부를 승산하는 단계를 포함하는, 주파수 판별 방법.
제 1 항에 있어서,

상기 소정의 임계값은 제로 (0) 인, 주파수 판별 방법.
제 1 항에 있어서,

상기 조정하는 단계는 상기 주파수 에러가 최소값으로 감소할 때까지 반복하는, 주파수 판별 방법.
제 1 항에 있어서,

상기 상수값은 실질적으로 0 내지 5 의 범위내에 있는, 주파수 판별 방법.
제 1 항에 있어서,

상기 상수값은 0 보다 큰 값인, 주파수 판별 방법.
제 2 항에 있어서,

상기 스칼라곱은 상기 입력 신호의 이전 샘플의 복소 공액 샘플과 승산된 그 입력 신호의 일 샘플의 곱에 대한 실수부에 실질적으로 대응하는, 주파수 판별 방법.
복수의 심볼들을 특징으로 하는 신호의 주파수 에러를 소정의 주파수로 수렴시키는 방법으로서,

상기 신호로부터 벡터곱과 스칼라곱을 식별하는 단계;

주파수 조정곱 (frequency adjustment product) 을 생성하기 위해, 상기 스칼라곱을 상수값과 승산하는 단계;

상기 벡터곱이 0 보다 클 경우, 상기 벡터곱을 상기 주파수 조정곱 만큼 감소시키는 단계; 및

상기 벡터곱이 0 보다 작을 경우, 상기 벡터곱을 상기 주파수 조정곱 만큼증가시키는 단계를 포함하는, 주파수 수렴 방법.
제 8 항에 있어서,

상기 벡터곱을 식별하는 단계는 imag () 를 계산하는 단계를 포함하되, 여기서, y_k는 복수의 심볼들 중 일 심볼인, 주파수 수렴 방법.
제 8 항에 있어서,

상기 스칼라곱을 식별하는 단계는 real () 를 계산하는 단계를 포함하되, 여기서, y_k는 복수의 심볼들 중 일 심볼인, 주파수 수렴 방법.
제 8 항에 있어서,

상기 벡터곱을 감소시키는 단계 및 증가시키는 단계는 상기 주파수 에러가 최소값이 될 때까지 반복하는, 주파수 수렴 방법.
제 11 항에 있어서,

상기 최소값은 대략 제로 (0) 주파수 에러인, 주파수 수렴 방법.
복수의 심볼들을 포함하는 입력 신호를 갖는 주파수 판별기 장치로서,

상기 입력 신호에 커플링되어 상기 입력 신호의 벡터곱을 생성하는 벡터곱생성기;

상기 입력 신호에 커플링되어 상기 입력 신호의 스칼라곱을 생성하는 스칼라곱 생성기;

상기 스칼라곱 생성기에 커플링되며, 상기 스칼라곱 및 상수값에 응답하여 곱을 생성하는 승산기;

상기 곱에 커플링되는 제 1 입력 및 상기 곱의 음수에 커플링되는 제 2 입력을 갖는 제 1 멀티플렉싱 디바이스로서, 상기 벡터곱에 응답하여 상기 제 1 입력 또는 상기 제 2 입력 중 하나의 입력을 출력으로 선택하는 상기 제 1 멀티플렉싱 디바이스;

상기 벡터곱 생성기 및 상기 제 1 멀티플렉싱 디바이스의 출력에 커플링되어, 상기 벡터곱 및 상기 곱의 합산 신호를 생성하는 합산기; 및

상기 벡터곱 생성기에 커플링되는 제 1 입력 및 상기 합산기에 커플링되는 제 2 입력을 가지며, 상기 스칼라곱에 응답하여 상기 벡터곱 또는 상기 합산 신호 중 하나의 입력을 출력으로 선택하는 제 2 멀티플렉싱 디바이스를 구비하는, 주파수 판별기 장치.
제 13 항에 있어서,

상기 벡터곱 생성기에 커플링되며, 제 1 임계값에 대한 상기 벡터곱의 관계에 응답하여, 상기 제 1 멀티플렉싱 디바이스의 선택 입력에 커플링되는 제 1 선택 신호를 생성하는 제 1 비교기; 및

상기 스칼라곱 생성기에 커플링되며, 상기 스칼라곱에 응답하여, 상기 제 2 멀티플렉싱 디바이스의 선택 입력에 커플링되는 제 2 선택 신호를 생성하는 제 2 비교기를 더 구비하는, 주파수 판별기 장치.
제 14 항에 있어서,

상기 제 1 임계값은 실질적으로 0 이며, 상기 제 2 임계값은 실질적으로 0 보다 작은 실수의 범위에 있는, 주파수 판별기 장치.
통신 채널을 통하여 수신되는 수신 신호를 복조하며, 상기 복조 신호의 주파수를 추정하는 주파수 판별기를 갖는 수신기를 구비하는 이동 통신 디바이스로서,

상기 주파수 판별기는,

상기 입력 신호에 커플링되어 상기 입력 신호의 벡터곱을 생성하는 벡터곱 생성기;

상기 입력 신호에 커플링되어 상기 입력 신호의 스칼라곱을 생성하는 스칼라곱 생성기;

상기 스칼라곱 생성기에 커플링되며, 상기 스칼라곱 및 상수값에 응답하여 곱을 생성하는 승산기;

상기 곱에 커플링되는 제 1 입력 및 상기 곱의 음수에 커플링되는 제 2 입력을 갖는 제 1 멀티플렉싱 디바이스로서, 상기 벡터곱에 응답하여 상기 제 1 입력 또는 상기 제 2 입력 중 하나의 입력을 출력으로 선택하는 상기 제 1 멀티플렉싱디바이스;

상기 벡터곱 생성기 및 상기 제 1 멀티플렉싱 디바이스의 출력에 커플링되어 상기 벡터곱 및 상기 곱의 합산 신호를 생성하는 합산기; 및

상기 벡터곱 생성기에 커플링되는 제 1 입력 및 상기 합산기에 커플링되는 제 2 입력을 가지며, 상기 스칼라곱에 응답하여 상기 벡터곱 또는 상기 합산 신호 중 하나의 입력을 출력으로 선택하는 제 2 멀티플렉싱 디바이스를 구비하는, 이동 통신 디바이스.
제 16 항에 있어서,

상기 복조 신호를 음성 신호로 변환하는 스피커;

출력 신호를 생성하는 마이크로폰;

이동 통신 데이터를 디스플레이하는 디스플레이; 및

상기 이동 통신 디바이스를 제어하기 위하여 상기 수신기 및 상기 디스플레이에 커플링되는 제어기를 더 구비하는, 이동 통신 디바이스.
제 16 항에 있어서,

상기 채널을 통하여 코드분할 다중접속 출력 신호를 변조하는 송신기를 더 구비하는, 이동 통신 디바이스.
제 16 항에 있어서,

상기 수신 신호는 코드분할 다중접속 신호인, 이동 통신 디바이스.
무선 통신 네트워크에 사용하기에 적합한 기지국 수신기에서, 수신 신호의 주파수를 추정하는 주파수 판별기로서,

상기 입력 신호에 커플링되어 상기 입력 신호의 벡터곱을 생성하는 벡터곱 생성기;

상기 입력 신호에 커플링되어 상기 입력 신호의 스칼라곱을 생성하는 스칼라곱 생성기;

상기 벡터곱에 커플링되어 필터링된 벡터곱을 생성하는 제 1 저역통과 필터;

상기 스칼라곱에 커플링되어 필터링된 스칼라곱을 생성하는 제 2 저역통과 필터;

상기 필터링된 스칼라곱 생성기에 커플링되며, 상기 필터링된 스칼라곱 및 상수값에 응답하여 조정 곱을 생성하는 승산기;

상기 곱에 커플링되는 제 1 입력 및 상기 조정 곱의 음수에 커플링되는 제 2 입력을 갖는 제 1 멀티플렉싱 디바이스로서, 상기 필터링된 벡터곱에 응답하여 상기 제 1 입력 또는 상기 제 2 입력 중 하나의 입력을 출력으로 선택하는 상기 제 1 멀티플렉싱 디바이스;

상기 필터링된 벡터곱 생성기 및 상기 제 1 멀티플렉싱 디바이스의 출력에 커플링되어, 상기 필터링된 벡터곱 및 상기 조정 곱의 합산 신호를 생성하는 합산기; 및

상기 제 1 저역 필터에 커플링되는 제 1 입력 및 상기 합산기에 커플링되는 제 2 입력을 가지며, 상기 필터링된 스칼라곱에 응답하여 상기 필터링된 벡터곱 또는 상기 합산 신호 중 하나의 입력을 출력으로 선택하는 제 2 멀티플렉싱 디바이스를 구비하는, 주파수 판별기.
주파수 에러를 갖는 신호 주파수를 추적하는 주파수 추적 루프로서,

상기 주파수 에러로부터 잔류 주파수 에러의 현재 추정치를 감산하여 잔류 주파수 에러를 생성하는 합산기; 및

상기 잔류 에러에 커플링되어, 상기 잔류 주파수 에러의 현재 추정치를 생성하는 주파수 판별기를 구비하되,

상기 주파수 판별기는,

상기 잔류 에러의 벡터곱을 결정하는 수단;

상기 잔류 에러에 대한 스칼라곱을 결정하는 수단;

상기 벡터곱이 소정의 임계값 보다 더 클 경우, 상기 벡터곱을 상기 입력 신호의 스칼라곱과 상수값의 곱에 대응하는 조정량 만큼 감소시키는 수단; 및

상기 벡터곱이 소정의 임계값 보다 크거나 같을 경우, 상기 벡터곱을 상기 조정량 만큼 증가시키는 수단을 구비하는, 주파수 추적 루프.
제 21 항에 있어서,

상기 주파수 판별기를 상기 합산기에 커플링하는 루프 필터를 더 구비하는,주파수 추적 루프.
복수의 심볼들을 포함하는 입력 신호를 갖는 주파수 판별기 장치로서,

상기 입력 신호에 커플링되어 상기 입력 신호의 벡터곱을 생성하는 벡터곱 생성기;

상기 입력 신호에 커플링되어 상기 입력 신호의 스칼라곱을 생성하는 스칼라곱 생성기;

상기 벡터곱에 커플링되어 필터링된 벡터곱을 생성하는 제 1 저역통과 필터;

상기 스칼라곱에 커플링되어 필터링된 스칼라곱을 생성하는 제 2 저역통과 필터;

상기 필터링된 스칼라곱 생성기에 커플링되며, 상기 필터링된 스칼라곱 및 상수값에 응답하여 조정 곱을 생성하는 승산기;

상기 곱에 커플링되는 제 1 입력 및 상기 조정 곱의 음수에 커플링되는 제 2 입력을 갖는 제 1 멀티플렉싱 디바이스로서, 상기 필터링된 벡터곱에 응답하여 상기 제 1 입력 또는 상기 제 2 입력 중 하나의 입력을 출력으로 선택하는 상기 제 1 멀티플렉싱 디바이스;

상기 필터링된 벡터곱 생성기 및 상기 제 1 멀티플렉싱 디바이스의 출력에 커플링되어, 상기 필터링된 벡터곱 및 상기 조정 곱의 합산 신호를 생성하는 합산기; 및

상기 제 1 저역 필터에 커플링되는 제 1 입력 및 상기 합산기에 커플링되는제 2 입력을 가지며, 상기 필터링된 스칼라곱에 응답하여 상기 필터링된 벡터곱 또는 상기 합산 신호 중 하나의 입력을 출력으로 선택하는 제 2 멀티플렉싱 디바이스를 구비하는, 주파수 판별기 장치.