KR20040022079A - Method for manufacturing metal insulator metal capacitor - Google Patents

Method for manufacturing metal insulator metal capacitor Download PDF

Info

Publication number
KR20040022079A
KR20040022079A KR1020020053911A KR20020053911A KR20040022079A KR 20040022079 A KR20040022079 A KR 20040022079A KR 1020020053911 A KR1020020053911 A KR 1020020053911A KR 20020053911 A KR20020053911 A KR 20020053911A KR 20040022079 A KR20040022079 A KR 20040022079A
Authority
KR
South Korea
Prior art keywords
metal
region
pattern
insulator
capacitor
Prior art date
Application number
KR1020020053911A
Other languages
Korean (ko)
Other versions
KR100607781B1 (en
Inventor
오상훈
Original Assignee
아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체 주식회사 filed Critical 아남반도체 주식회사
Priority to KR1020020053911A priority Critical patent/KR100607781B1/en
Publication of KR20040022079A publication Critical patent/KR20040022079A/en
Application granted granted Critical
Publication of KR100607781B1 publication Critical patent/KR100607781B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: A method for manufacturing an MIM(Metal Insulator Metal) capacitor is provided to be capable of preventing degradation of a lower metal line due to ununiform residues. CONSTITUTION: The first metal film(12), an insulating layer(14) and the second metal film(16) are sequentially stacked on an interlayer dielectric(10). The second metal film is entirely removed and the insulating layer is partially removed by using a photoresist pattern for defining a capacitor region. A desired pattern is formed by surrounding the defined capacitor region after the photoresist pattern is removed. The insulating layer(14) is removed using the desired pattern as a mask. An anti-reflective layer(20) is formed on the resultant structure after the desired pattern is removed. A DUV(Deep UltraViolet) pattern is formed on the resultant structure to define a lower metal line region. The anti-reflective layer and the first metal film are selectively etched using the DUV pattern as a mask.

Description

금속 절연체 금속 캐패시터 제조 방법{METHOD FOR MANUFACTURING METAL INSULATOR METAL CAPACITOR}METHOD FOR MANUFACTURING METAL INSULATOR METAL CAPACITOR

본 발명은 금속 절연체 금속(Metal Insulator Metal, 이하 MIM이라 칭함) 캐패시터(capacitor) 제조 방법에 관한 것으로, 특히, 금속 배선 위에 탑 플레이트(top plate) 형태의 MIM 구조를 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a metal insulator metal (hereinafter referred to as MIM) capacitor, and more particularly, to a method of forming a MIM structure in the form of a top plate on a metal wiring.

최근에 MIM 구조는 비아 홀(via hole)에서 형성되는 형태에서 금속 탑 플레이트 형태로 이루어지고 있다. 이는 스텝 커버리지(step coverage)로 인한 리키지(leakage) 문제에 보다 유리한 공정으로 여겨지고 있기 때문이다. 특히 디바이스(device)의 집적화가 이루어지면서 DUV를 사용하는 미세 선폭 금속 공정에서도 MIM 공정이 도입되고 있다.Recently, the MIM structure has been formed in the form of a metal top plate in the form of a via hole. This is because it is considered a more advantageous process for the problem of leakage due to step coverage. In particular, with the integration of devices, the MIM process has been introduced in the fine line width metal process using DUV.

종래의 MIM 캐패시터 제조 공정에 있어서는 단순히 식각 시간(etch time)을 조절함으로써 잔존하는 SiN을 콘트롤(control)할 수 있었다. 따라서, 웨이퍼레벨(wafer level)에서는 잔존하는 SiN을 균일하게 콘트롤할 수 없었고 잔존하는 SiN을 최소화 하는 과정에서 리키지 문제를 발생시켜 디바이스의 신뢰성을 저하시킨다.In the conventional MIM capacitor manufacturing process, it is possible to control the remaining SiN by simply adjusting the etch time. Therefore, at the wafer level, the remaining SiN may not be uniformly controlled, and a problem of leakage occurs in the process of minimizing the remaining SiN, thereby reducing the reliability of the device.

본 발명은 상술한 결점을 해결하기 위하여 안출한 것으로, MIM 캐패시터 형성 시 불균일하게 잔존하는 캐패시터 머티리얼(capacitor material)로 인해 발생하는 하부 금속 배선 형성의 어려움을 해결하는 MIM 캐패시터 제조 방법을 제공하는 데 그 목적이 있다.The present invention has been made to solve the above-described drawbacks, and provides a MIM capacitor manufacturing method that solves the difficulty of forming the lower metal wiring caused by a capacitor material (material) remaining unevenly when forming the MIM capacitor. There is a purpose.

이와 같은 목적을 달성하기 위한 본 발명은, 층간 절연막 위에 제 1 금속, 절연체, 및 제 2 금속을 차례로 적층하는 제 1 단계; 상기 제 2 금속 위의 MIM 캐패시터 영역에 포토 레지스트(Photo Resist : PR)를 형성하는 제 2 단계; 상기 포토 레지스트 영역 이외의 상기 제 2 금속 전부와 상기 절연체의 일부를 제거하는 제 3 단계; 상기 포토 레지스트를 제거하는 제 4 단계; MIM 캐패시터 영역의 표면을 감싸도록 패턴(pattern)을 형성하는 제 5 단계; 상기 MIM 캐패시터 영역의 표면을 감싼 패턴의 영역을 제외한 상기 절연체를 제거하는 제 6 단계; 상기 MIM 캐패시터 영역의 표면을 감싼 패턴을 제거하는 제 7 단계; 전표면에 반사 방지층(antireflective layer)을 증착하는 제 8 단계; 하부 금속 배선 영역의 표면에 DUV 패턴을 형성하는 제 9 단계; 및 상기 DUV 패턴 영역 이외의 상기 반사 방지층 및 상기 제 1 금속을 제거하는 제 10 단계를 포함하는 것을 특징으로 한다.The present invention for achieving the above object comprises a first step of sequentially stacking a first metal, an insulator, and a second metal on the interlayer insulating film; A second step of forming a photo resist (PR) in the MIM capacitor region on the second metal; A third step of removing all of the second metal other than the photoresist region and a part of the insulator; A fourth step of removing the photoresist; A fifth step of forming a pattern to surround the surface of the MIM capacitor region; A sixth step of removing the insulator except for the region of the pattern surrounding the surface of the MIM capacitor region; A seventh step of removing the pattern surrounding the surface of the MIM capacitor region; An eighth step of depositing an antireflective layer on the entire surface; A ninth step of forming a DUV pattern on the surface of the lower metal wiring region; And a tenth step of removing the anti-reflection layer and the first metal other than the DUV pattern region.

도 1a 내지 도 1f는 본 발명에 따른 금속 절연체 금속 캐패시터 제조 방법을 공정 단계별로 나타낸 단면도.1A to 1F are cross-sectional views illustrating a method of manufacturing a metal insulator metal capacitor according to the present invention in a step-by-step manner.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1f는 본 발명에 따른 금속 절연체 금속 캐패시터 제조 방법을 공정 단계별로 나타낸 단면도이다.1A to 1F are cross-sectional views illustrating a method of manufacturing a metal insulator metal capacitor according to the present invention.

먼저, 도 1a와 같이 층간 절연막(10) 위에 제 1 금속(12), 절연체(14), 및 제 2 금속(TiN 또는 Al)(16)을 차례로 적층한다. 제 2 금속(16) 위의 MIM 캐패시터 영역에 포토 레지스트(도면 중에 도시되지 않음)를 형성한다. 건식 식각 공정을 수행하여 포토 레지스트 영역 이외의 제 2 금속(16) 전부와 절연체(14)의 일부를 제거한다. 포토 레지스트를 제거한다.First, as illustrated in FIG. 1A, a first metal 12, an insulator 14, and a second metal (TiN or Al) 16 are sequentially stacked on the interlayer insulating layer 10. A photoresist (not shown in the figure) is formed in the MIM capacitor region on the second metal 16. A dry etching process is performed to remove all of the second metal 16 and part of the insulator 14 except the photoresist region. Remove photoresist.

도 1b와 같이 MIM 캐패시터 영역의 표면을 감싸도록 패턴을 형성한다.A pattern is formed to surround the surface of the MIM capacitor region as shown in FIG. 1B.

도 1c와 같이 MIM 캐패시터 영역의 표면을 감싼 패턴의 영역을 제외한 절연체(14)를 제거한다. MIM 캐패시터 영역의 표면을 감싼 패턴을 제거한다.As shown in FIG. 1C, the insulator 14 is removed except for the region of the pattern covering the surface of the MIM capacitor region. The pattern surrounding the surface of the MIM capacitor region is removed.

도 1d와 같이 하부 금속 배선 형성을 위해 전표면에 반사 방지층(20)을 증착한다.As shown in FIG. 1D, the anti-reflection layer 20 is deposited on the entire surface to form the lower metal lines.

도 1e와 같이 하부 금속 배선 영역의 표면에 DUV 패턴(22)을 형성한다.As shown in FIG. 1E, the DUV pattern 22 is formed on the surface of the lower metal wiring region.

도 1f와 같이 건식 식각 공정을 수행하여 DUV 패턴(22) 영역 이외의 반사 방지층(20) 및 제 1 금속(12)을 제거하여 MIM 캐패시터를 완성한다. DUV 패턴(22)을 제거한다.As shown in FIG. 1F, a dry etching process is performed to remove the anti-reflection layer 20 and the first metal 12 other than the DUV pattern 22 region, thereby completing the MIM capacitor. The DUV pattern 22 is removed.

여기서, MIM 캐패시터 영역의 제 2 금속(16)은 상부 전극으로 사용된다. MIM 캐패시터 영역의 절연체(14)는 캐패시터 머티리얼로 사용된다. 그리고 MIM 캐패시터 영역의 제 1 금속(12)은 하부 금속 배선으로 사용된다.Here, the second metal 16 of the MIM capacitor region is used as the upper electrode. The insulator 14 in the MIM capacitor region is used as the capacitor material. The first metal 12 of the MIM capacitor region is used as the lower metal wiring.

이상에서 설명한 바와 같이, 본 발명은 MIM 캐패시터 형성 시 불균일하게 잔존하는 캐패시터 머티리얼로 인해 발생하는 하부 금속 배선 형성의 어려움을 해결한다. 따라서, 다양한 두께의 캐패시터를 용이하게 구성할 수 있다.As described above, the present invention solves the difficulty of forming the lower metal wiring caused by the capacitor material remaining unevenly when forming the MIM capacitor. Therefore, capacitors of various thicknesses can be easily configured.

Claims (5)

층간 절연막 위에 제 1 금속, 절연체, 및 제 2 금속을 차례로 적층하는 제 1 단계;A first step of sequentially stacking a first metal, an insulator, and a second metal on the interlayer insulating film; 상기 제 2 금속 위의 MIM 캐패시터 영역에 포토 레지스트를 형성하는 제 2 단계;Forming a photoresist in a MIM capacitor region over said second metal; 상기 포토 레지스트 영역 이외의 상기 제 2 금속 전부와 상기 절연체의 일부를 제거하는 제 3 단계;A third step of removing all of the second metal other than the photoresist region and a part of the insulator; 상기 포토 레지스트를 제거하는 제 4 단계;A fourth step of removing the photoresist; MIM 캐패시터 영역의 표면을 감싸도록 패턴을 형성하는 제 5 단계;A fifth step of forming a pattern to surround the surface of the MIM capacitor region; 상기 MIM 캐패시터 영역의 표면을 감싼 패턴의 영역을 제외한 상기 절연체를 제거하는 제 6 단계;A sixth step of removing the insulator except for the region of the pattern surrounding the surface of the MIM capacitor region; 상기 MIM 캐패시터 영역의 표면을 감싼 패턴을 제거하는 제 7 단계;A seventh step of removing the pattern surrounding the surface of the MIM capacitor region; 전표면에 반사 방지층을 증착하는 제 8 단계;An eighth step of depositing an antireflection layer on the entire surface; 하부 금속 배선 영역의 표면에 DUV 패턴을 형성하는 제 9 단계; 및A ninth step of forming a DUV pattern on the surface of the lower metal wiring region; And 상기 DUV 패턴 영역 이외의 상기 반사 방지층 및 상기 제 1 금속을 제거하는 제 10 단계를 포함하는 금속 절연체 금속 캐패시터 제조 방법.And a tenth step of removing the anti-reflection layer and the first metal other than the DUV pattern region. 제 1 항에 있어서, 상기 제 2 금속은 TiN인 것을 특징으로 하는 금속 절연체 금속 캐패시터 제조 방법.The method of claim 1, wherein the second metal is TiN. 제 1 항에 있어서, 상기 제 2 금속은 Al인 것을 특징으로 하는 금속 절연체 금속 캐패시터 제조 방법.The method of claim 1, wherein the second metal is Al. 제 1 항에 있어서, 상기 제 3 단계는 건식 식각 공정을 수행하여 상기 포토 레지스트 영역 이외의 상기 제 2 금속 전부와 상기 절연체의 일부를 제거하는 것을 특징으로 하는 금속 절연체 금속 캐패시터 제조 방법.The method of claim 1, wherein the third step includes performing a dry etching process to remove all of the second metal other than the photoresist region and a part of the insulator. 제 1 항에 있어서, 상기 제 10 단계는 건식 식각 공정을 수행하여 상기 DUV 패턴 영역 이외의 상기 반사 방지층 및 상기 제 1 금속을 제거하는 것을 특징으로 하는 금속 절연체 금속 캐패시터 제조 방법.The method of claim 1, wherein in the tenth step, a dry etching process is performed to remove the anti-reflection layer and the first metal other than the DUV pattern region.
KR1020020053911A 2002-09-06 2002-09-06 Method for manufacturing metal insulator metal capacitor KR100607781B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020053911A KR100607781B1 (en) 2002-09-06 2002-09-06 Method for manufacturing metal insulator metal capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020053911A KR100607781B1 (en) 2002-09-06 2002-09-06 Method for manufacturing metal insulator metal capacitor

Publications (2)

Publication Number Publication Date
KR20040022079A true KR20040022079A (en) 2004-03-11
KR100607781B1 KR100607781B1 (en) 2006-08-01

Family

ID=37326023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020053911A KR100607781B1 (en) 2002-09-06 2002-09-06 Method for manufacturing metal insulator metal capacitor

Country Status (1)

Country Link
KR (1) KR100607781B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876371A (en) * 2017-01-04 2017-06-20 上海华虹宏力半导体制造有限公司 The manufacture method of MIM capacitor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800823B1 (en) * 2006-11-15 2008-02-04 동부일렉트로닉스 주식회사 Method for forming via hole of semiconductor device with mim type capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876371A (en) * 2017-01-04 2017-06-20 上海华虹宏力半导体制造有限公司 The manufacture method of MIM capacitor

Also Published As

Publication number Publication date
KR100607781B1 (en) 2006-08-01

Similar Documents

Publication Publication Date Title
KR100482029B1 (en) Method for forming mim capacitor
KR100607781B1 (en) Method for manufacturing metal insulator metal capacitor
KR20040022077A (en) Method for manufacturing metal insulator metal capacitor
KR100333726B1 (en) Method of fabricating semiconductor device
KR100607778B1 (en) Method for manufacturing metal insulator metal capacitor
KR100964116B1 (en) Method for fabricating of semiconductor device
KR100460718B1 (en) Method for manufacturing metal insulator metal capacitor
US6451706B1 (en) Attenuation of reflecting lights by surface treatment
KR100313957B1 (en) Method for fabricating of capacitor
KR100515008B1 (en) Method for fabricating complex semiconductor device
KR100399963B1 (en) Method for forming storage node electrode semiconductor device
KR100400321B1 (en) A method for forming of a semiconductor device
KR100191464B1 (en) Method of fabricating a capacitor in a semiconductor device
KR100349692B1 (en) Method for etching passivation in ferroelectric memory device
KR100460719B1 (en) Method for manufacturing metal insulator metal capacitor
KR20050002533A (en) Method for forming storage node of capacitor
KR20000074137A (en) Capacitor of semiconductor device and method for fabricating the same
KR100532981B1 (en) Etching method of semiconductor device
KR100684439B1 (en) Method of fabricating MIMMetal-Insulator-Metal capacitor
KR20040102397A (en) method for manufacturing landing plug contact in semiconductor device
KR20010044932A (en) Method for forming metal contact in semiconductor device
KR20030056793A (en) Method for forming semiconductor device
KR19980043788A (en) Cylindrical Capacitor Manufacturing Method
KR20010059529A (en) Method for manufacturing capacitor in secmiconductor device
KR20030057862A (en) Method for etching a storage node contact of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee