KR20040021480A - Soi 기판에 형성되는 에스램 디바이스 - Google Patents
Soi 기판에 형성되는 에스램 디바이스 Download PDFInfo
- Publication number
- KR20040021480A KR20040021480A KR1020020053329A KR20020053329A KR20040021480A KR 20040021480 A KR20040021480 A KR 20040021480A KR 1020020053329 A KR1020020053329 A KR 1020020053329A KR 20020053329 A KR20020053329 A KR 20020053329A KR 20040021480 A KR20040021480 A KR 20040021480A
- Authority
- KR
- South Korea
- Prior art keywords
- active region
- nmos transistor
- drain
- transistor
- pmos transistor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Abstract
Description
Claims (25)
- 제 1 및 제 2 억세스용 NMOS 트랜지스터와, 제 1 및 제 2 억세스용 NMOS 트랜지스터의 동작에 따라 선택적으로 턴온되는 제 1 및 제 2 인버터를 구성하는 제 1 및 제 2 드라이브용 NMOS 트랜지스터 및 제 1 및 제 2 부하용 PMOS 트랜지스터로 구성되는 에스램 디바이스로서,상기 각각의 트랜지스터들은 SOI 기판상의 액티브 영역에 형성되고,상기 PMOS 트랜지스터가 형성되는 액티브 영역은 상기 NMOS 트랜지스터가 형성되는 액티브 영역과 소정 각도를 이루는 방향으로 신장되는 것을 특징으로 하는 에스램 디바이스.
- 제 1 항에 있어서, 상기 소정 각도는 30° 내지 60°인 것을 특징으로 하는 에스램 디바이스.
- 제 1 항에 있어서, 상기 소정 각도는 45°인 것을 특징으로 하는 에스램 디바이스.
- 제 1 항에 있어서, 상기 액티브 영역은,상기 제 1 억세스용 NMOS 트랜지스터, 및 제 1 드라이브용 NMOS 트랜지스터 및 제 1 부하용 PMOS 트랜지스터로 구성되는 제 1 인버터가 형성되는 제 1 액티브 영역; 및상기 제 2 억세스용 NMOS 트랜지스터, 및 제 2 드라이브용 NMOS 트랜지스터 및 제 2 부하용 PMOS 트랜지스터로 구성되는 제 2 인버터가 형성되는 제 2 액티브 영역을 포함하는 것을 특징으로 하는 에스램 디바이스.
- 제 4 항에 있어서, 상기 제 1 액티브 영역에 형성되는 상기 제 1 NMOS 트랜지스터의 드레인 영역 및 상기 제 1 PMOS 트랜지스터의 드레인 영역 ,및/또는 상기 제 2 액티브 영역에 형성되는 제 2 NMOS 트랜지스터의 드레인 영역 및 상기 제 2 PMOS 트랜지스터의 드레인 영역은 각각 상기 SOI 기판의 실리콘 기판층상에 소자 분리막의 구비없이 서로 맞닿아 있는 것을 특징으로 하는 에스램 디바이스.
- 제 1 항 또는 제 5 항에 있어서, 상기 제 1 및/또는 제 2 액티브 영역에 형성되는 억세스용 NMOS 트랜지스터의 드레인(또는 소오스)과 드라이브용 NMOS 트랜지스터의 드레인 및 부하용 PMOS 트랜지스터의 드레인은 공통 콘택을 통해서 전기적으로 연결되고,상기 제 2 액티브 영역에 형성되는 억세스용 NMOS 트랜지스터의 드레인(또는 소오스)과 드라이브용 NMOS 트랜지스터의 드레인 및 부하용 PMOS 트랜지스터의 드레인은 공통 콘택을 통해서 전기적으로 연결되는 것을 특징으로 하는 에스램 디바이스.
- 반도체 기판;상기 반도체 기판상에 형성되며, 제 1 억세스용 NMOS 트랜지스터, 및 제 1 드라이브용 NMOS 트랜지스터 및 제 1 부하용 PMOS 트랜지스터로 구성되는 제 1 인버터가 형성되는 제 1 액티브 영역;상기 반도체 기판상에 형성되며, 제 2 억세스용 NMOS 트랜지스터, 및 제 2 드라이브용 NMOS 트랜지스터 및 제 2 부하용 PMOS 트랜지스터로 구성되는 제 2 인버터가 형성되는 제 2 액티브 영역을 포함하며,상기 PMOS 트랜지스터가 형성되는 각각의 액티브 영역은 각각의 NMOS 트랜지스터가 형성되는 액티브 영역에 대하여 소정 각도를 이루는 방향으로 신장되는 것을 특징으로 하는 에스램 디바이스.
- 제 7 항에 있어서, 상기 소정 각도는 30° 내지 60°인 것을 특징으로 하는 에스램 디바이스.
- 제 7 항에 있어서, 상기 소정 각도는 45°인 것을 특징으로 하는 에스램 디바이스.
- 제 7 항에 있어서, 상기 제 1 액티브 영역에 형성되는 상기 제 1 NMOS 트랜지스터의 드레인 영역 및 상기 제 1 PMOS 트랜지스터의 드레인 영역 ,및/또는 상기 제 2 액티브 영역에 형성되는 제 2 NMOS 트랜지스터의 드레인 영역 및 상기 제 2 PMOS 트랜지스터의 드레인 영역은 각각 상기 SOI 기판의 실리콘 기판층상에 소자 분리막의 구비없이 서로 맞닿아 있는 것을 특징으로 하는 에스램 디바이스.
- 제 7 항 또는 제 10 항에 있어서, 상기 제 1 및/또는 제 2 액티브 영역에 형성되는 억세스용 NMOS 트랜지스터의 드레인(또는 소오스)과 드라이브용 NMOS 트랜지스터의 드레인 및 부하용 PMOS 트랜지스터의 드레인은 공통 콘택을 통해서 전기적으로 연결되고,상기 제 2 액티브 영역에 형성되는 억세스용 NMOS 트랜지스터의 드레인(또는 소오스)과 드라이브용 NMOS 트랜지스터의 드레인 및 부하용 PMOS 트랜지스터의 드레인은 공통 콘택을 통해서 전기적으로 연결되는 것을 특징으로 하는 에스램 디바이스.
- 제 11 항에 있어서, 상기 반도체 기판은 SOI 기판인 것을 특징으로 하는 에스램 디바이스.
- 제 1 및 제 2 억세스용 NMOS 트랜지스터와, 제 1 및 제 2 억세스용 NMOS 트랜지스터의 동작에 따라 선택적으로 턴온되는 제 1 및 제 2 인버터를 구성하는 제 1 및 제 2 드라이브용 NMOS 트랜지스터 및 제 1 및 제 2 부하용 PMOS 트랜지스터로 구성되는 에스램 디바이스로서,SOI 기판;상기 SOI 기판 상에 형성되며, 제 1 억세스용 NMOS 트랜지스터, 및 제 1 드라이브용 NMOS 트랜지스터 및 제 1 부하용 PMOS 트랜지스터로 구성되는 제 1 인버터가 형성되는 제 1 액티브 영역; 및상기 SOI 기판 상에 형성되며, 상기 제 2 억세스용 NMOS 트랜지스터, 및 제 2 드라이브용 NMOS 트랜지스터 및 제 2 부하용 PMOS 트랜지스터로 구성되는 제 2 인버터가 형성되는 제 2 액티브 영역을 포함하고,상기 PMOS 트랜지스터가 형성되는 액티브 영역은 상기 NMOS 트랜지스터가 형성되는 액티브 영역과 소정의 각도를 이루는 방향으로 신장되는 것을 특징으로 하는 에스램 디바이스.
- 제 13 항에 있어서, 상기 소정 각도는 30° 내지 60°인 것을 특징으로 하는 에스램 디바이스.
- 제 13 항에 있어서, 상기 소정 각도는 45°인 것을 특징으로 하는 에스램 디바이스.
- 제 1 및 제 2 억세스용 NMOS 트랜지스터와, 제 1 및 제 2 억세스용 NMOS 트랜지스터의 동작에 따라 선택적으로 턴온되는 제 1 및 제 2 인버터를 구성하는 제 1 및 제 2 드라이브용 NMOS 트랜지스터 및 제 1 및 제 2 부하용 PMOS 트랜지스터로 구성되는 에스램 디바이스로서,SOI 기판;상기 SOI 기판 상에 형성되며, 제 1 억세스용 NMOS 트랜지스터, 및 제 1 드라이브용 NMOS 트랜지스터 및 제 1 부하용 PMOS 트랜지스터로 구성되는 제 1 인버터가 형성되는 제 1 액티브 영역; 및상기 SOI 기판 상에 형성되며, 상기 제 2 억세스용 NMOS 트랜지스터, 및 제 2 드라이브용 NMOS 트랜지스터 및 제 2 부하용 PMOS 트랜지스터로 구성되는 제 2인버터가 형성되는 제 2 액티브 영역을 포함하고,상기 PMOS 트랜지스터가 형성되는 액티브 영역은 상기 NMOS 트랜지스터가 형성되는 액티브 영역과 소정의 각도를 이루는 방향으로 신장되며,상기 제 1 및/또는 제 2 액티브 영역에 형성되는 억세스용 NMOS 트랜지스터의 드레인(또는 소오스)과 드라이브용 NMOS 트랜지스터의 드레인 및 부하용 PMOS 트랜지스터의 드레인은 공통 콘택을 통해서 전기적으로 연결되고,상기 제 2 액티브 영역에 형성되는 억세스용 NMOS 트랜지스터의 드레인(또는 소오스)과 드라이브용 NMOS 트랜지스터의 드레인 및 부하용 PMOS 트랜지스터의 드레인은 공통 콘택을 통해서 전기적으로 연결되는 것을 특징으로 하는 에스램 디바이스.
- 제 16 항에 있어서, 상기 소정 각도는 30° 내지 60°인 것을 특징으로 하는 에스램 디바이스.
- 제 16 항에 있어서, 상기 소정 각도는 45°인 것을 특징으로 하는 에스램 디바이스.
- 제 1 및 제 2 억세스용 NMOS 트랜지스터와, 제 1 및 제 2 억세스용 NMOS 트랜지스터의 동작에 따라 선택적으로 턴온되는 제 1 및 제 2 인버터를 구성하는 제 1 및 제 2 드라이브용 NMOS 트랜지스터 및 제 1 및 제 2 부하용 PMOS 트랜지스터로구성되는 에스램 디바이스로서,SOI 기판;상기 SOI 기판 상에 형성되며, 제 1 억세스용 NMOS 트랜지스터, 및 제 1 드라이브용 NMOS 트랜지스터 및 제 1 부하용 PMOS 트랜지스터로 구성되는 제 1 인버터가 형성되는 제 1 액티브 영역; 및상기 SOI 기판 상에 형성되며, 상기 제 2 억세스용 NMOS 트랜지스터, 및 제 2 드라이브용 NMOS 트랜지스터 및 제 2 부하용 PMOS 트랜지스터로 구성되는 제 2 인버터가 형성되는 제 2 액티브 영역을 포함하고,상기 PMOS 트랜지스터가 형성되는 액티브 영역은 상기 NMOS 트랜지스터가 형성되는 액티브 영역과 45°를 이루고,상기 제 1 및/또는 제 2 액티브 영역에 형성되는 억세스용 NMOS 트랜지스터의 드레인(또는 소오스)과 드라이브용 NMOS 트랜지스터의 드레인 및 부하용 PMOS 트랜지스터의 드레인은 공통 콘택을 통해서 전기적으로 연결되고,상기 제 2 액티브 영역에 형성되는 억세스용 NMOS 트랜지스터의 드레인(또는 소오스)과 드라이브용 NMOS 트랜지스터의 드레인 및 부하용 PMOS 트랜지스터의 드레인은 공통 콘택을 통해서 전기적으로 연결되는 것을 특징으로 하는 에스램 디바이스.
- 제 1 및 제 2 억세스용 NMOS 트랜지스터와, 제 1 및 제 2 억세스용 NMOS 트랜지스터의 동작에 따라 선택적으로 턴온되는 제 1 및 제 2 인버터를 구성하는 제1 및 제 2 드라이브용 NMOS 트랜지스터 및 제 1 및 제 2 부하용 PMOS 트랜지스터로 구성되는 에스램 디바이스로서,상기 각각의 트랜지스터들은 SOI 기판상의 액티브 영역에 형성되고,상기 PMOS 트랜지스터가 형성되는 액티브 영역은 상기 NMOS 트랜지스터가 형성되는 액티브 영역과 소정 각도를 이루는 방향을 향해 계단 형태로 신장되는 것을 특징으로 하는 에스램 디바이스.
- 제 20 항에 있어서, 상기 PMOS 트랜지스터가 형성되는 액티브 영역은 상기 드라이브용 NMOS 트랜지스터가 형성되는 액티브 영역과 상기 억세스용 NMOS 트랜지스터가 형성되는 액티브 영역이 만나는 모서리 주변으로 부터 신장되는 것을 특징으로 하는 에스램 디바이스.
- 제 21 항에 있어서, 상기 PMOS 트랜지스터가 형성되는 액티브 영역은 상기 드라이브용 NMOS 트랜지스터가 형성되는 액티브 영역과 실질적으로 평행한 방향으로 신장되는 것을 특징으로 하는 에스램 디바이스.
- 제 20 항에 있어서, 상기 액티브 영역,상기 제 1 억세스용 NMOS 트랜지스터, 및 제 1 드라이브용 NMOS 트랜지스터 및 제 1 부하용 PMOS 트랜지스터로 구성되는 제 1 인버터가 형성되는 제 1 액티브 영역; 및상기 제 2 억세스용 NMOS 트랜지스터, 및 제 2 드라이브용 NMOS 트랜지스터 및 제 2 부하용 PMOS 트랜지스터로 구성되는 제 2 인버터가 형성되는 제 2 액티브 영역을 포함하는 것을 특징으로 하는 에스램 디바이스.
- 제 23 항에 있어서, 상기 제 1 액티브 영역에 형성되는 상기 제 1 NMOS 트랜지스터의 드레인 영역 및 상기 제 1 PMOS 트랜지스터의 드레인 영역, 및/또는 상기 제 2 액티브 영역에 형성되는 제 2 NMOS 트랜지스터의 드레인 영역 및 상기 제 2 PMOS 트랜지스터의 드레인 영역은 각각 SOI 기판의 실리콘 기판층상에 소자 분리막의 구비없이 서로 맞닿아 있는 것을 특징으로 하는 에스램 디바이스.
- 제 20 항 또는 제 24 항에 있어서, 상기 제 1 및/또는 제 2 액티브 영역에 형성되는 억세스용 NMOS 트랜지스터의 드레인(또는 소오스)과 드라이브용 NMOS 트랜지스터의 드레인 및 부하용 PMOS 트랜지스터의 드레인은 공통 콘택을 통해서 전기적으로 연결되고,상기 제 2 액티브 영역에 형성되는 억세스용 NMOS 트랜지스터의 드레인(또는 소오스)과 드라이브용 NMOS 트랜지스터의 드레인 및 부하용 PMOS 트랜지스터의 드레인은 공통 콘택을 통해서 전기적으로 연결되는 것을 특징으로 하는 에스램 디바이스.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0053329A KR100450683B1 (ko) | 2002-09-04 | 2002-09-04 | Soi 기판에 형성되는 에스램 디바이스 |
TW092121452A TWI244753B (en) | 2002-09-04 | 2003-08-06 | SRAM formed on SOI substrate |
DE10338986A DE10338986B4 (de) | 2002-09-04 | 2003-08-20 | SRAM-Bauelement |
CNB031549535A CN100517725C (zh) | 2002-09-04 | 2003-08-25 | 形成在绝缘体上硅的衬底上的静态随机存取存储器 |
US10/649,222 US6900503B2 (en) | 2002-09-04 | 2003-08-26 | SRAM formed on SOI substrate |
JP2003311955A JP5085002B2 (ja) | 2002-09-04 | 2003-09-03 | Soi基板に形成されるsramデバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0053329A KR100450683B1 (ko) | 2002-09-04 | 2002-09-04 | Soi 기판에 형성되는 에스램 디바이스 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040021480A true KR20040021480A (ko) | 2004-03-10 |
KR100450683B1 KR100450683B1 (ko) | 2004-10-01 |
Family
ID=31885000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0053329A KR100450683B1 (ko) | 2002-09-04 | 2002-09-04 | Soi 기판에 형성되는 에스램 디바이스 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6900503B2 (ko) |
JP (1) | JP5085002B2 (ko) |
KR (1) | KR100450683B1 (ko) |
CN (1) | CN100517725C (ko) |
DE (1) | DE10338986B4 (ko) |
TW (1) | TWI244753B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100599595B1 (ko) * | 2004-05-24 | 2006-07-13 | 삼성에스디아이 주식회사 | 발광표시 장치용 반도체 소자 및 그 제조 방법 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7187036B2 (en) * | 2004-03-31 | 2007-03-06 | Taiwan Semiconductor Manufacturing Company | Connection structure for SOI devices |
ATE373876T1 (de) * | 2004-04-01 | 2007-10-15 | Soisic | Verbessertes layout einer sram-speicherzelle |
KR100658617B1 (ko) | 2004-05-24 | 2006-12-15 | 삼성에스디아이 주식회사 | 발광표시 장치용 정적램 코어 셀 |
US20050275043A1 (en) * | 2004-06-10 | 2005-12-15 | Chien-Chao Huang | Novel semiconductor device design |
US7186622B2 (en) * | 2004-07-15 | 2007-03-06 | Infineon Technologies Ag | Formation of active area using semiconductor growth process without STI integration |
US7298009B2 (en) * | 2005-02-01 | 2007-11-20 | Infineon Technologies Ag | Semiconductor method and device with mixed orientation substrate |
US8878307B2 (en) | 2005-02-24 | 2014-11-04 | Sony Corporation | Shared contacts for MOSFET devices |
US7863713B2 (en) * | 2005-12-22 | 2011-01-04 | Tohoku University | Semiconductor device |
US8530355B2 (en) | 2005-12-23 | 2013-09-10 | Infineon Technologies Ag | Mixed orientation semiconductor device and method |
US20070190795A1 (en) * | 2006-02-13 | 2007-08-16 | Haoren Zhuang | Method for fabricating a semiconductor device with a high-K dielectric |
JP2008060408A (ja) * | 2006-08-31 | 2008-03-13 | Toshiba Corp | 半導体装置 |
US7816198B2 (en) * | 2007-07-10 | 2010-10-19 | Infineon Technologies Ag | Semiconductor device and method for manufacturing the same |
KR100899739B1 (ko) * | 2007-09-27 | 2009-05-27 | 주식회사 동부하이텍 | 반도체 메모리 소자 |
JP2009147003A (ja) * | 2007-12-12 | 2009-07-02 | Toshiba Corp | 半導体記憶装置 |
US8004042B2 (en) * | 2009-03-20 | 2011-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Static random access memory (SRAM) cell and method for forming same |
US20110291193A1 (en) * | 2010-05-27 | 2011-12-01 | International Business Machines Corporation | High density butted junction cmos inverter, and making and layout of same |
CN102298956B (zh) * | 2011-06-14 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | 形成于soi衬底上的静态随机存取存储器 |
CN102723328B (zh) * | 2012-06-26 | 2016-03-09 | 上海华虹宏力半导体制造有限公司 | 掩模版、静态随机存取存储单元及存储器 |
KR102481480B1 (ko) | 2015-11-13 | 2022-12-26 | 삼성전자 주식회사 | 반도체 소자 및 그 제조 방법 |
CN108153406B (zh) * | 2016-12-02 | 2021-09-10 | 成都理想智美科技有限公司 | 一种控制hmd视角的方法及头戴显示设备 |
FR3074605B1 (fr) * | 2017-12-05 | 2020-01-17 | Stmicroelectronics (Rousset) Sas | Procede de detection d'un amincissement eventuel d'un substrat d'un circuit integre par sa face arriere, et dispositif associe |
US11031400B2 (en) * | 2018-08-10 | 2021-06-08 | Micron Technology, Inc. | Integrated memory comprising secondary access devices between digit lines and primary access devices |
WO2023249626A1 (en) * | 2022-06-22 | 2023-12-28 | Intel Corporation | Static random-access memory devices with angled transistors |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05109984A (ja) * | 1991-05-27 | 1993-04-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH0590117A (ja) * | 1991-09-27 | 1993-04-09 | Toshiba Corp | 単結晶薄膜半導体装置 |
JP3017860B2 (ja) * | 1991-10-01 | 2000-03-13 | 株式会社東芝 | 半導体基体およびその製造方法とその半導体基体を用いた半導体装置 |
JPH0897296A (ja) * | 1994-09-26 | 1996-04-12 | Sanyo Electric Co Ltd | 半導体メモリ装置及びこれに用いるコンタクト構造 |
JPH0897297A (ja) * | 1994-09-27 | 1996-04-12 | Hitachi Ltd | 半導体集積回路装置 |
JPH08288280A (ja) * | 1995-04-20 | 1996-11-01 | Mitsubishi Materials Corp | トランジスタ構造 |
JPH09270469A (ja) * | 1996-03-29 | 1997-10-14 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
JPH1145949A (ja) * | 1997-07-28 | 1999-02-16 | Mitsubishi Electric Corp | スタティック型半導体記憶装置およびその製造方法 |
JPH11297856A (ja) * | 1998-04-16 | 1999-10-29 | Mitsubishi Electric Corp | スタティック半導体記憶装置 |
JP2000031300A (ja) * | 1998-07-09 | 2000-01-28 | Fujitsu Ltd | スタティック型半導体記憶装置 |
JP4674386B2 (ja) * | 1999-02-17 | 2011-04-20 | ソニー株式会社 | 半導体記憶装置 |
KR100566311B1 (ko) * | 1999-07-30 | 2006-03-30 | 주식회사 하이닉스반도체 | 씨모스 트랜지스터를 구비하는 반도체 소자 및 그 제조 방법 |
US6245615B1 (en) * | 1999-08-31 | 2001-06-12 | Micron Technology, Inc. | Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction |
JP2002176112A (ja) * | 2000-12-08 | 2002-06-21 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JP4471504B2 (ja) * | 2001-01-16 | 2010-06-02 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
-
2002
- 2002-09-04 KR KR10-2002-0053329A patent/KR100450683B1/ko active IP Right Grant
-
2003
- 2003-08-06 TW TW092121452A patent/TWI244753B/zh not_active IP Right Cessation
- 2003-08-20 DE DE10338986A patent/DE10338986B4/de not_active Expired - Lifetime
- 2003-08-25 CN CNB031549535A patent/CN100517725C/zh not_active Expired - Lifetime
- 2003-08-26 US US10/649,222 patent/US6900503B2/en not_active Expired - Lifetime
- 2003-09-03 JP JP2003311955A patent/JP5085002B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100599595B1 (ko) * | 2004-05-24 | 2006-07-13 | 삼성에스디아이 주식회사 | 발광표시 장치용 반도체 소자 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2004104128A (ja) | 2004-04-02 |
TWI244753B (en) | 2005-12-01 |
US20040051143A1 (en) | 2004-03-18 |
DE10338986B4 (de) | 2010-08-19 |
KR100450683B1 (ko) | 2004-10-01 |
JP5085002B2 (ja) | 2012-11-28 |
CN1485926A (zh) | 2004-03-31 |
CN100517725C (zh) | 2009-07-22 |
US6900503B2 (en) | 2005-05-31 |
TW200404364A (en) | 2004-03-16 |
DE10338986A1 (de) | 2004-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100450683B1 (ko) | Soi 기판에 형성되는 에스램 디바이스 | |
US6924560B2 (en) | Compact SRAM cell with FinFET | |
US6646305B2 (en) | Grounded body SOI SRAM cell | |
US7298638B2 (en) | Operating an electronic device having a vertical gain cell that includes vertical MOS transistors | |
CN101208795B (zh) | 用于4.5f2动态随机存取存储器单元的具有接地栅极的沟槽隔离晶体管和其制造方法 | |
JP3900465B2 (ja) | Soi電界効果トランジスタ | |
US8378429B2 (en) | Selective floating body SRAM cell | |
JP2014053424A (ja) | パスゲート及びこれを備えた半導体記憶装置 | |
JPH0338755B2 (ko) | ||
US6295224B1 (en) | Circuit and method of fabricating a memory cell for a static random access memory | |
US20010038133A1 (en) | Full CMOS SRAM cell | |
KR20050032970A (ko) | 부분 에스오아이 기판에 구현된 에스램 소자 | |
KR100384782B1 (ko) | 에스램의 제조방법 | |
US20230035348A1 (en) | Semiconductor structure, memory and method for operating memory | |
US20210366913A1 (en) | Static random access memory | |
US6593630B1 (en) | Memory cell with reduced coupling between pass transistor and drive transistor bodies and method | |
JPH07161841A (ja) | 半導体記憶装置 | |
JP2525707B2 (ja) | 半導体集積回路 | |
EP1420413B1 (en) | Improved memory device | |
JP2006013328A (ja) | 半導体装置 | |
US20070152279A1 (en) | Sram device | |
KR20010004301A (ko) | 래치업 발생을 방지할 수 있는 풀 씨모스 에스램 셀 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20150831 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20190830 Year of fee payment: 16 |