KR20040015139A - 전자 부품용 연결 하우징 - Google Patents

전자 부품용 연결 하우징 Download PDF

Info

Publication number
KR20040015139A
KR20040015139A KR10-2003-7013928A KR20037013928A KR20040015139A KR 20040015139 A KR20040015139 A KR 20040015139A KR 20037013928 A KR20037013928 A KR 20037013928A KR 20040015139 A KR20040015139 A KR 20040015139A
Authority
KR
South Korea
Prior art keywords
base body
contact
housing
component
printed circuit
Prior art date
Application number
KR10-2003-7013928A
Other languages
English (en)
Inventor
디르크 스트리이벨
Original Assignee
지멘스 프로덕션 앤드 로지스틱스 시스템즈 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 프로덕션 앤드 로지스틱스 시스템즈 아게 filed Critical 지멘스 프로덕션 앤드 로지스틱스 시스템즈 아게
Publication of KR20040015139A publication Critical patent/KR20040015139A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/03—Covers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/03—Contact members characterised by the material, e.g. plating, or coating materials
    • H01R13/035—Plated dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/119—Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

본 발명은 전자 부품용 연결 하우징에 관한 것이다. 상기 연결 하우징은 기본 바디(1)를 가지며, 상기 기본 바디(1)의 상부측에는 측벽(2)이 빙 둘러서 있다. 상기 측벽(2)은 삽입될 부품(6), 그리고 상기 부품(6)과 적어도 하나의 측벽 사이에 배치된 내부 콘택(8)을 둘러싼다. 외부 콘택(4)을 형성하기 위한 중합체 융기부(3)가 하부측에 형성된다. 상부측의 내부 콘택(8)과 하부측의 외부 콘택(4)간의 연결은 미세 홀(11)에 의해 이루어지며, 상기 미세 홀(11)은 기본 바디(1)의 중간 영역에서 부품(6) 아래에 배치된다. 이러한 방식으로 하우징이 인쇄 회로 기판 상에서 적은 공간을 요구하게 됨으로써, 상기 하우징이 바람직하게는 레이저 구조화를 이용해서 경제적으로 제조될 수 있다.

Description

전자 부품용 연결 하우징{CONNECTION HOUSING FOR AN ELECTRONIC COMPONENT}
본 발명은 절연재료로 형성된 통 형태의 기본 바디를 갖는 적어도 하나의 전자부품용 연결 하우징에 관한 것이며, 상기 기본 바디가 측벽에 의해 둘러싸인 상부측에서는 부품용 접촉면을 가지고, 접촉면과 기본 바디의 에지 사이에 있는 부품의 적어도 한 측면에서는 상기 부품의 단자와의 전기적 접속을 위한 내부 콘택을 가지며, 상기 기본 바디가 하부측에서는 절연재료로 형성되고 외부 콘택을 형성하기 위해 적어도 부분적으로 콘택 금속에 의해 코팅된 융기부를 갖는다. 이러한 경우에 상기 내부 콘택은 인쇄 회로 트랙에 의해서 각각의 외부 콘택과 연결된다.
US 5 069 626 A에는 절연재료로 형성된 전기부품용 연결하우징, 바람직하게는 집적 회로가 공지되어 있으며, 상기 집적회로의 하부측에 있는 에지 영역에는 다수의 뾰족한 융기부가 빙 둘러서 배치되며, 상기 융기부는 금속 코팅에 의해 외부 콘택으로서 사용된다. 상부측의 중간 영역에는 칩이 배치되며, 상기 칩의 단자는 본드 와이어에 의해서 인쇄 회로 트랙과 접속되며, 상기 인쇄 회로 트랙은 기본 바디의 그루우브형 홈 내에서 외부 에지쪽으로 방사형으로 연장되고 상기 외부 에지에서 수직 그루우브 또는 관통홀에 의해서 외부 콘택과 연결된다. 캡(cap)에 의해서 위쪽으로 폐쇄가능한 하우징은 고유 부품과 비교해 볼 때 매우 큰 치수를 가지며, 이러한 치수는 부품, 예컨대 집적 회로가 매우 많은 단자들과 접촉되어야만할 경우에 바람직하다.
또한 EP 0 782 765에도 전기 절연 중합체로 이루어지고 사출 성형된 삼차원 기판이 이미 공지되어 있으며, 상기 기판의 하부측에는 사출 성형 공정시에 형성된 중합체 융기부가 제공된다. 이러한 기술을 PSGA(Polymer Stud Grid Array)라고 한다. 상기 중합체 융기부는 납땜가능한 단부 표면을 가지며 외부 단자를 형성하는데, 상기 외부 단자는 집적 인쇄 회로 트랙에 의해서 기판 상에 배치된 반도체 부품용 내부 단자와 연결된다. 상기 중합체 융기부는 인쇄 회로 기판으로부터 모듈을 분리시키는 탄성적인 스페이서로서 사용됨으로써 인쇄 회로 기판과 중간 지지부 간의 상이한 연장부를 보정할 수 있다. 상기 반도체 부품은 중간 지지부의 하부측에서 본드 와이어에 의해서 접촉될 수 있거나 인쇄 회로 트랙에 의해서 동일한 측면에 형성된 중합체 융기부와 연결될 수 있다. 그러나 칩이 중간 지지부의 상부측에 배치될 수도 있으며, 이때 관통 콘택 홀에 의한 하부측과 중합체 융기부와의 연결이 중요하다. 관통 접촉을 위해서는 200㎛ 이하의 직경을 갖는 미세 홀(소위 비아(via) 또는 p-비아)이 제공되며, 상기 미세 홀은 전도성 표면에 의해 코팅된다. 상기와 같은 미세 홀은 기계 드릴(drill)에 의해서는 거의 생성될 수 없기 때문에 레이저 드릴링(laser drilling)을 이용하는 공정으로 전환된다. 물론 사출 성형 공정에 의해서는 정해진 최소 두께를 가진 기본 바디만이 형성될 수 있는데, 이러한 최소 두께로 인해 종래에는 필요한 미세 홀을 만들기 위해 저가의 레이저를 사용하는 것이 불가능하였다.
또한 EP 0 645 953 A1에는 기판 제조 방법이 공지되어 있으며, 상기 방법에서는 기판은 홈을 가지며, 상기 홈 내부로 부품이 삽입됨으로써 모듈의 전체 두께가 최소화될 수 있다. 그러나 상이한 높이의 기판 간의 전기적 접속을 위한 관통홀은 기판의 전체 두께 영역 내에 놓여있으며, 부품 하부에는 사출 성형시 형성된 단지 비교적 넓은 홀이 열 방출을 위해서 제공된다.
본 발명의 목적은 상부측에 있는 내부 단자에 의해 부품을 하부측에 있는 외부 단자에 접촉시키는 것이 공간 절약적이고 저가로 제조될 수 있도록 하는, 전제부에 제시한 방식의 연결 하우징을 제공하는데 있다. 또한 하우징은 간단한 방식으로 확실히 폐쇄되고 밀봉될 수 있어야만 한다.
상기 목적은 본 발명에 따라 기본 바디가 부품용 접촉면의 영역 내에서 관통 접촉부로서 사용되는 미세 홀을 가지며, 각각의 미세 홀이 상부측에서는 인쇄 회로 트랙에 의해서 내부 콘택과 접속되고 하부측에서는 인쇄 회로 트랙에 의해서 외부 콘택과 접속됨으로써 달성된다.
본 발명에 따른 구조적 형성에 의해서, 즉 부품 옆의 상부측에는 단지 필요한 만큼의 내부 콘택이 제공되고, 하부측에 대한 관통 접촉부가 부품 하부 영역으로 이동됨으로써, 하우징의 전체 영역은 부품 자체의 전체 영역 보다 약간 더 크기 때문에 인쇄 회로 기판상에는 매우 작은 공간만 있으면 된다. 인쇄 회로 트랙은 내부 영역에서 루팅(routing)됨으로써 외부적 영향에 대해서 잘 보호되며, 이때 열적인 영향은 덜 발생한다. 그러나 특히 미세 홀을 포함하는 도체 구조물이 기본 바디의 상부측 및 하부측에 있는 도체 구조물은 레이저 구조화(laser structuring) 및 레이저 드릴링에 의해서 매우 빠른 속도로 제조될 수 있기 때문에, 저가의 제조가 가능해진다.
본 발명의 바람직한 실시예에서 비교적 적은 단자를 갖는 부품의 경우에 바람직하게는 에지 영역의 단지 한 측면에만 배치되는 내부 콘택은 콘택 금속에 의해 적어도 부분적으로 코팅된 기본 바디의 캠에 의해서 형성되는데, 이 경우에 인쇄 회로 트랙이 미세 홀에 대해서 이러한 캠의 지붕마루 형태로 경사진 측벽 위로 연장된다. 상기 방식의 인쇄 회로 기판은 이러한 경사진 측벽에 의해서 레이저 구조화에 의한 한 작업 공정에서 형성될 수 있다.
또다른 실시예에서는 기본 바디가 홈을 통하는 미세 홀의 영역 내에서 더 작은 바닥 두께를 가지며, 이 경우에 인쇄 회로 트랙은 홈의 경사진 측벽 위로 각각 연장된다. 바람직하게는 상기 홈이 기본 바디의 하부측에 제공된다. 상기 홈은 미세 홀을 밀봉시키기 위해서 추후에 밀봉 재료에 의해 채워질 수 있다. 상기 미세 홀은 감소된 벽 두께 영역 내에서 정상 두께의 기본 바디에서 보다 훨씬 더 간단하고 저가로 제조될 뿐만 아니라, 도포되는 콘택 코팅이 홀의 작은 길이 때문에 더욱 간단하고 확실하게 제조될 수 있다.
본 발명은 도면에 도시된 하기 실시예에 의해서 더 자세히 설명된다.
도 1은 부품(도시되지 않음)이 배치되어 있는, 커버를 갖는 본 발명에 따라 형성된 연결 하우징을 도시하고,
도 2는 도 1의 연결 하우징의 상부 평면도(부품없음)이며,
도 3은 도 1의 연결 하우징의 하부 평면도이고,
도 4는 도 1의 연결 하우징의 IV-IV에 따른 단면도(부품있음)이며,
도 5는 도 4의 V-V에 따른 단면도이고,
도 6은 도 4의 VI 부분을 확대한 단면도(부품없음)이다.
도면에 도시된 연결 하우징은 기본 바디(1)로 이루어지며, 상기 기본 바디(1)는 중합체 플라스틱으로 삼차원으로 사출 성형된다. 도시된 예에서 이러한 기본 바디의 상부 측면에는 측벽(2)이 빙 둘러서 있다. 상기 기본 바디의 하부측에는 동일한 재료로 만들어진 융기부(3)가 제공된다. 이러한 융기부는 적어도 그것의 단부면에서 금속 코팅 형태로 이루어진 접속 콘택(4)을 갖는다. 또한 인쇄 회로 트랙(하기에 기술됨)을 형성하기 위해서 상기 융기부의 에지 부분에는 적어도 부분적으로 금속증착이 이루어진다.
상기 기본 바디(1)의 내부에는 부품(6)(도 4 및 도 5)용 접촉면(5)이 있는데, 이때 상기 부품(6)은 예컨대 표면파 필터 또는 다른 전자부품일 수 있다. 상기 부품(6)으로 채워지지 않은 측면 부분에서 부품(5)용 접촉면(5)과 측벽(2) 사이에는 단자와 동일한 수로 이루어진 캠(7)이 각각 제공된다. 상기 캠(7)은 아래쪽으로 경사지는 적어도 하나의 측면 에지(7a)를 갖는다. 상기 캠(7)의 상부측에는 금속 코팅 형태의 내부 콘택(8)이 각각 제공된다. 상기 금속 코팅은 인쇄 회로 트랙 형태로 적어도 하나의 측면 에지(7a) 위에서 접촉면(5) 바닥으로 당겨진다. 다수의 단자를 갖는 부품을 위해서는 물론 내부 콘택을 갖는 캠이 기본 바디(1)의 다른 측면을 따라서, 즉 부품(6)과 측벽(2) 사이에 추가로 제공될 수도 있다.
상기 기본 바디(1)는 중간 영역의 하부측에 홈(9)을 가지며, 상기 홈(9)은 아래쪽으로 경사지는 측벽(9a)을 가짐으로써 기본 바디(1)의 바닥 내에 관통 접촉영역(10)을 형성하며, 상기 관통 접촉 영역의 두께(d2)는 고유의 기본 바디(1)의 두께(d1) 보다 훨씬 작다(도 6 참조). 이러한 관통 접촉 영역(10)에는 일련의 미세 홀(11)이 제공되며, 상기 미세 홀(11)의 내벽은 접촉 코팅(12)을 갖는다. 상기 접촉 코팅(12)은 하부 단부에서는 홈(9)의 경사진 측벽(9a) 위에서 인쇄 회로 트랙(13)의 형태로 연장되고 기본 바디(1)의 하부측에서는 관련 융기부(3) 또는 상기 융기부에 제공된 외부 콘택(4)쪽으로 연장된다. 상기 접촉 코팅(12)은 상부측에서는 캠(7) 위에 있는 내부 콘택(8)쪽으로 인쇄 회로 트랙(14)의 형태로 연장된다.
본 발명에 따른 연결 하우징의 제조시에는 우선 기본 바디가 사출성형에 의해서 성형되는데, 상기 기본 바디는 하부측에서는 측벽(2), 융기부(3) 및 홈(9)을 포함하고 상부측에서는 캠(7)을 포함한다. 그리고 나서 상기 홈(9) 영역 또는 관통 접촉 영역(10)에는 레이저 드릴링에 의해서 소정의 미세 홀(11)이 생성된다. 이러한 미세 홀 또는 비아(via)는 예컨대 200㎛ 또는 바람직하게는 그 이하의 직경을 갖는다. 그리고 나서 상기 미세 홀은 콘택 금속으로 코팅된다. 상기 기본 바디(1)의 상부측 및 하부측도 콘택 금속으로 코팅된다. 그리고 나서 이러한 금속층이 기본 바디의 상부측 및 하부측에서, 서로로부터 절연된 인쇄 회로 트랙(13 및 14), 캠(7) 위에 있는 내부 콘택(8) 및 융기부(3) 위에 있는 외부 콘택(4)이 릴리브(relieve)되고 서로에 대해 절연되도록 구조화된다. 이러한 구조화는 단지 레이저에 의해서만 이루어질 수 있다. 그러나 처음에 에치레지스트에 의해 금속층을 커버하고, 레이저를 이용하여 에치레지스트를 제거함으로써 인쇄 회로 구조물을 노출시킨 후 불필요한 금속 영역을 제거하도록 구성된, 공지된 방법도 가능하다.
그리고 나서 부품(6)은 기본 바디의 접촉면(5)상에 놓이게 되고 부품 단자가 본드 와이어(15)에 의해서 관련 내부 콘택(8)과 연결된다. 도 4 및 도 5에서 볼 수 있듯이 기본 바디의 측벽(2)은 삽입될 부품(6)의 측벽 보다 높다. 그 결과 상기 부품 위에서 커버(17)에 의해 폐쇄된 중공부(16)가 형성된다. 이는 예컨대 표면파 필터등과 같은 부품을 위해 중요하다. 그러나 상기 중공부(16)는 소정의 파장 전파와 같은 주어진 특성을 지닌 재료에 의해서도 채워질 수 있다. 이러한 경우에 부품 위의 원하는 높이에서 폐쇄하는 것은 추가의 커버(17)없이도 이루어질 수 있다.
하부측에서 있는 홈(9)은 마찬가지로 밀봉 재료에 의해 채워져서 밀봉될 수 있다. 이미 언급한 바와 같이 하부측에 있는 홈(9) 대신에 또는 추가로 이에 상응하는 홈이 기본 바디(1)의 상부측에 제공될 수 있다. 물론 다수의 홈이 나란히 제공됨으로써 기본 바디 내에 다수의 관통 접촉 영역이 형성될 수도 있다.
또한 도 3에서 볼 수 있듯이 이 실시예에서는 기본 바디의 한 측면에 있는 융기부(3)에만 외부 콘택(4)이 제공된다. 따라서 서로 대칭적으로 지지되고 경우에 따라서는 인쇄 회로 기판 상에 기본 바디를 고정할 수 있도록 하기 위해서, 맞은편에 놓인 융기부(3)는 단지 스페이서로서 사용된다.
물론 도시된 예에 대한 또다른 실시예 및 변형예가 실행될 수도 있다. 따라서 플립칩(flip-chip) 기술을 사용할 경우에는 부품이 단자에 의해 바로 아래쪽의 내부 콘택 위에 장착될 수 있기 때문에, 부품 옆에 공간이 있을 필요가 없다. 또한 전술한 레이저 드릴링 방법 대신에 적합한 기계적 펀칭(punching) 또는 드릴링(drilling) 방법에 의해서 미세 홀이 생성될 수도 있다.

Claims (11)

  1. 절연재료로 형성된 통 형태의 기본 바디(1)를 갖는 적어도 하나의 전자부품용 연결 하우징으로서, 상기 기본 바디(1)가 측벽(2)에 의해 둘러싸인 상부측에서는 부품(6)용 접촉면(5)을 가지고, 상기 접촉면과 기본 바디의 측벽 사이에 있는 부품(6)의 적어도 한 측면에서는 상기 부품(6)의 단자와의 전기적 접속을 위해서 내부 콘택(8)을 가지며, 상기 기본 바디(1)가 하부측에서는 절연 재료로 형성되고 외부 콘택(4)을 형성하기 위해서 적어도 부분적으로 콘택 금속으로 코팅된 융기부(3)를 가지며, 상기 내부 콘택(8)은 인쇄 회로 트랙(14)에 의해서 각각의 관련 외부 콘택(4)과 연결되도록 형성된,
    연결 하우징에 있어서,
    상기 기본 바디(1)가 상기 부품(6)용 접촉면(5)의 영역 내에서 관통 접촉부로서 사용되는 미세 홀(11)을 가지며, 상기 각각의 미세 홀(11)이 상부측에서는 상기 인쇄 회로 트랙(14)에 의해서 내부 콘택과 연결되고 하부측에서는 인쇄 회로 트랙(13)에 의해서 외부 콘택(4)과 연결되는 것을 특징으로 하는 연결 하우징.
  2. 제 1항에 있어서,
    상기 내부 콘택(8)이 금속 코팅에 의해서 상기 기본 바디(1)의 성형된 캠(7)에 의해 형성되고, 상기 인쇄 회로 트랙(14)이 미세 홀에 대해서 상기 캠(8)의 지붕마루 형태로 경사진 측벽(7a) 위로 연장되는 것을 특징으로 하는 연결 하우징.
  3. 제 1항 또는 제 2항에 있어서,
    상기 기본 바디가 상기 홈(9)을 통하는 상기 미세 홀(11)의 영역 내에서 더 작은 두께(b2)를 가지며, 상기 인쇄 회로 트랙(13)은 상기 홈의 경사진 측벽(9a) 위로 가이드되는 것을 특징으로 하는 연결 하우징.
  4. 제 3항에 있어서,
    상기 홈(9)이 상기 기본 바디(1)의 하부측에 제공되는 것을 특징으로 하는 연결 하우징.
  5. 제 3항 또는 제 4항에 있어서,
    상기 홈이 이후에 밀봉 재료에 의해 채워지는 것을 특징으로 하는 연결 하우징.
  6. 제 1항 내지 제 5항 중 어느 한 항에 따른, 부품이 장착된 연결 하우징에 있어서,
    상기 부품(6)의 단자측이 상기 기본 바디(1)의 접촉면(5) 상에서 위쪽으로 배치되고, 상기 부품(6)의 연결 부재는 본드 와이어(15)에 의해서 상기 하우징의 내부 콘택(8)과 연결되는 것을 특징으로 하는 연결 하우징.
  7. 제 6항에 있어서,
    상기 부품(6)이 표면파에 민감한 부품인 것을 특징으로 하는 연결 하우징.
  8. 제 6항 또는 제 7항에 있어서,
    상기 기본 바디의 측벽(2)이 상기 부품(6)의 높이 보다 높으며, 상기 부품(6) 위의 공간이 상기 측벽(2)의 상부 에지와 연결된 편평한 커버(17)에 의해 폐쇄되는 것을 특징으로 하는 연결 하우징.
  9. 제 6항 내지 제 8항 중 어느 한 항에 있어서,
    상기 부품 위의 커버에 의해서 중공부(16)가 형성되는 것을 특징으로 하는 연결 하우징.
  10. 제 8항에 있어서,
    상기 부품(6) 위의 공간이 미리 주어진 파장 전파를 갖는 재료에 의해 채워지는 것을 특징으로 하는 연결 하우징.
  11. 제 1항 내지 제 10항 중 어느 한 항에 있어서,
    상기 기본 바디의 하부측에는 서로 대칭적으로 맞은편에 놓인 융기부가 제공되고, 상기 융기부(3)의 단지 한 부분 만이 외부 단자(4)를 가지고 다른 융기부(3)는 스페이서로서 사용되는 것을 특징으로 하는 연결 하우징.
KR10-2003-7013928A 2001-04-25 2002-04-08 전자 부품용 연결 하우징 KR20040015139A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10120256.3 2001-04-25
DE10120256A DE10120256C1 (de) 2001-04-25 2001-04-25 Anschlußgehäuse für ein elektronisches Bauelement
PCT/DE2002/001280 WO2002089257A2 (de) 2001-04-25 2002-04-08 Anschlussgehäuse für ein elektronisches bauelement

Publications (1)

Publication Number Publication Date
KR20040015139A true KR20040015139A (ko) 2004-02-18

Family

ID=7682668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7013928A KR20040015139A (ko) 2001-04-25 2002-04-08 전자 부품용 연결 하우징

Country Status (6)

Country Link
US (1) US6953892B2 (ko)
EP (1) EP1382091A2 (ko)
JP (1) JP2004524711A (ko)
KR (1) KR20040015139A (ko)
DE (1) DE10120256C1 (ko)
WO (1) WO2002089257A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130128368A (ko) * 2010-07-12 2013-11-26 콘티넨탈 오토모티브 게엠베하 연료 펌프용 전자 회로를 위한 하우징

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10225685A1 (de) * 2002-06-10 2003-12-24 Siemens Dematic Ag Verfahren zur Erzeugung von Löchern in einem elektrischen Schaltungssubstrat
US7155821B1 (en) * 2004-06-30 2007-01-02 Emc Corporation Techniques for manufacturing a circuit board having a countersunk via
DE102015116595A1 (de) 2015-09-30 2017-03-30 Osram Opto Semiconductors Gmbh Bauelement mit einem Licht emittierenden Halbleiterchip

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5069626A (en) * 1987-07-01 1991-12-03 Western Digital Corporation Plated plastic castellated interconnect for electrical components
JP2647194B2 (ja) * 1989-04-17 1997-08-27 住友電気工業株式会社 半導体用パッケージの封止方法
US4991291A (en) * 1989-12-29 1991-02-12 Isotronics, Inc. Method for fabricating a fold-up frame
JPH059441A (ja) 1991-07-02 1993-01-19 Nitto Denko Corp プリント基板用シート状接着材
JPH0590441A (ja) * 1991-09-26 1993-04-09 Ibiden Co Ltd リードレスチツプキヤリア
EP0645953B1 (de) * 1993-09-29 1997-08-06 Siemens NV Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
ES2148564T3 (es) 1994-09-23 2000-10-16 Siemens Nv Bloque de matriz con proyecciones de polimero.
JP3576727B2 (ja) * 1996-12-10 2004-10-13 株式会社デンソー 表面実装型パッケージ
WO1998027589A1 (en) * 1996-12-19 1998-06-25 Telefonaktiebolaget Lm Ericsson (Publ) Flip-chip type connection with elastic contacts
KR100234719B1 (ko) * 1997-03-14 1999-12-15 김영환 에리어 어레이 패키지 및 그 제조방법
US6118072A (en) * 1997-12-03 2000-09-12 Teledyne Technologies Incorp. Device having a flexible circuit disposed within a conductive tube and method of making same
US6229088B1 (en) * 1998-01-09 2001-05-08 Legacy Technologies, Inc. Low profile electronic enclosure
TW420853B (en) * 1998-07-10 2001-02-01 Siemens Ag Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect
US6091022A (en) * 1998-12-17 2000-07-18 Honeywell Inc. High pressure header for a semiconductor pressure transducer
US6713676B2 (en) * 2000-11-15 2004-03-30 Texas Instruments Incorporated System and method for converting a DC input voltage to a DC output voltage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130128368A (ko) * 2010-07-12 2013-11-26 콘티넨탈 오토모티브 게엠베하 연료 펌프용 전자 회로를 위한 하우징

Also Published As

Publication number Publication date
WO2002089257A3 (de) 2003-01-03
JP2004524711A (ja) 2004-08-12
WO2002089257A2 (de) 2002-11-07
DE10120256C1 (de) 2002-11-28
US6953892B2 (en) 2005-10-11
EP1382091A2 (de) 2004-01-21
US20040132321A1 (en) 2004-07-08

Similar Documents

Publication Publication Date Title
CA2161569C (en) Circuit element mounting structure
US5929516A (en) Polymer stud grid array
JP3797992B2 (ja) 半導体装置
EP0155044A2 (en) Plastic pin grid array chip carrier
US11515657B2 (en) Electrical connector and method for manufacturing same
KR100421301B1 (ko) 마이크로파회로시스템을위한폴리머스터드그리드어레이
EP1137066A3 (en) Semiconductor device and process of production of same
TWI732568B (zh) 內埋元件的基板結構及其製造方法
US20020191382A1 (en) Surface-mount device and method for manufacturing the surface-mount device
KR100384356B1 (ko) 기판의 상부와 하부 사이에 전기적으로 전도성인 교차 접속부를 갖는 상호접속부 및 그의 제조 방법
KR100591509B1 (ko) 반도체 장치
KR20040014425A (ko) 반도체 모듈 및 상기 반도체 모듈의 제조 방법
JPH01261849A (ja) 半導体装置の製造方法
KR20040015139A (ko) 전자 부품용 연결 하우징
KR20020013920A (ko) 인쇄 회로 기판
JP2002141434A (ja) 電気または電子部品およびその部品の製造方法
US6249048B1 (en) Polymer stud grid array
KR100743020B1 (ko) 패키지용 인쇄회로기판 및 그 제조방법
KR100426044B1 (ko) 배선 납땜 접속부용 폴리머 스터드를 적어도 두 개 이상갖는 기판
US20060226531A1 (en) Power semiconductor module
US6734546B2 (en) Micro grid array semiconductor die package
US6518088B1 (en) Polymer stud grid array
KR100334373B1 (ko) 기판상의 두 배선층사이에 도전성 교차 접속부를 형성하는방법
JP5502881B2 (ja) 表面実装可能な装置
JP2006339276A (ja) 接続用基板及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid