KR20040008500A - 반도체 웨이퍼의 식각방법 - Google Patents

반도체 웨이퍼의 식각방법 Download PDF

Info

Publication number
KR20040008500A
KR20040008500A KR1020020042139A KR20020042139A KR20040008500A KR 20040008500 A KR20040008500 A KR 20040008500A KR 1020020042139 A KR1020020042139 A KR 1020020042139A KR 20020042139 A KR20020042139 A KR 20020042139A KR 20040008500 A KR20040008500 A KR 20040008500A
Authority
KR
South Korea
Prior art keywords
etching
semiconductor wafer
mask
etching mask
etch mask
Prior art date
Application number
KR1020020042139A
Other languages
English (en)
Inventor
이정훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020042139A priority Critical patent/KR20040008500A/ko
Publication of KR20040008500A publication Critical patent/KR20040008500A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체 웨이퍼의 식각 방법에 관한 것으로, 식각 마스크 아래에 베이스 레이어(Base-Layer)를 두어 식각 후 형상을 반듯하게 구현시키고 리프트 오프(Lift-Off)가 용이하게 하는 것에 관한 발명으로, 베이스 레이어(Base-Layer)상에 식각용 마스크를 적용하는 단계, 식각 공정이 끝난 후 식각용 마스크를 제거하지 않고 남겨두는 단계, 상기 식각용 마스크를 활용하여 리프트 오프(Lift-Off)시키는 단계로 구성함으로써 식각 후 형상이 식각 후 형상이 반듯하지 않게 되는 문제점을 없앨 수 있는 효과가 발생한다.

Description

반도체 웨이퍼의 식각방법{Method for etching semiconductor wafer}
본 발명은 반도체 웨이퍼의 식각방법에 관한 것으로 보다 상세하게는 반도체 레이저 다이오드를 제조하기 위한 웨이퍼의 식각 방법에 관한 것이다.
일반적으로 반도체 웨이퍼의 식각방법은 식각 마스크를 형성하는 과정에서 혹은 식각 공정시 발생되는 열에 의해 마스크 변형이 일어나 식각후 형상이 반듯하지 못하여 소자특성이 변하고 저하되는 등 불량요인이 존재해 왔다.
도1은 기존의 식각 마스크를 나타내는 도면으로 식각 마스크의 변형으로 인한 식각 형상이 반듯하게 되지 않는 형상을 보여준다.
즉, 반도체 웨이퍼(10) 상에 식각 마스크(20)를 증착하는 단계,
식각 마스크부분을 제외하고 식각하는 단계,
식각 마스크 상에 증착레이어(40)를 증착시키는 단계,
상기 식각 마스크를 리프트 오프(Lift-Off) 시키는 단계로 반도체 웨이퍼를 식각하는 공정에 관한 도면이다.
이러한 종래기술의 공정으로는 공정후 식각 마스크의 변형에 의한 식각후 형상이 반듯하지 못한 단점이 있다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 반도체 웨이퍼의 식각 공정을 적용함에 있어서 식각 공정 시 기존의 마스크 외에 마스크 하부에 베이스 레이어(Base-Layer)를 적용하여 마스크 변형과 무관하게 식각 마스크 역할을 수행하도록 하고 리프트 오프(Lift-Off)가 용이하도록 함으로써 식각 후 형상이 반듯하고 재현성 있게 구현되도록 하는데 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위한 바람직한 양태(樣態)는, 반도체 웨이퍼 표면상에 베이스 레이어(Base-Layer)를 형성하는 단계와;
상기 베이스 레이어(Base-Layer)상에 식각용 마스크를 적용하여 식각 공정을 진행하는 단계;
상기 식각용 마스크를 제거하지 않고 리프트 오프(Lift-Off)패턴으로 사용하여 리프트 오프될 물질을 증착하는 단계,
상기 제거되지 않은 식각용 마스크를 활용하여 리프트 오프 공정을 진행하는 단계로 이루어진 것을 특징으로 하는 반도체 웨이퍼 식각 공정이 제공 된다.
도 1은 일반적인 반도체 웨이퍼의 식각 방법을 나타낸 도면이다.
도 2는 본 발명에 따른 반도체 웨이퍼의 식각 방법을 나타낸 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 반도체 웨이퍼 20 : 베이스 레이어(Base-Layer)
30 : 식각 마스크 40 : 증착 레이어
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 2는 본 발명에 따른 반도체 웨이퍼 식각 공정을 나타내는 도면으로써, 피식각 물질은 반도체 웨이퍼(10)상에 베이스 레이어(20)가 증착되어 있고, 상기 베이스 레이어(20)사에 식각 마스크(30)이 증착외어 있는 식각 전 단계와;
식각 마스크(30)부분을 제외하고 식각된 식각 후 단계와;
상기 식각 마스크 (30)상에 증착레이어(40)이 증착되어 있는 단계와;
베이스 레이어(20)까지 리프트 오프(Lift-Off)시켜 완성된 반도체 웨이퍼의 식각 공정을 나타낸다.
종래의 방법과 비교하여, 식각 마스크를 제거하지 않고 리프트 오프(Lift-Off)시키므로 공정을 줄일 수 있고 소자의 신뢰성을 향상 시킬 수 있는 장점이 있다.
이상에서 상세히 설명한 바와 같이 본 발명은 반도체 레이저 다이오드를 제조하기 위한 웨이퍼의 식각 공정을 제공함에 있어서 식각 마스크를 제거하지 않고 식각 공정을 진행하므로 식각 마스크 상에 캐핑 레이어(Capping-Layer)를 적용하여 식각 마스크 변형에 무관하게 식각 마스크 효과가 유지되고, 식각 후 형상이 반듯하고 의도하지 않았던 변형을 피할 수 있으므로 공정 및 소자의 신뢰성 및 재현성 향상을 꾀할 수 있는 효과가 있다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (1)

  1. 반도체 웨이퍼 표면상에 베이스 레이어(Base-Layer)를 형성하는 제 1단계와;
    상기 베이스 레이어(Base-Layer)상에 식각용 마스크를 적용하여 식각 공정을 진행하는 제 2단계;
    상기 식각용 마스크를 제거하지 않고 리프트 오프(Lift-Off)패턴으로 사용 하여 리프트 오프될 물질을 증착하는 제 3단계,
    상기 제거되지 않은 식각용 마스크를 활용하여 리프트 오프 공정을 진행하는 제 4단계로 이루어진 것을 특징으로 하는 반도체 웨이퍼 식각 방법.
KR1020020042139A 2002-07-18 2002-07-18 반도체 웨이퍼의 식각방법 KR20040008500A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042139A KR20040008500A (ko) 2002-07-18 2002-07-18 반도체 웨이퍼의 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042139A KR20040008500A (ko) 2002-07-18 2002-07-18 반도체 웨이퍼의 식각방법

Publications (1)

Publication Number Publication Date
KR20040008500A true KR20040008500A (ko) 2004-01-31

Family

ID=37317559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042139A KR20040008500A (ko) 2002-07-18 2002-07-18 반도체 웨이퍼의 식각방법

Country Status (1)

Country Link
KR (1) KR20040008500A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014952B1 (ko) * 2009-06-29 2011-02-15 (주)쉘라인 액츄에이터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014952B1 (ko) * 2009-06-29 2011-02-15 (주)쉘라인 액츄에이터

Similar Documents

Publication Publication Date Title
KR20020050122A (ko) 반도체 디바이스 분리 방법 및 반도체 디바이스
CN109003944A (zh) 一种基板的制作方法及基板、显示装置
KR20040008500A (ko) 반도체 웨이퍼의 식각방법
KR20040008462A (ko) 반도체 웨이퍼의 식각방법
KR970030066A (ko) 전계방출소자 및 그 제조방법
KR100275335B1 (ko) 반도체 소자의 필드 산화막 형성방법
JPH05217991A (ja) シリコン基板に深い溝をエッチングするための方法
JP3065546B2 (ja) 発光ダイオードチップ
KR100840498B1 (ko) 반도체소자의 패턴 붕괴 방지 방법
KR100281636B1 (ko) 직접 식각 조정 방법에 의한 뒷면 비아-홀의제작 방법
KR20020056147A (ko) 반도체 소자의 더미패턴 형성방법
KR960013140B1 (ko) 반도체 소자의 제조 방법
KR100372690B1 (ko) 마이크로센서 구조물의 건식 식각방법
KR100519314B1 (ko) 반도체 웨이퍼 식각방법
KR940001501A (ko) 반도체 레이저 다이오드 및 제조방법
KR100200302B1 (ko) 레이저 다이오드 제조방법
TW521389B (en) Method for producing gate and line with narrow line width
KR20040059376A (ko) 경사 식각을 이용한 실리콘 국부산화 아이솔레이션 방법
KR950012902A (ko) 반도체 레이저 다이오드 및 그의 제조 방법
KR20030059466A (ko) 반도체 소자의 소자분리 방법
JPH10270551A (ja) 半導体装置の製造方法
KR20040008542A (ko) 반도체 웨이퍼의 절단 방법
KR20030003380A (ko) 폴리 ＳｉＧｅ 게이트 전극 및 그 제조 방법
KR20010061546A (ko) 강유전체 메모리 소자의 콘택식각 방법
KR19990051848A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination