KR20040004879A - 반도체 소자의 인덕터 및 그 형성방법 - Google Patents
반도체 소자의 인덕터 및 그 형성방법 Download PDFInfo
- Publication number
- KR20040004879A KR20040004879A KR1020020038954A KR20020038954A KR20040004879A KR 20040004879 A KR20040004879 A KR 20040004879A KR 1020020038954 A KR1020020038954 A KR 1020020038954A KR 20020038954 A KR20020038954 A KR 20020038954A KR 20040004879 A KR20040004879 A KR 20040004879A
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- magnetic layer
- trench
- forming
- semiconductor substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims 1
- 238000005498 polishing Methods 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 24
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체 소자의 최종 금속 배선의 디자인 룰에 제한받지 않으면서, 도전 특성을 개선할 수 있는 반도체 소자의 인덕터 및 그 형성방법을 개시한다. 개시된 본 발명의 인덕터는, 반도체 기판과, 상기 반도체 기판 내부에 매립된 자성층, 및 상기 자성층 내부에 형성되는 인덕터를 포함한다. 이때, 상기 반도체 기판은 소정 깊이의 트렌치를 가지며, 상기 트렌치내에 자성층 및 인덕터가 형성된다.
Description
본 발명은 반도체 소자의 인덕터 및 그 형성방법에 관한 것으로서, 보다 구체적으로는, 인덕터의 효율을 개선시킬 수 있는 반도체 소자의 인덕터 및 그 형성방법에 관한 것이다.
개인용 휴대 통신의 발전에 따라 RF(radio frequency) 아날로그 집적회로의 개발이 시급하다. 이에따라, 수동 소자인 인덕터가 반도체 기판내에 집적화되는 것이 요구되고 있다.
여기서, 도 1 및 도 2는 종래의 반도체 소자에 인덕터를 형성하는 방법을 설명하기 위한 도면들이다.
도 1 및 도 2에 도시된 바와 같이, 반도체 기판(10) 상부에 공지의 방식들에 의하여 회로 소자(20)를 형성한다. 여기서 회로 소자(20)는 모스 트랜지스터, 층간 절연막, 다층 금속 배선등을 포함할 수 있다. 이러한 회로 소자(20)가 형성된 반도체 기판(10) 상부에 최종 금속 배선(30) 및 인덕터(40)를 형성한다. 이때, 인덕터(40)는 도 1에 도시된 바와 같이 나선 형태를 갖도록 형성된다. 바람직하게는 회로 소자(20)가 형성된 반도체 기판 결과물 상부에 금속막을 증착한다음, 최종 금속 배선 및 인덕터의 형태로 패터닝하여, 동일 평면상에 최종 금속 배선(30)과 인덕터(40)를 형성한다. 그후, 최종 금속 배선(30) 및 인덕터(40)가 형성된 반도체 기판(10) 결과물 상부에 절연막(50) 및 보호막(60)을 형성한다.
상기한 종래의 인덕터(40)는 효율을 증대시키기 위하여, 인덕터(40)의 자체 저항을 감소시켜야 한다. 이와같이 저항을 감소시키기 위하여는, 인덕터(40)를 구성하는 금속막의 두께 및 선폭을 증대시켜야 한다.
그러나, 상기한 바와 같이 저항을 감소시키려면, 인덕터(40)를 상대적으로 두꺼운 두께로 형성하여야 하므로, 최종 금속 배선(30)이 요구하는 두께와 두께 차이가 현격히 발생되고, 최종 금속 배선(30)의 디자인 룰을 만족시키지 못하게 된다. 이로 인하여 최종 금속 배선(30)과 인덕터(40)를 동시에 형성할 수 없다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 반도체 소자의 최종 금속 배선의 디자인 룰에 제한받지 않으면서, 도전 특성을 개선할 수 있는 반도체 소자의 인덕터를 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 상기한 반도체 소자의 인덕터 형성방법을 제공하는 것이다.
도 1 및 도 2는 종래의 반도체 소자에 인덕터를 형성하는 방법을 설명하기 위한 도면들이다.
도 3a 내지 도 3e는 본 발명의 일실시예에 따른 반도체 소자의 인덕터 형성방법을 나타낸 단면도이다.
(도면의 주요 부분에 대한 부호의 설명)
100 : 반도체 기판 105 : 트렌치
110 : 제 1 자성층 125 : 인덕터
150 : 제 2 자성층 160 : 소자 분리막
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 인덕터는, 반도체 기판과, 상기 반도체 기판 내부에 매립된 자성층, 및 상기 자성층 내부에 형성되는 인덕터를 포함한다. 이때, 상기 반도체 기판은 소정 깊이의 트렌치를 가지며, 상기 트렌치내에 자성층 및 인덕터가 형성된다.
또한, 본 발명의 다른 견지에 따른 반도체 소자의 인덕터 형성방법은, 먼저, 반도체 기판의 소정 부분에 트렌치를 형성하고, 상기 트렌치 내부 표면에 제 1 자성층을 형성한다. 이어서, 상기 트렌치 저부의 제 1 자성층 상부에 소정 두께를 갖는 인덕터를 형성한다음, 상기 인덕터가 형성된 트렌치 내부를 제 2 자성층으로 매립시킨다.
이때, 상기 제 1 자성층 및 인덕터는 다음과 같이 형성된다. 먼저,상기 트렌치가 형성된 반도체 기판 상부에 제 1 자성층을 형성하고, 상기 제 1 자성층 상부에 상기 트렌치가 충분히 매립되도록 인덕터용 금속막을 증착한다. 그리고나서, 인덕터용 금속막 및 제 1 자성층을 화학적 기계적 연마하여, 상기 트렌치내에 매립시킨다음, 상기 인덕터용 금속막 상부에 인덕터 한정용 포토레지스트 패턴을 형성한다. 그후에, 상기 인덕터 한정용 포토레지스트 패턴의 형태로 상기 인덕터용 금속막을 식각하여, 인덕터를 형성하고, 상기 포토레지스트 패턴을 제거한다.
이때, 상기 포토레지스트 패턴의 형태로 상기 인덕터용 금속막을 식각하는 단계에서, 상기 인덕터가 원하는 높이를 갖도록 인덕터용 금속막을 과도 식각하는 것이 바람직하다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 첨부한 도면 도 3a 내지 도 3e는 본 발명의 일실시예에 따른 반도체 소자의 인덕터 형성방법을 나타낸 단면도이다.
먼저, 도 3a를 참조하여, 반도체 소자가 형성될 반도체 기판(100), 예를 들어, 실리콘 기판의 소정 부분에 트렌치(105)를 형성한다. 트렌치(105)는 이후 형성될 인덕터를 충분히 수용할 수 있을 정도의 폭 및 깊이를 갖는다. 이러한 트렌치(105)가 형성된 반도체 기판(100) 상부 표면에 제 1 자성층(110)을 소정 두께로 피복하고, 자성층(110) 상부에 인덕터용 금속막(120)을 트렌치(105)가 매립될 정도의 두께로 형성한다.
그 다음, 도 3b에 도시된 바와 같이, 인덕터용 금속막(120) 및 제 1 자성층(110)을 반도체 기판(100) 표면이 노출되도록 화학적 기계적 연마(chemical mechanical polishing)하여, 인덕터용 금속막(120) 및 제 1 자성층(110)을 트렌치(105)내에 매립한다. 트렌치(105)내의 인덕터용 금속막(120) 상부에 인덕터 한정용 포토레지스트 패턴(140)을 공지의 포토 리소그라피 공정으로 형성한다. 인덕터 한정용 포토레지스트패턴(140)은 그 평면 형상이 나선 형태를 가질 수 있다.
도 3c를 참조하여, 포토레지스트 패턴(140)을 마스크로 하여, 인덕터용 금속막(120)을 식각하여, 인덕터(125)를 형성한다. 인덕터(125)를 형성하기 위한 식각 공정시, 인덕터(125)가 원하는 저항값을 가질 수 있도록, 보다 구체적으로는 인덕터(125)가 원하는 저항을 가질 수 있는 높이가 되도록 과도 식각에 의하여 인덕터(125)의 높이를 조절한다. 아울러, 인덕터(125)는 나선형의 포토레지스트 패턴(140)에 의하여 식각되었으므로, 평면이 나선형을 갖는다. 공지의 방법으로 포토레지스트 패턴(140)을 제거한다.
도 3d에 도시된 바와 같이, 인덕터(125)가 형성된 반도체 기판(100) 상부에, 트렌치(105)가 충분히 매립될수 있는 두께로 제 2 자성층(150)을 형성한다음, 제 2 자성층(150)을 화학적 기계적 연마하여 트렌치(105) 내부에 잔류시킨다. 이에따라, 인덕터(125) 및 자성층(110,150)이 반도체 기판(100) 내부에 형성된다.
그후, 도 3e에 도시된 바와 같이, 인덕터(125)가 매립된 반도체 기판(100) 상부의 소정 부분에 회로 소자(200), 예를들어 모스 트랜지스터(200)를 형성한다. 이때, 인덕터(125)를 포함하는 자성층(110,120)과 회로 소자(200) 사이에는 소자분리막(160)이 공지의 방식으로 형성되어, 인덕터(125)를 포함하는 자성층(110,120)과 회로 소자(200) 사이를 전기적으로 분리한다.
이와같이, 인덕터(125)가 반도체 기판(100) 내부에 매립됨에 의하여, 최종 금속 배선의 두께등을 고려할 필요없이, 원하는 두께로 자유자재로 인덕터(125)를 형성할 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 반도체 기판의 내부의 소정 부분에 인덕터 및 인덕터를 둘러싸도록 자성층을 매립시킨다. 이에따라, 인덕터가 반도체 기판 내부에 단일로 형성됨에 따라, 다른 배선들의 두께 및 디자인룰을 고려하지 않아도 된다. 따라서, 인덕터의 두께를 저항값에 따라 자유자재로 조절할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
Claims (5)
- 반도체 기판;상기 반도체 기판 내부에 매립된 자성층; 및상기 자성층 내부에 형성되는 인덕터를 포함하는 것을 특징으로 하는 반도체 소자의 인덕터.
- 제 1 항에 있어서,상기 반도체 기판은 소정 깊이의 트렌치를 가지며,상기 트렌치내에 자성층 및 인덕터가 형성되는 것을 특징으로 하는 반도체 소자의 인덕터.
- 반도체 기판의 소정 부분에 트렌치를 형성하는 단계;상기 트렌치 내부 표면에 제 1 자성층을 형성하는 단계;상기 트렌치 저부의 제 1 자성층 상부에 소정 두께를 갖는 인덕터를 형성하는 단계; 및상기 인덕터가 형성된 트렌치 내부를 제 2 자성층으로 매립시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제 3 항에 있어서,상기 제 1 자성층을 형성하는 단계와, 상기 인덕터를 형성하는 단계는,상기 트렌치가 형성된 반도체 기판 상부에 제 1 자성층을 형성하는 단계;상기 제 1 자성층 상부에 상기 트렌치가 충분히 매립되도록 인덕터용 금속막을 증착하는 단계;상기 인덕터용 금속막 및 제 1 자성층을 화학적 기계적 연마하여, 상기 트렌치내에 매립시키는 단계;상기 인덕터용 금속막 상부에 인덕터 한정용 포토레지스트 패턴을 형성하는 단계;상기 인덕터 한정용 포토레지스트 패턴의 형태로 상기 인덕터용 금속막을 식각하여, 인덕터를 형성하는 단계; 및상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
- 제 4 항에 있어서,상기 포토레지스트 패턴의 형태로 상기 인덕터용 금속막을 식각하는 단계에서, 상기 인덕터가 원하는 높이를 갖도록 인덕터용 금속막을 과도 식각하는 것을 특징으로 하는 반도체 소자의 인덕터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020038954A KR100880794B1 (ko) | 2002-07-05 | 2002-07-05 | 반도체 소자의 인덕터 및 그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020038954A KR100880794B1 (ko) | 2002-07-05 | 2002-07-05 | 반도체 소자의 인덕터 및 그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040004879A true KR20040004879A (ko) | 2004-01-16 |
| KR100880794B1 KR100880794B1 (ko) | 2009-02-02 |
Family
ID=37315273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020038954A KR100880794B1 (ko) | 2002-07-05 | 2002-07-05 | 반도체 소자의 인덕터 및 그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100880794B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100889556B1 (ko) * | 2007-08-31 | 2009-03-23 | 주식회사 동부하이텍 | 반도체 소자의 인덕터 및 그 제조방법 |
| KR20200045942A (ko) * | 2018-10-22 | 2020-05-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 유전체 재료 내의 비아 프로파일을 튜닝하기 위한 프로세스 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044389B1 (ko) | 2004-07-23 | 2011-06-29 | 매그나칩 반도체 유한회사 | 반도체 소자의 인덕터 형성방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10303037A (ja) * | 1997-04-23 | 1998-11-13 | Fuji Electric Co Ltd | 薄膜積層型磁気誘導素子およびその製造方法 |
| KR19990053577A (ko) * | 1997-12-24 | 1999-07-15 | 조희재 | 박막 인덕터 제조방법 |
| KR100515673B1 (ko) * | 1998-07-10 | 2005-12-01 | 엘지전자 주식회사 | 인덕터및그제조방법 |
| US6180445B1 (en) * | 2000-04-24 | 2001-01-30 | Taiwan Semiconductor Manufacturing Company | Method to fabricate high Q inductor by redistribution layer when flip-chip package is employed |
| KR20010114120A (ko) * | 2000-06-21 | 2001-12-29 | 안태영 | 피씨비 인덕터 및 그를 이용한 변압기 |
| KR20020014225A (ko) * | 2000-08-17 | 2002-02-25 | 박종섭 | 미세 인덕터와 중첩되는 트렌치 내에 절연막을 구비하는집적 소자 및 그 제조 방법 |
| KR20020051406A (ko) * | 2000-12-22 | 2002-06-29 | 박종섭 | 인덕터 소자의 제조 방법 |
-
2002
- 2002-07-05 KR KR1020020038954A patent/KR100880794B1/ko active IP Right Grant
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100889556B1 (ko) * | 2007-08-31 | 2009-03-23 | 주식회사 동부하이텍 | 반도체 소자의 인덕터 및 그 제조방법 |
| KR20200045942A (ko) * | 2018-10-22 | 2020-05-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 유전체 재료 내의 비아 프로파일을 튜닝하기 위한 프로세스 |
| US10910466B2 (en) | 2018-10-22 | 2021-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process for tuning via profile in dielectric material |
| US11532692B2 (en) | 2018-10-22 | 2022-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for tuning via profile in dielectric material |
| DE102019113646B4 (de) | 2018-10-22 | 2024-02-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Verfahren zum Bilden einer integrierten Schaltungsstruktur |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100880794B1 (ko) | 2009-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100279753B1 (ko) | 반도체 집적회로 제조공정을 이용한 인덕터 제조방법 | |
| US6093599A (en) | Method of manufacturing inductor device on a silicon substrate thereof | |
| KR100723077B1 (ko) | 도파관 구조물 및 그 제조 방법 | |
| US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
| KR100889556B1 (ko) | 반도체 소자의 인덕터 및 그 제조방법 | |
| CN1294639C (zh) | 浅槽与深槽隔离结构的制造方法 | |
| US7338853B2 (en) | High power radio frequency integrated circuit capable of impeding parasitic current loss | |
| US6413847B1 (en) | Method of forming dummy metal pattern | |
| KR100880794B1 (ko) | 반도체 소자의 인덕터 및 그 형성방법 | |
| US6518141B2 (en) | Method for manufacturing a radio frequency integrated circuit on epitaxial silicon | |
| JPH1154705A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100948297B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100816247B1 (ko) | Ｍｉｍ 캐패시터 및 그 제조방법 | |
| KR101044389B1 (ko) | 반도체 소자의 인덕터 형성방법 | |
| KR100842475B1 (ko) | 반도체 소자의 스파이럴 인덕터의 형성 방법 | |
| JP2001339048A (ja) | 半導体装置およびその製造方法 | |
| KR20040069809A (ko) | 박막 커패시터 제조 방법 | |
| KR20090069543A (ko) | Ｍｉｍ 커패시터 및 ｍｉｍ 커패시터 제조 방법 | |
| KR101167196B1 (ko) | 반도체 장차 및 그 제조 방법 | |
| KR100575062B1 (ko) | 반도체소자 및 그 형성방법 | |
| KR100521453B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| KR100800934B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100678008B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100533381B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR100434699B1 (ko) | 반도체 소자의 유도체 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20181218 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20191217 Year of fee payment: 12 |