KR20040004001A - 셀프얼라인 로칼 이온주입을 이용한 모스 트랜지스터의제조방법 - Google Patents
셀프얼라인 로칼 이온주입을 이용한 모스 트랜지스터의제조방법 Download PDFInfo
- Publication number
- KR20040004001A KR20040004001A KR1020020039038A KR20020039038A KR20040004001A KR 20040004001 A KR20040004001 A KR 20040004001A KR 1020020039038 A KR1020020039038 A KR 1020020039038A KR 20020039038 A KR20020039038 A KR 20020039038A KR 20040004001 A KR20040004001 A KR 20040004001A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- ion implantation
- concentration source
- region
- Prior art date
Links
- 238000005468 ion implantation Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 13
- 230000002265 prevention Effects 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 125000001475 halogen functional group Chemical group 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 셀프얼라인 로칼이온주입공정을 이용한 모스 트랜지스터의 제조방법에 관한 것이다.
본 발명의 모스 트랜지스터의 제조방법은 게이트가 형성될 부분의 기판을 노출시키는 개구부를 구비한 마스크물질을 기판상에 형성하는 단계와; 상기 개구부의 측벽에 스페이서를 형성하는 단계와; 상기 노출된 기판으로 문턱전압조절 및 펀치스루방지용 불순물을 이온주입하여 문턱전압조절용 이온주입영역과 펀치스루방지용 이온주입영역을 기판에 형성하는 단계와; 상기 스페이서를 제거하는 단계와; 상기 개구부내에 게이트 절연막을 구비한 게이트를 형성하는 단계와; 상기 마스크물질을 제거하는 단계와; 게이트양측의 기판에 저농도 소오스/드레인 영역을 형성하는 단계와; 상기 게이트의 측벽에 스페이서를 형성하는 단계와; 상기 저농도 소오스/드레인 영역과 접하는 고농도 소오스/드레인 영역을 형성하는 단계를 포함한다.
본 발명은 문턱전압조절 및 펀치스루방지용 이온주입공정을 셀프얼라인방식으로 수행함으로써, 후속공정에서의 LDD 영역과의 오버랩발생을 방지하고, 접합용량을 방지할 수 있는 이점이 있다.
Description
본 발명은 모스 트랜지스터에 관한 것으로서, 문턱전압조절 및 펀치스루 방지를 위한 불순물을 셀프얼라인방식으로 이온주입하여 소자의 특성을 개선할 수 있는 모스 트랜지스터의 제조방법에 관한 것이다.
반도체소자의 고집적화에 따라 모스 트랜지스터의 크기가 축소되고, 이에 따라 동작전압에 대한 게이트길이의 축소가 급속하게 이루어지고 있다. 이러한 게이트 길이의 축소로 인하여 숏채널효과(short effect)가 발생하게 되고, 이를 해결하기 위하여 채널영역에 트랜지스터의 문턱전압을 조절하기 위한 이온주입을 실시하였다. 그러나, 문턱전압을 조절하기 위한 이온주입에 의해 채널영역의 농도가 증가하여 트랜지스터의 브레이크다운 전압(breakdown voltage) 마진이 감소하고 접합용량이 증가하는 문제점이 있었다.
게이트 길이의 축소에 따른 모스 트랜지스터의 브레이크다운 전압의 마진감소를 방지하기 위하여 할로이온주입(halo ion implantation)이나 로칼채널이온주입(local channel ion implantation) 등이 실시되었다.
그러나, 할로이온주입은 서로 이웃하는 게이트간 간격(gate-to-gate sapce)이 작아짐에 따라 할로이온주입을 진행하기 위한 틸트마진이 작아져서 딥서브미크론공정에 적용하기 힘든 문제점이 있었다.
또한, 로칼채널이온주입은 게이트와 채널영역에 이온주입된 영역과의 미스얼라인이 발생하기 때문에 서브 미크론 소자에서 LDD 구조를 형성하기 위한 저농도 소오스/드레인 영역과 오버랩되는 문제점이 있었다.
본 발명의 목적은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 셀프얼라인방식으로 문턱전압조절 및 펀치스루방지용 불순물을 국부적으로 채널영역에 이온주입하여 줌으로써, LDD영역과의 오버랩을 방지하고 접합용량을 감소시킬 수 있는 모스 트랜지스터의 제조방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 모스 트랜지스터의 제조방법을 설명하기 위한 공정단면도,
*도면의 주요부분에 대한 부호의 설명*
100 : 반도체 기판105 : p웰
110 : 소자분리막120 : 패드 산화막
125 : 마스크물질135, 175 : 스페이서
140 : 문턱전압조절용 이온주입영역
145 : 펀치스루방지용 이온주입영역
150 : 게이트산화막155 : 게이트
160, 165: 저농도 및 고농도 소오스/드레인 영역
180 : 실리사이드층
이와 같은 목적을 달성하기 위한 본 발명은 게이트가 형성될 부분의기판을 노출시키는 개구부를 구비한 마스크물질을 기판상에 형성하는 단계와; 상기 개구부의 측벽에 스페이서를 형성하는 단계와; 상기 노출된 기판으로 문턱전압조절 및 펀치스루방지용 불순물을 이온주입하여 문턱전압조절용 이온주입영역과 펀치스루방지용 이온주입영역을 기판에 형성하는 단계와; 상기 스페이서를 제거하는 단계와; 상기 개구부내에 게이트 절연막을 구비한 게이트를 형성하는 단계와; 상기 마스크물질을 제거하는 단계와; 게이트양측의 기판에 저농도 소오스/드레인 영역을 형성하는 단계와; 상기 게이트의 측벽에 스페이서를 형성하는 단계와; 상기 저농도 소오스/드레인 영역과 접하는 고농도 소오스/드레인 영역을 형성하는 단계를 포함하는 모스 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.
본 발명의 실시예에서는, 상기 문턱전압조절 및 펀치스루방지용 이온주입영역은 상기 스페이서와 마스크물질을 이용하여 셀프얼라인방식으로 형성되며, 상기 게이트는 상기 개구부가 채워지도록 폴리실리콘막을 증착한 다음 CMP 하여 다마신 게이트로 형성되는 것을 특징으로 한다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예를 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 셀프얼라인방식을 이용하여 문턱전압조절 및 펀치스루방지용 불순물을 이온주입하여 모스 트랜지스터를 제조하는 방법을 설명하기 위한 공정단면도이다.
도1a를 참조하면, 통상적인 STI(shallow trench isolation) 공정을 이용하여 반도체 기판(100)에 STI 소자분리막(110)을 형성하고, 통상적인 웰형성공정으로 p웰(105)을 형성한다.
이이서, 기판(100)상에 패드산화막(120)과 질화막과 같은 마스크물질(125)을 증착하고, 게이트가 형성될 부위의 마스크물질(125)과 패드산화막(120)을 식각하여 개구부(130)를 형성한다.
도 1b를 참조하면, 기판전면에 산화막을 증착한 다음 이방성식각하여 상기 개구부(130)의 측벽에 산화막으로 된 스페이서(135)를 형성한다. 이어서, 상기 스페이서(135)와 마스크물질(125)을 마스크로 하여 셀프얼라인방식으로 문턱전압을 조절하기 위한 이온주입공정과 펀치스루(punchthrough)를 방지하기 위한 이온주입공정을 실시하여 p웰(105)에 문턱전압조절용 이온주입영역(140)과 펀치스루방지용 이온주입영역(145)을 형성한다.
도 1c를 참조하면, 상기 개구부(130)내의 스페이서(135)를 제거한 다음 다마신 게이트(155)를 형성한다. 즉, 게이트산화막(150)을 상기 개구부(130)내의 실리콘 기판(100)상에 성장시키고, 상기 개구부(130)가 채워지도록 폴리실리콘막을 증착한 다음, 상기 폴리실리콘막을 화학 기계적 연마(CMP)하여 평탄화시킨다. 이로써, 다마신 게이트(155)가 형성된다.
본 발명의 실시예에서는, 게이트가 형성될 부분에 개구부(130)를 형성하여 셀프얼라인 방식으로 문턱전압조절용 이온주입영역(140)과 펀치스루방지용 이온주입영역(145)을 형성하여 준 다음 상기 개구부(130)에 다마신 게이트(155)를 형성하여 줌으로써, 게이트(155)와 이온주입영역(140), (145)간의 미스얼라인 문제는 발생하지 않게 된다. 그러므로, 본 발명의 모스 트랜지스터를 디램소자의 셀트랜지스터에 적용하게 되면 다이나믹 리프레쉬특성의 저하없이 스태틱 리프래쉬특성을 개선할 수 있는 이점이 있다.
도 1d를 참조하면, 상기 마스크물질(125)을 제거한 다음, 상기 게이트(155)를 마스크로 이용하여 n-형 불순물을 이온주입하여 게이트(155) 양측의 p웰(105)에 저농도 소오스/드레인 영역(160)을 형성한다.
도 1e를 참조하면, 기판전면에 산화막 또는 질화막과 같은 절연막(170)을 기판전면에 증착한 다음 상기 절연막(170)과 패드산화막(120)을 이방성식각하여 게이트(155)의 양측에 게이트 스페이서(175)를 형성한다.
이어서, 상기 게이트(155)과 게이트 스페이서(175)를 이용하여 n+형 불순물을 이온주입하여 상기 저농도 소오스/드레인 영역(160)과 접하도록 고농도 소오스/드레인 영역(165)을 p웰(105)에 형성한다. 이때, 상기 고농도 소오스/드레인 영역(165)을 형성하기 위한 불순물주입공정시 게이트(155)로 n+형 불순물이 주입되므로, 상기 게이트(155)는 n+형 폴리실리콘막으로 형성되어진다.
도 1f를 참조하면, 기판전면에 실리사이드가 가능한 금속막, 예를 들면 Co, Ni, Ti 등과 같은 금속막을 증착한 다음 실리사이드공정을 수행하면, 상기게이트(155)상에 실리사이드층(180)이 형성되고, 상기 고농도 소오스/드레인 영역(165)의 표면에 실리사이드층(180)이 형성된다. 따라서, 본 발명의 실시예에 따른 모스 트랜지스터가 얻어진다.
본 발명의 실시예에서는, n형 모스트랜지스터를 제조하는 방법에 관하여 설명하였으나, p형 모스트랜지스터를 제조하는 방법에도 적용가능하다. p형 모스 트랜지스터를 제조하는 경우에는, n형웰을 형성하고, LDD 구조의 소오스/드레인 영역을 형성하기 위하여 p-형 및 p+형 불순물을 이온주입하게 된다.
상기한 바와같은 본 발명의 모스 트랜지스터의 제조방법에 따르면, 문턱전압조절 및 펀치스루방지용 이온주입공정을 셀프얼라인방식으로 수행하여 줌으로써, 미스얼라인에 의한 저농도 소오스/드레인 영역과 이온주입영역간의 오버랩 발생을 방지하고, 접합용량을 감소시킬 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (4)
- 게이트가 형성될 부분의 기판을 노출시키는 개구부를 구비한 마스크물질을 기판상에 형성하는 단계와;상기 개구부의 측벽에 스페이서를 형성하는 단계와;상기 노출된 기판으로 문턱전압조절 및 펀치스루방지용 불순물을 이온주입하여 문턱전압조절용 이온주입영역과 펀치스루방지용 이온주입영역을 기판에 형성하는 단계와;상기 스페이서를 제거하는 단계와;상기 개구부내에 게이트 절연막을 구비한 게이트를 형성하는 단계와;상기 마스크물질을 제거하는 단계와;게이트양측의 기판에 저농도 소오스/드레인 영역을 형성하는 단계와;상기 게이트의 측벽에 스페이서를 형성하는 단계와;상기 저농도 소오스/드레인 영역과 접하는 고농도 소오스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 문턱전압조절 및 펀치스루방지용 이온주입영역은 상기 스페이서와 마스크물질을 이용하여 셀프얼라인방식으로 형성되는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 게이트는 상기 개구부가 채워지도록 폴리실리콘막을 증착한 다음 CMP 하여 다마신 게이트로 형성하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 고농도 소오스/드레인 영역을 형성하는 단계후에 상기 게이트와 고농도 소오스/드레인 영역에 실리사이드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020039038A KR20040004001A (ko) | 2002-07-05 | 2002-07-05 | 셀프얼라인 로칼 이온주입을 이용한 모스 트랜지스터의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020039038A KR20040004001A (ko) | 2002-07-05 | 2002-07-05 | 셀프얼라인 로칼 이온주입을 이용한 모스 트랜지스터의제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040004001A true KR20040004001A (ko) | 2004-01-13 |
Family
ID=37314958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020039038A KR20040004001A (ko) | 2002-07-05 | 2002-07-05 | 셀프얼라인 로칼 이온주입을 이용한 모스 트랜지스터의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040004001A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100802272B1 (ko) * | 2005-01-03 | 2008-02-11 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성 방법 |
| KR100967485B1 (ko) * | 2008-03-13 | 2010-07-07 | 주식회사 동부하이텍 | 반도체 소자 및 반도체 소자의 제조 방법 |
-
2002
- 2002-07-05 KR KR1020020039038A patent/KR20040004001A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100802272B1 (ko) * | 2005-01-03 | 2008-02-11 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성 방법 |
| KR100967485B1 (ko) * | 2008-03-13 | 2010-07-07 | 주식회사 동부하이텍 | 반도체 소자 및 반도체 소자의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4907048A (en) | Double implanted LDD transistor self-aligned with gate | |
| KR100568854B1 (ko) | 반도체 메모리에서의 리세스 채널을 갖는 트랜지스터 형성방법 | |
| US5937297A (en) | Method for making sub-quarter-micron MOSFET | |
| KR19980029024A (ko) | 모스펫 및 그 제조방법 | |
| KR100668856B1 (ko) | 반도체 소자의 제조방법 | |
| US5903029A (en) | Insulated-gate field-effect transistor and method for producing the same | |
| US20060138567A1 (en) | Semiconductor device and fabricating method thereof | |
| US7008835B2 (en) | Method of manufacturing a semiconductor device having a gate structure with low parasitic capacitance | |
| US7151032B2 (en) | Methods of fabricating semiconductor devices | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| US6380021B1 (en) | Ultra-shallow junction formation by novel process sequence for PMOSFET | |
| US20040004259A1 (en) | Scaled mosfet device and its fabricating method | |
| US10418461B2 (en) | Semiconductor structure with barrier layers | |
| US20080160710A1 (en) | Method of fabricating mosfet device | |
| KR20040004001A (ko) | 셀프얼라인 로칼 이온주입을 이용한 모스 트랜지스터의제조방법 | |
| JPH10200097A (ja) | 半導体装置およびその製造方法 | |
| KR100349367B1 (ko) | 반도체 소자의 제조방법 | |
| KR100519507B1 (ko) | 반도체 소자의 제조방법 | |
| KR100601917B1 (ko) | 씨모스 트랜지스터 제조 방법 | |
| US7160783B2 (en) | MOS transistor and method of manufacturing the same | |
| KR100587632B1 (ko) | 비대칭 소스/드레인을 갖는 메모리셀트랜지스터 및 그의제조방법 | |
| KR19980029591A (ko) | 듀얼 게이트 씨모오스 트랜지스터의 제조방법 | |
| JP4228416B2 (ja) | 半導体装置の製造方法 | |
| KR20010054163A (ko) | 모스팻(ｍｏｓｆｅｔ) 제조방법 | |
| KR20040058666A (ko) | 모스트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |