KR20040002751A - 자기 저항 효과 소자 및 자기 메모리 장치 - Google Patents

자기 저항 효과 소자 및 자기 메모리 장치 Download PDF

Info

Publication number
KR20040002751A
KR20040002751A KR1020030042044A KR20030042044A KR20040002751A KR 20040002751 A KR20040002751 A KR 20040002751A KR 1020030042044 A KR1020030042044 A KR 1020030042044A KR 20030042044 A KR20030042044 A KR 20030042044A KR 20040002751 A KR20040002751 A KR 20040002751A
Authority
KR
South Korea
Prior art keywords
layer
free layer
magnetization free
ferromagnetic material
magnetoresistive element
Prior art date
Application number
KR1020030042044A
Other languages
English (en)
Other versions
KR100991674B1 (ko
Inventor
히고유타카
호소미마사노리
오바가주히로
소네다케유키
베소가주히로
야마모토데추야
미주구치데추야
가노히로시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040002751A publication Critical patent/KR20040002751A/ko
Application granted granted Critical
Publication of KR100991674B1 publication Critical patent/KR100991674B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

자기 저항 효과 소자(1)는 한 쌍의 강자성 재료층들(자화 고정층(5) 및 자화 자유층(7))이 중간층(6)을 통해 서로 대향 배치되어, 상기 층 표면에 수직인 방향으로 전류를 흐르게 함으로써 자기 저항 변화를 얻는 구성을 가지며, 상기 자화 자유층(7)은 FeCoB 또는 FeCoNiB를 포함하는 강자성 재료로 구성되고, 상기 자화 자유층(7)은 2 nm 내지 8 nm 범위의 막 두께를 갖는다. 자기 메모리 장치는 상기 자기 저항 효과 소자(1)와 상기 자기 저항 효과 소자(1)를 두께 방향에서 샌드위치하는 워드 라인들 및 비트 라인들을 포함한다. 양호한 자기 특성을 갖는 자기 저항 효과 소자와, 상기 자기 저항 효과 소자를 포함하고 우수한 기록/판독 특성을 얻을 수 있는 자기 메모리 장치가 제공된다.

Description

자기 저항 효과 소자 및 자기 메모리 장치{Magnetoresistive effect element and magnetic memory device}
본 발명은 전류를 층 표면에 수직인 방향으로 흐르게 함으로써 자기 저항 변화를 얻는 구성을 갖는 자기 저항 효과 소자와 이러한 자기 저항 효과 소자를 포함하는 자기 메모리 장치에 관한 것이다.
정보 통신 장치, 특히, 휴대용 단말 장치(예컨대, 개인용 디지털 어시스턴트)와 같은 개인용 소형 정보 통신 장치가 광범위하게 보급됨에 따라, 이들 정보통신 장치 또는 휴대용 단말 장치를 구성하는 메모리와 논리 장치와 같은 장치에는 고집적화, 고속화, 저전력화와 같은 고성능의 실현이 요청된다. 특히, 비휘발성 메모리를 고밀도화 및 대용량화할 수 있게 하는 기술은, 하드 디스크 장치 및 광 디스크 장치가 갖고 있는 그 가동 부분(예컨대, 헤드 탐색 메카니즘 및 헤드 회전 메카니즘)으로 인하여 본질적으로 하드 디스크 장치 및 광 디스크 장치를 소형화하는 것이 어렵기 때문에, 하드 디스크 장치 및 광 디스크 장치를 비휘발성 메모리로 대체하기 위한 보완적인 기술로서 더욱더 중요해지고 있다.
비휘발성 메모리로는 반도체를 사용하는 플래쉬 메모리, 강유전체를 사용하는 FRAM(ferro electric random-access memory) 등이 공지되어 있다.
하지만, 플래쉬 메모리는 그 정보 기록 속도가 마이크로초 정도로 늦다는 결점을 갖고 있다. 한편, FRAM은 재기록의 가능 횟수가 많지 않다는 점이 지적되고 있다.
"Wang 등의 IEEE Trans. Magn. 33 (1997), 4498" 에 기재된 소위 MRAM(magnetic random-access memory) 장치라 불리는 자기 메모리 장치는 상기한 결점들을 극복할 수 있는 비휘발성 메모리로서 주목받고 있다. 이러한 MRAM 은 간단한 구조이므로 고집적화가 용이하고, MRAM 은 자기 모멘트의 회전에 의해 기록할 수 있으므로 재기록 가능 횟수가 많게 될 수 있다. 또한, MRAM 은 초고속의 액세스 시간을 갖는 것으로 예견되며, 이미 MRAM 은 나노초 정도의 속도로 동작될 수 있는 것으로 확인되었다.
이러한 MRAM에 사용되는 자기 저항 효과 소자와 특히 강자성체 터널접합(MTJ:magnetic tunnel junction)은 기본적으로 강자성 재료층, 터널 장벽층 및 강자성 재료층의 적층 구조로 이루어진다. 이러한 소자에 있어서, 일정 전류가 강자성 재료층들을 통해 흐르게 되는 상태하에서 외부 자계(magnetic field)가 강자성 재료층들에 인가되는 경우, 두 강자성 재료층들의 자화의 상대적 각도에 응답하여 자기 저항 효과가 나타나게 된다. 두 강자성 재료층들의 자화 방향들이 반-평행(anti-parallel)하게 될 때, 저항값은 최대가 된다. 두 강자성 재료층들의 자화 방향들이 서로간에 평행하게 될 때, 저항값은 최소가 된다. 메모리 소자의 기능은 반-평행 및 평행 상태들이 외부 자계의 공급에 의해 생성될 때 얻어질 수 있게 된다.
특히, 스핀-밸브형 TMR 소자에 있어서, 하나의 강자성 재료층이 인접하는 반강자성(antiferromagnetic) 물질층과 반강자성 방식으로 결합되어, 자화의 방향이 항상 일정하게 되는 자화 고정층으로서 형성된다. 다른 강자성 재료층은 자화의 방향이 외부 자계 등의 공급에 따라 용이하게 반전되는 자화 자유층으로서 형성된다. 이때, 상기한 자화 자유층은 자기 메모리의 정보 기록층으로서 형성된다.
스핀-밸브 구조의 TMR 소자에 있어서, TMR 소자의 저항값의 변화율은 다음의 식(A)로 표현되며, 여기에서, P1, P2 는 각 강자성 재료층의 스핀 분극율을 나타낸다:
2P1P2/(1-P1P2) .........(A)
따라서, 저항값의 변화율은 각 스핀 분극율이 증가함에 따라 증가하게 된다. 강자성 재료층에 사용하기 위한 재료들과 상기 저항값 변화율간의 관계와 관련하여, Fe, Co, Ni 과 같은 Fe족의 강자성체 원소들과 이들 3 종류 원소들의 합금들에 대해서는 보고되어 있다.
기본적으로, MRAM 은 복수의 비트 기록 라인(소위, 비트 라인), 복수의 워드 기록 라인(소위, 워드 라인) 및 상기 복수의 비트 기록 라인과 상기 복수의 워드 기록 라인간의 교차점에 자기 메모리 소자로서 배치된 TMR 소자를 포함하며, 이러한 구성은 예컨대, 일본 공개 특허 출원 번호 10-116490 에 개시되어 있다. 그러한 MRAM 에 정보가 기록될 때, 에스터로이드 특성(asteroid characteristics)을 이용하여 정보가 TMR 소자들에 선택적으로 기록된다.
MRAM 에 이용하기 위한 비트 기록 라인들과 워드 기록 라인들은 일반적으로 반도체에 이용되는 Cu 또는 Al 도체박막으로 이루어진다. 반전된 자계의 공급과 함께 0.25㎛ 의 폭을 갖는 기록 라인에 의해 상기 소자에 정보가 기록될 때, 예컨대 대략 2mA 의 전류가 요구된다. 기록 라인의 두께가 라인 폭과 동일할 경우, 그 때에 얻어진 전류 밀도는 3.2×106A/cm2에 도달하며, 이는 전자 이동(electro-migration)에 기인한 단선 한계값이 된다. 기록 전류에 의한 발열의 문제와 소비 전력 감소의 관점에서, 이러한 기록 전류를 감소할 필요가 있다.
MRAM 에서 기록 전류의 감소를 실현하기 위한 방법으로서, TMR 소자의 보자력(coercive force)을 감소하는 방법이 제기되고 있다. TMR 소자의 보자력은 소자의 크기 및 형태, 막 구성 및 재료 선택과 같은 적절한 인자들에 기초하여 적절히결정된다.
하지만, TMR 소자가 MRAM 의 기록 밀도를 증가시키기 위해 미세화한 경우, 예컨대, TMR 소자의 보자력이 증가하는 문제가 발생한다.
따라서, MRAM 을 미세화하고(MRAM 의 고집적화), 동시에 기록 전류를 감소하기 위해, TMR 소자의 보자력은 재료의 관점에서 감소되어야만 한다.
MRAM에서, TMR 소자의 자기 특성이 소자마다 변동하거나 동일한 소자가 반복적으로 이용될 때에도 자기 특성이 변동하게 될 경우, 에스터로이드 특성을 사용하여 정보를 선택적으로 기록하기가 어렵게 되는 문제가 발생한다.
따라서, TMR 소자는 이상적인 에스터로이드 곡선을 얻을 수 있는 자기 특성을 갖도록 요청된다.
이상적인 에스터로이드 곡선을 얻기 위해, TMR 소자의 자기 특성이 측정될 때 얻어지는 R-H(저항-자계) 루프가 바크하우젠 노이즈(Barkhausen noise)와 같은 노이즈로부터 자유롭고, 파형은 우수한 직사각 특성을 가져야 하고, 보자력 Hc 가 변동되는 것이 방지되어야 한다.
MRAM 의 TMR 소자로부터 정보를 판독하기 위해, 터널 장벽층을 사이에 둔 한 강자성 재료층과 다른 강자성 재료층의 자기 모멘트의 방향들이 반-평행(anti-parallel)하게 되어 저항값이 높게 되는 경우를 예컨대 상태 "1"로 나타내고, 자기 모멘트의 방향들이 서로간에 평행하게 되는 경우를 상태 "0"으로 나타내는 조건에서 얻어진, 일정한 바이어스 전압에서의 차 전류(difference current)와 일정한 바이어스 전류에서의 차 전압에 의해, TMR 소자로부터 정보가 판독된다.
따라서, 소자들간의 저항값들 변동이 동일할 경우, 고속, 고집적 및 낮은 에러율의 메모리가 실현될 수 있도록 보다 높은 TMR 비(자기 저항 변화율)가 바람직하다.
강자성 재료층/터널 장벽층/강자성 재료층의 기본적인 구조를 갖는 TMR 소자는 TMR 비의 바이어스 전압 의존성을 갖고, 따라서 바이어스 전압이 증가함에 따라 TMR 비가 감소하는 것이 알려져 있다. 대부분의 경우에 있어서, TMR 비가 바이어스 전압 의존성으로 인하여 반감된 전압(Vh)에서의 판독 신호의 최대값을 취하게 되므로, 바이어스 전압값의 의존성이 낮은 경우가 판독 에러를 감소하는데 유효하다.
따라서, MRAM에 사용되는 TMR 소자는 상술한 기록 특성 및 판독 특성의 필요한 조건을 동시에 만족시켜야 한다.
그러나, TMR 소자의 강자성 재료층의 재료가 선택될 경우, 식(A)의 P1 및 P2 로 도시된 스핀 분극율이 증가하게 되는 합금 조성이 Fe, Co, Ni 의 강자성 전이 금속 원소만으로 이루어진 재료들로부터 선택되면, 일반적으로 TMR 소자의 보자력 Hc 가 증가하는 경향이 있다.
자화 자유층(자유층), 즉, 정보 기록층이 Co75Fe25(원자 %) 합금 등으로 이루어진 경우, 스핀 분극율이 크고 40% 이상의 높은 TMR 비가 유지될 수 있지만, 보자력 Hc 도 역시 증가하게 된다.
한편, 자화 자유층이 연자성 재료로 알려진 퍼멀로이(permalloy)라 칭하는 Ni80Fe20(원자 %) 합금으로 이루어진 경우, 보자력 Hc 이 감소하게 될 수 있지만,스핀 분극율이 상기한 Co75Fe25(원자 %) 합금과 비교하여 낮으므로, TMR 비는 대략 33% 로 낮아진다.
또한, 자화 자유층이 상기 두 조성들을 갖는 상기한 합금들의 중간 특성을 갖고 있는 Co90Fe10(원자 %) 합금으로 이루어진 경우, 대략 37% 의 TMR 비가 얻어지고 보자력 Hc 가 상기한 Co75Fe25(원자 %) 합금의 보자력 Hc 와 상기한 Ni80Fe20(원자 %) 합금의 보자력 Hc 사이의 대략 중간 값으로 억제될 수 있지만, R-H 루프(저항-자계 곡선)의 직사각 특성이 만족되지 않게 되며, 기록을 가능하게 하는 에스터로이드 특성이 얻어질 수 없게 된다. 또한, 자화 자유층의 반전된 자계가 소자마다 불안정하게 되는 문제가 발생한다.
본 발명의 목적은 우수한 자기 특성을 얻을 수 있는 자기 저항 효과 소자를 제공하는 것이다.
본 발명의 다른 목적은 우수한 기록/판독 특성을 얻을 수 있는 자기 저항 효과 소자를 포함하는 자기 메모리 장치를 제공하는 것이다.
도 1은 본 발명의 실시예에 따른 TMR 소자의 구성을 도시한 개략도.
도 2는 자화 자유층이 CoFeB를 포함하는 재료 및 CoFe를 포함하는 재료로 구성될 때 얻어진 TMR 소자의 저항-외부 자계 곡선들의 비교된 결과를 도시한 그래프.
도 3은 적층 페리 구조(laminated ferri structure)를 갖는 TMR 소자의 구성을 도시한 개략도.
도 4는 본 발명의 TMR 소자를 메모리 셀로서 포함하는 교차점형 MRAM(cross-point type MRAM) 어레이의 주요부를 도시한 구성의 개략도.
도 5는 도 4의 메모리 셀을 확대하여 도시한 횡단면도.
도 6은 TMR 소자의 평가용의 TEG의 평면도.
도 7은 도 6에서 라인(7A-7A)을 따라 절취한 횡단면도.
도8은 자화 자유층의 두께가 변경될 때 얻어진 저항-자계 곡선들의 측정 결과를 도시한 그래프.
도9a 내지 도 9c는 자화 자유층이 Fe9Co72B20을 포함하는 재료로 구성될 때 얻어진 막 두께와 자기 특성 사이의 관계를 도시한 그래프들로서, 도 9a는 자화 자유층의 막 두께와 TMR비 사이의 관계를 도시한 그래프이고, 도 9b는 자화 자유층의 막 두께와 보자력 사이의 관계를 도시한 그래프이며, 도 9c는 자화 자유층의 막 두께와 보자력의 변동(fluctuations) 사이의 관계를 도시한 그래프.
도 10a 내지 도 10c는 자화 자유층이 Fe20Co60B20을 포함하는 재료로 구성될 때 얻어진 막 두께와 자기 특성 사이의 관계를 도시한 그래프들로서, 도 10a는 자화 자유층의 막 두께와 TMR비 사이의 관계를 도시한 그래프이고, 도 10b는 자화 자유층의 막 두께와 보자력 사이의 관계를 도시한 그래프이며, 도 10c는 자화 자유층의 막 두께와 보자력의 변동 사이의 관계를 도시한 그래프.
* 도면의 주요부분에 대한 부호의 간단한 설명*
5:자화 고정층 6:터널 장벽층
7:자화 자유층9:강자성 터널 접합
본 발명의 관점에 따라, 한 쌍의 강자성 재료층이 중간층을 통해 서로 대향 배치되어, 상기 층 표면에 수직인 방향으로 전류를 흐르게 함으로써 자기 저항 변화를 얻는 자기 저항 효과 소자가 제공된다. 강자성 재료층들 중 한 층은 자화 고정층이고, 상기 강자성 재료층의 다른 층은 자화 자유층이며, 자화 자유층은 FeCoB 또는 FeCoNiB를 포함하는 강자성 재료로 구성되고, 자화 자유층은 2 nm 내지 8 nm 범위의 막 두께를 갖는다.
본 발명의 다른 관점에 따라, 터널 장벽층을 샌드위치하는 강자성 터널 접합(junction)이 한 쌍의 강자성 재료층 사이에 형성되어, 상기 층 표면에 수직인 방향으로 전류가 흐르도록 설계된 자기 저항 효과 소자와, 상기 자기 저항 효과 소자를 두께 방향에서 샌드위치하는 워드 라인들 및 비트 라인들을 포함하는 자기 메모리 장치가 제공된다. 상기 강자성 재료층들 중 한 층은 자화 고정층이고, 다른 강자성 재료층은 자화 자유층이며, 상기 자화 자유층은 FeCoB 또는 FeCoNiB를 포함하는 강자성 재료로 구성되고, 상기 자화 자유층은 2 nm 내지 8 nm 범위의 막 두께를 갖는다.
본 발명의 자기 저항 효과 소자의 구성에 따라, 자화 자유층이 FeCoB 또는 FeCoNiB를 포함하는 강자성 재료로 구성되고, 2nm 내지 8nm 범위의 막 두께를 갖기 때문에, 자기 저항 변화율(자기 저항비)은 증가할 수 있게 되고, 저항-자계 곡선의 직사각 특성 또는 보자력의 변동을 개선할 수 있게 된다.
본 발명의 자기 메모리 장치의 구성에 따라, 자기 메모리 장치가 자기 저항 효과 소자와 상기 자기 저항 효과 소자를 두께 방향에서 샌드위치하는 워드 라인들 및 비트 라인들을 포함하고, 상기 자기 저항 효과 소자가 본 발명의 자기 저항 효과 소자의 구성을 갖기 때문에, 자기 저항비, 저항-자계 곡선의 직사각 특성 또는 보자력의 변동 등과 같은 자기 저항 효과 소자의 자기 특성은 개선될 수 있고, 그로 인해, 정보가 자기 메모리 장치내에 기록 및 그 장치로부터 판독될 때 야기되는 에러들이 감소될 수 있다.
이제, 본 발명은 도면을 참조하여 설명한다. 본 발명의 양호한 실시예를 설명하기 이전에 본 발명을 요약하면 다음과 같다.
본 발명에 따라, 한 쌍의 강자성 재료층이 중간층을 통하여 서로 대향되어, 층 표면에 대해 수직인 방향으로 전류를 흐르게 함으로써 자기 저항 변화를 얻을 수 있는 자기 저항 효과 소자를 제공한다. 강자성 재료층들 중 하나는 자화 고정층이고, 그 강자성 재료층의 다른 하나는 자화 자유층이며, 자화 자유층은 FeCoB 또는 FeCoNiB를 포함하는 강자성 재료로 구성되고, 그 자화 자유층은 2nm 내지 8nm 범위의 막 두께를 갖는다.
본 발명에 따라, 자기 저항 효과 소자에 있어서, 이 자기 저항 효과 소자는 절연 또는 반도체 재료로 구성된 터널 장벽층을 중간층으로서 이용하는 터널 자기 저항 효과 소자이다.
본 발명에 따라, 자기 저항 효과 소자에 있어서, 이 자기 저항 효과 소자는 적층 페리 구조를 갖는다.
본 발명에 따라, 터널 장벽층을 샌드위치하는 강자성 터널 접합이 한 쌍의 강자성 재료층 사이에 형성되어, 층 표면에 대해 수직인 방향으로 전류가 흐르도록 설계된 자기 저항 효과 소자와, 이 자기 저항 효과 소자를 두께 방향에서 샌드위치하는 워드 라인들 및 비트 라인들을 구비하는 자기 메모리 장치를 제공한다. 강자성 재료층들 중 하나는 자화 고정층이고, 다른 강자성 재료층은 자화 자유층이며, 이 자화 자유층은 FeCoB 또는 FeCoNiB를 포함하는 강자성 재료로 구성되고, 이 자화 자유층은 2nm 내지 8nm 범위의 막 두께를 갖는다.
또한, 본 발명에 따라, 자기 메모리 장치에 있어서, 자기 저항 효과 소자는절연 또는 반도체 재료로 구성된 터널 장벽층을 중간층으로서 이용하는 터널 자기 저항 효과 소자이다.
또한, 본 발명에 따라, 자기 메모리 장치에 있어서, 자기 저항 효과 소자는 적층 페리 구조를 갖는다.
첨부된 도면들 중 도 1은 본 발명에 따른 자기 저항 효과 소자의 구성을 도시한 개략도이다. 도 1에 도시된 실시예는 본 발명이 터널 자기 저항 효과 소자(이하, "TMR 소자"라 한다)에 적용된 경우를 나타낸다.
상기 TMR 소자(1)는 실리콘과 같은 적당한 재료로 구성된 기판(2)상에, 하지층(3)과, 반강자성 재료층(4)과, 강자성 재료층으로서 제공된 자화 고정층(5)과, 터널 장벽층(6)과, 강자성 재료층으로서 제공된 자화 자유층(7)과, 탑-코팅층(top-coat layer)(8)을 순차적으로 포함한다.
특히, TMR 소자는 강자성 재료층들 중 하나가 자화 고정층(5)으로서 형성되고, 다른 강자성 재료층이 자화 자유층(7)으로서 형성된 소위 스핀-밸브형 TMR 소자이다. 강자성 터널 접합(9)은 한 쌍의 강자성 재료층으로서 제공된 자화 고정층(6)과 자화 자유층(7)으로 터널 장벽층(6)을 샌드위치함으로써 형성된다.
그래서, 상기 TMR 소자가 자기 메모리 장치 등에 적용될 때, 자화 자유층(7)은 정보가 기록될 수 있는 정보 기록 층으로서 형성된다.
반강자성 재료층(4)은 반강자성 재료층(4)이 반자성 형태로 강자성 재료층들 중 하나로서 제공된 자화 고정층(5)에 결합될 때, 자화 고정층(5)의 자화 방향이 기록 전류 자계의 인가에 의해 반전되는 것을 방지하여, 자화 고정층(5)의 자화 방향이 항상 일정하게 될 수 있도록 하는 층이다. 특히, 도 1에 도시된 TMR 소자(1)에 있어서, 다른 강자성 재료층인 자화 자유층(7)의 자화 방향만이 외부 자계 등의 인가에 의해 반전된다. 자화 자유층(7)은 TMR 소자(1)가 자기 메모리 장치로서 적당한 장치에 적용될 때 정보가 기록되는 층이 되기 때문에, 상기 자화 자유층(7)은 "정보 기록층"이라 지칭된다.
강자성 재료층(4)을 포함하는 재료로서, Fe, Ni, Pt, Ir, Rh 등을 포함하는 Mn 합금, Co 산화물, Ni 산화물 등이 이용될 수 있다.
자화 고정층(5)을 포함하는 강자성 재료는, 특히 제한을 두지 않으며, 철, 니켈 및 코발트 중 하나 또는 두 개 이상으로 구성된 합금 재료로 구성될 수 있다.
도 1에 도시된 스핀-밸브형 TMR 소자(1)에 있어서, 자화 자유층(5)은 강자성 형태로 반강자성 재료층(4)에 결합되고, 그로 인해, 그 자화 방향은 일정하게 된다. 따라서, 자화 고정층(5)의 자화 방향은 정보가 기록될 때 이용되는 전류 자계의 인가에 의해 반전되는 것을 방지될 수 있다.
터널 장벽층(6)은 자화 고정층(5)과 자화 자유층(7)을 서로 자기적으로 분리할 수 있는 층이며, 이 층에 의해 터널 전류가 흐를 수 있다.
터널 장벽층(6)을 포함하는 재료로서는, Al, Mg, Si, Li, Ca 등과 같은 산화물, 질화물, 할로겐화물과 같은 절연 재료가 이용될 수 있다.
그와 같은 터널 장벽층(6)은 스퍼터링 또는 증기 증착과 같은 적당한 방법에 의해 증착된 금속막을 산화 또는 질화함으로써 얻어질 수 있다.
또한, 상기 터널 장벽층(6)은 유기 금속과, 산호, 오존, 질소, 할로겐, 할로겐화물 가스 등을 사용하는 CVD(화학 증기 증착) 방법에 의해 얻어질 수 있다.
이 실시예에 있어서, 특히 자화 자유층(7)은 CoFeB 또는 CoFeNiB를 포함하는 강자성 재료로 구성된다.
이 구성에 따라, TMR비(자기 저항비)를 증가함으로써 보자력을 감소시킬 수 있다. 또한, 저항-자계 곡선(R-H 곡선)의 직사각 특성을 개선할 수 있다.
자화 자유층(7)이 본 발명의 허용 범위내에 있는 Co72Fe8B20(원자 %)의 조성을 갖는 강자성 재료로 구성되고, 자화 자유층이 Co90Fe10(원자 %)의 조성을 갖는 강자성 재료로 구성될 때 얻어진 TMR 소자들은 실제로 제조되었다. 도 2는 이에 의해 제조된 TMR 소자들의 저항-외부 자계 곡선들의 측정된 결과를 도시한 도면이다. 도 2에 있어서, 실선은 조성이 Co72Fe8B20인 재료로 구성된 TMR 소자의 저항-외부 자계 곡선의 측정된 결과를 나타낸다. 점선은 조성이 Co90Fe10인 재료로 구성된 TMR 소자의 저항-외부 자계 곡선의 측정된 결과를 나타낸다.
도 2로부터, 자화 자유층이 Fe, Co, B를 포함하는 강자성 재료층으로 형성된 구성을 갖는 TMR 소자는 높은 TMR비를 유지할 수 있고, 자화 자유층이 단지 Fe 및 Co를 포함하는 강자성 재료층으로 형성된 구성을 갖는 TMR 소자에 비하여 보자력을 감소시킬 수 있음을 알 수 있다. 또한, 도 2로부터, 저항-외부 자계 곡선(R-H 곡선)의 직사각 특성이 개선될 수 있고, 또한, 바크하우젠 노이즈가 감소될 수 있음을 알 수 있다.
따라서, 본 발명에 따라, 기록 전류가 감소될 수 있고, 에스터로이드 곡선이 개선될 수 있으며, 기록 특성이 개선될 수 있음을 알 수 있다. 따라서, 기록 에러를 감소시킬 수 있다.
FeCoB 및 CoNiB의 조성들은 최적 범위를 갖는다, 일본 특허 출원 제 2002-106926 호에 기재된 것처럼, FexCoyBz(원자 %)의 조성에 있어서, 이 조성은 양호하게, 5≤x≤45, 35≤y≤85 및 10≤z≤30을 만족할 수 있는 범위로 선택된다. 또한, FeaCobNicBd(원자 %)의 조성에 있어서, 이 조성은 앙호하게, 5≤a≤45, 35≤b≤85, 0〈c≤35 및 10≤d≤30을 만족할 수 있는 범위로 선택된다.
또한, 이 실시예에 있어서, 자화 자유층(7)의 막 두께는 2nm 보다 크고, 8nm 보다 작게 되도록 선택된다.
막 두께의 상기 언급한 범위내에 자화 자유층(7)의 막 두께를 제어함으로써, TMR비는 증가될 수 있고, 자화 자유층(7)의 보자력(Hc)의 변동은 감소될 수 있다. 자화 자유층(7)의 보자력(Hc)의 변동이 감소될 수 있기 때문에, 자화 자유층(7)의 자화 방향을 반전시킬 수 있는 반전된 자계의 변동은 감소될 수 있다. 또한, 자화 자유층(7)의 자화 방향은 가파르게 반전될 수 있다.
자화 자유층(7)의 막 두께가 2nm보다 작으면, TMR 소자(1)의 TMR비가 감소되기 때문에, 예를 들어, 본 발명이 자기 메모리 장치에 적용될 때 얻어지는 TMR 소자(1)의 판독 특성은 저하된다.
자화 자유층(7)의 막 두께가 8nm를 초과하면, 자화 자유층(7)의 자화 방향이 가파르게 반전되지 않기 때문에(응답성이 저하), 예를 들어, 본 발명이 자기 메모리 장치에 적용될 때 얻어지는 TMR 소자(1)의 기록 동작은 불완전하게 된다.
이 실시예의 TMR 소자(1)의 구성에 따라, 자화 자유층(7)이 CoFeB 또는 CoFeNiB를 포함하는 강자성 재료로 구성되고, 자화 자유층(7)이 2nm 내지 8nm 범위의 막 두께를 갖기 때문에, 높은 TMR비(자기 저항비)는 증가될 수 있어, 저항-자계 곡선의 직사각 특성이 개선될 수 있다. 또한, 보자력(Hc)은 감소될 수 있고, 보자력(Hc)의 변동은 억압될 수 있으며, 이에 의해, TMR 소자(1)의 에스터로이드 곡선은 개선될 수 있다. 또한, 자화 자유층(7)의 자화 방향은 가파르게 반전될 수 있다.
이 구성에 다라, TMR 소자(1)가 다수의 TMR 소자를 포함하는 자기 메모리 장치에 적용될 때, 예를 들어, TMR 소자(1)의 에스터로이드 곡선의 형태는 개선될 수 있다. 또한, 자화 자유층(7)의 자화 방향은 가파르게 반전될 수 있고, 기록 특성은 개선될 수 있으며, 이에 의해 기록 에러들은 감소될 수 있다.
본 발명이 TMR 소자를 포함하는 자기 헤드 및 자기 센서에 적용될 때, 반전된 자계의 설계값으로부터의 변위(displacement)는 억압될 수 있고, 제조 공정의 수율은 증가될 수 있다. 또한, 동작 불량을 방지할 수 있다.
본 발명은 도 1에 도시된 자화 고정층(5) 및 자화 자유층(7)이 단일 층으로 각각 형성되는 TMR 소자(1)에 제한을 두지 않는다.
도 3에 도시된 것처럼, 예를 들어, TMR 소자가, 자화 고정층(5)이 제 1 자화 고정층(5a) 및 제 2 자화 고정층(5b)에 의해 샌드위치된 비자성 도전층(5c)을 갖는 적층 페리 구조를 가질 때도, 본 발명의 효과는 달성될 수 있다.
도 3에 도시된 TMR 소자(10)에 있어서, 제 1 자화 고정층(5a)은 반강자성 재료층(4)에 결합되고, 이 제 1 자화 고정층(5a)은 그들 층에 동작하는 교환 상호 작용에 의해 야기되는 강한 단축 자계 이방성을 갖는다. 또한, 제 2 자화 고정층(5b)은, 제 2 자화 고정층(5b)이 터널 장벽층(6)을 통해 자화 자유층(7)에 대향하고, 그 스핀 방향이 자화 자유층(7)과 비교되고, MR비와 직접 관련되는 강자성 재료층이 되기 때문에, 제 2 자화 고정층은 "기준 층(reference layer)"으로 지칭된다.
적층 페리 구조를 갖는 비자계 도전층(5c)용 재료로서는 예를 들어, Ru, Rh, Ir, Cu, Cr, Au, Ag 등이 될 수 있다. 도 3에 도시된 TMR 소자(10)에 있어서, 다른 층들이 도 1에 도시된 TMR 소자의 층들과 실질적으로 유사하기 때문에, 그들 층은 도 1과 동일한 참조 부호로 표시하고, 그로 인해, 상세한 설명은 생략한다.
적층 페리 구조를 갖는 TMR 소자(10)에서도, 자화 자유층(7)이 CoFeB 또는 CoFeNiB를 포함하는 강자성 재료로 구성되고, 자화 자유층(7)이 2nm 내지 8nm 범위의 막 두께를 갖는다면, 도 1에 도시된 TMR 소자(1)와 유사하게, 높은 TMR비(자기-저항비)를 얻을 수 있고, 저항-자계 곡선의 직사각 특성을 개선할 수 있다. 또한, 보자력(Hc)은 감소될 수 있고, 보자력(Hc)의 변동은 감소될 수 있으며, 그로 인해, TMR 소자(10)의 에스터로이드 곡선의 형태는 개선될 수 있다. 또한, 자화 자유층(7)의 자화 방향은 가파르게 반전될 수 있다.
TMR 소자들(터널 자기 저항 효과 소자들)(1, 10)이 상술한 것과 같은 자기 저항 효과 소자로서 이용되었지만, 본 발명은 이에 제한을 두지 않으며, 한 쌍의 강자성 재료층이 중간층을 통하여 서로 대향되어, 층 표면에 대해 수직인 방향으로 전류를 흐르게 함으로써 자기 저항 변화를 얻을 수 있는 구성을 갖는 다른 자기 저항 효과 소자에 적용될 수 있다.
본 발명은, 예를 들어, 중간층으로서 Cu 등의 비자성 도전층을 이용하는 거대 자기 저항 효과 소자(GMR 소자)에 적용될 수 있는데, 층 표면에 대해 수직인 방향으로 전류를 흐르게 함으로써 자기 저항 효과를 얻을 수 있는 구성을 갖는 거대 자기 저항 효과 소자, 즉 CPP(평면에 대해 수직인 전류)형 GMR 소자에 적용될 수 있다.
또한, 자화 고정층 및 반강자성 재료층의 재료들, 반강자성 재료층의 유무, 자화 고정층의 측면상에 적층 페리 구조의 유무 등은 본 발명의 본질이 손상되지 않는 한 여러 변형이 있을 수 있다.
상기 언급한 TMR 소자들(1, 10)과 같은 자기 저항 효과 소자는 MRAM과 같은 자기 메모리 장치용에 적당하다. 본 발명에 따른 TMR 소자를 이용하는 MRAM은 도면들을 참조하여 설명한다.
도 4는 본 발명에 따른 TMR 소자들을 포함하는 교차형 MRAM 어레이를 도시한다. 이 MRAM 어레이는 복수의 워드 라인(WL)과 이 워드 라인들과 교차하는 복수의 비트 라인(BL)을 포함하고, 워드 라인들(WL) 및 비트 라인들(BL)의 교점들에 제공된 본 발명에 따른 TMR 소자들에 의해 형성된 메모리 셀들(11)을 포함한다. 따라서, 이 MRAM 메모리 어레이에는 3 x 3 메모리 셀들이 XY 매트릭스 형태로 배치된다
MRAM 어레이용 TMR 소자가 도 1에 도시된 TMR 소자(1)에 제한을 두지 않으며, 층 표면에 대해 수직인 방향으로 전류를 흐르게 함으로써 자기 저항 변화를 얻기 위한 도 3에 도시된 적층 페리 구조 등을 갖는 TMR 소자(10)가 될 수 있는 구성을 갖는 자기 저항 효과 소자에 있어서, 자기 저항 효과 소자는 자화 자유층이 CoFeB 또는 CoFeNiB를 포함하는 강자성 재료로 구성되고, 그 자화 자유층이 2nm 내지 8nm 범위의 막 두께를 갖는 한 어떠한 구성을 가질 수 있다.
또한, 도 5는 메모리 장치내에 포함된 복수의 메모리 셀로부터 추출된 단일 메모리 셀 부분의 횡단면의 구성을 도시한 개략도이다.
도 5에 도시된 것처럼, 각각의 메모리 셀 부분들에 있어서, 예를 들어, 실리콘 기판(12) 상에, 게이트 전극(13), 소스 영역(14) 및 드레인 영역(15)으로 구성된 트랜지스터(16)가 배치된다. 게이트 전극(13)은 판독용 워드 라인(WL1)으로서 구성된다. 게이트 전극(13) 상에는 절연층을 통해 한 워드 라인(상술한 워드 기록 라인에 해당)(WL2)이 형성된다. 트랜지스터(16)의 드레인 영역(15)에는 접촉 금속(17)이 접속된다. 이 접촉 금속(17)에는 하지층(18)이 접속된다. 본 발명에 따른 TMR 소자(1)는 기록 워드 라인(WL2)에 위쪽으로 대향하는 위치에서 하지층(18)상에 형성된다. 이 TMR 소자(1)에는 워드 라인들(WL1, WL2)에 수직인 비트 라인(상술한 비트 기록 라인에 해당)(BL)이 형성된다. 이 하지층(18)은 평면상에서 위치가 다른 TMR 소자(1)와 드레인 영역(15)을 전기적으로 접속하는데 이용되며, 그로 인해, "바이패스"라 칭한다.
이 MRAM은 각각의 워드 라인들(WL1, WL2)과 TMR 소자(1)를 서로 절연시키기 위한 층간 절연막(19) 및 절연막(20)과, MRAM의 전체를 보호하기 위한 패시베이션막(도시하지 않음)을 포함한다.
이 MRAM은, 자화 자유층(7)이 CoFeB 또는 CoFeNiB를 포함하는 강자성 재료로구성되고, 그 자화 자유층의 막 두께가 상기 언급한 특정 범위내에 해당하는 구성을 갖는 TMR 소자(1)를 이용하기 때문에, 이 MRAM은 매우 우수한 TMR 출력을 얻을 수 있고, 메모리 동작의 안정성은 크게 개선될 수 있다. 또한, 저항-자계 곡선(R-H 곡선)에 있어서, 노이즈들이 감소될 수 있기 때문에, 보자력은 균일하게 될 수 있고, 에스터로이드 특성은 개선될 수 있으며, 기록 에러들은 감소될 수 있다. 또한, 자화 자유층(7)의 자화 방향은 가파르게 반전될 수 있기 때문에, 기록 동작들은 완벽하게 된다.
특히, 판독 특성 및 기록 특성은 동시에 만족시킬 수 있다.
본 발명의 예들:
본 발명이 적용된 특정 발명의 예들은 실험 결과들을 참조하여 설명한다.
비록, MRAM이 도 5에 도시된 것과 같은 TMR 소자(1) 이외의 스위칭 트랜지스터(16)를 포함하여도, 본 발명의 예들에 따라, 강자성 터널 접합만이 도 6에 도시된 것처럼 형성되는 웨이퍼의 특성들이 측정 및 평가되었다.
그래서, FeCoB 또는 FeCoNiB를 포함하는 재료로 구성된 자화 자유층의 막 두께에 의해 TMR비 및 자기 특성들에 따른 효과들이 조사되었다.
도 6은 평면도이고, 도 7은 도 6의 라인(7A-7A)을 따라 절취한 횡단면도이다. 도 6 및 도 7에 도시된 것처럼, 특성 평가 소자 TEG(테스트 소자 그룹)으로서, 워드 라인(WL) 및 비트 라인(BL)이 기판(21)상에 교차되고, 그들 워드 라인(WL) 및 비트 라인(BL)이 서로 교차하는 일부에 TMR 소자(22)가 형성되는 구조가 제조되었다. 상기 TEG에 있어서, TMR 소자(22)는 타원 형태이다. 워드 라인(WL) 및 비트 라인(BL)의 각각의 단부에는 단자 패드들(23, 24)이 형성되고, 워드 라인(WL) 및 비트 라인(BL)은 각각 Al2O3으로 구성된 절연막들(25, 26)에 의해 서로 전기적으로 절연된다.
단축 0.6mm x 장축 1.2mm, 단축 0.8mm x 장축 1.6mm 및 단축 2.0mm x 장축 4.0mm의 치수들을 갖는 타원형 TMR 소자들(22)이 제조되었다.
도 6 및 도 7에 도시된 TEG가 제조된 방법은 아래에 보다 상세히 설명한다.
우선, 표면에 열 산화막(2nm 두께)이 형성된 0.6mm-두께 실리콘 기판(21)이 준비된다.
다음에, 워드 라인의 재료가 기판(21)에 증착되고, 실리콘 기판(21)상에 증착된 워드 라인의 재료가 포토리소그래피에 의해 마스킹된 이후에, 워드 라인 이외의 다른 부분들은 Ar(아르곤) 이온 플라즈마 레이저에 의해 선택적으로 에칭되고, 이에 의해, 워드 라인(WL)이 형성된다. 동시에, 워드 라인(WL) 이외의 다른 영역들은 실리콘 기판(21)의 5nm 깊이까지 에칭된다.
이후에, 절연막(26)은 워드 라인(WL)을 커버하도록 표면에 형성되고, 그 표면은 평탄화에 의해 평탄하게 된다.
이어서, 다음의 층 구성(1)을 갖는 TMR 소자(22)는 이미 공지된 리소그래피 및 에칭에 의해 제조된다. 층 구성(1)에 있어서, 슬래시(/)의 좌측 부분들은 기판의 측을 나타내고, 괄호[()]내의 수치들은 막 두께를 나타낸다.
Ta (3nm)/PtMn (30nm)/CoFe(3 nm)/Ru (0.8nm)/CoFe (2.5 nm)/Al (1 nm) -Ox/FeCoB (t nm)/Ta (5 nm)-(1)
상술한 층 구성(1)에 있어서, 자화 자유층을 포함하는 FeCoB의 조성은 Fe8Co72B20(원자 %) 또는 Fe20Co60B20(원자 %)이 되도록 선택된다.
각각의 CoFe 막의 조성은Co75Fe25(원자 %)가 되도록 선택된다.
터널 장벽층(6)의 Al-Ox막은, 1nm의 두께를 갖는 금속 Al 막이 DC 스퍼터링에 의해 증착된 이후에, 산소/아르곤 이온 가스의 흐름비가 1:1로 선택되고, 챔버 가스의 압력이 0.1 mTorr가 되도록 선택되는 조건하에 ICP(유도된 커플링 플라즈마)로부터 생성된 플라즈마 이온 레이저에 의해 금속 Al 막이 산화되는 방식으로, 형성된다. 산화 시간은 ICP 플라즈마 출력에 따라 변화될 수 있고, 본 발명의 예에서는 30초로 선택되었다.
터널 장벽층(6)의 Al-Ox이외의 다른 막들이 DC 마그네트론 스퍼터링에 의해 증착된다.
다음, 결과로서 생성된 샘플은 4 시간 동안 265℃에서 10 kOe의 자계로 회전하는 어닐링노내에서 회전 전계 어닐에 의해 어닐링된다. 그후, 반강자성 재료층인 PtMn 층은 정규화 및 어닐링되고, 이에 의해, 강자성 터널 접합(9)이 형성된다.
이어서, 도 6에 도시된 평면 패턴을 갖는 TMR 소자(22)는 TMR 소자(22)와 이 TMR 소자(22) 아래에 형성된 절연막(26)을 패터닝하여 형성된다.
또한, 약 100 nm 두께를 갖는 절연막(25)은 Al2O3을 스퍼터링하여 증착된다. 더욱이, 비트 라인(BL) 및 단자 패드(24)는 포토리소그래피에 의해 형성되고, 도 6및 도 7에 도시된 TEG가 얻어진다.
그후, 그에 의해 제조된 샘플의 TEG의 R-H 곡선은 측정되고, TMR비, 보자력의 변동 및 직사각 비는 결과로서 얻은 R-H 곡선으로부터 측정된다.
R-H 곡선들의 측정:
MRAM과 같은 보통의 자기 메모리 장치에 있어서, 정보는 전류 자계의 인가에 의해 자기 저항 효과 소자의 자화 방향을 반전시킴으로써 기록될 수 있다. 본 발명의 예에 있어서, 자기 저항 효과 소자는 외주 자계의 인가에 의해 자화되고, 그 저항값들이 측정된다, 특히, 우선, TMR 소자(22)의 자화 자유층의 자화 방향을 반전시키기 위한 외부 자계(반전 자계)는 자화 자유층의 자화의 용이축에 대해 평행하게 자화 자유층에 인가된다. 측정을 위한 외부 자계의 크기는 100 Oe가 되도록 선택된다.
다음, 자화 자유층이 자화 자유층의 자화의 용이축의 한 측면에서 볼 때 -100에서 +100까지의 범위에 미침과 동시에, 워드 라인(WL)의 단자 패드(23)와 비트 라인(BL)의 단자 패드(24)에 인가된 바이어스 전압이 100 mV에 도달하도록 조절되고, 강자성 터널 접함을 통해 터널 전류가 흐르도록 한다. 그러면, 이때 얻어지는 각각의 외부 자계에 대한 저항값들을 측정함으로써 R-H 곡선이 얻어진다.
TMR 비:
자화 고정층 및 자화 자유층의 자화들이 반평행한 상태이고, 저항값들이 높은 조건에서 얻어진 저항값들과 자화 고정층 및 자화 자유층의 자화들이 서로 평행한 상태이고, 저항값들이 낮은 조건에서 얻어진 저항값들이 측정되고, 이들 저항값들로부터 TMR비(자기 저항 변화율)가 측정된다.
양호한 판독 특성들을 얻기 위한 관점으로부터, 이 TMR비는 45% 이상으로 되는 것이 바람직하다.
보자력(Hc)의 변동:
R-H 곡선들은 상술한 측정 방법에 의해 측정된다. 이때, 자화 고정층 및 자화 자유층의 자화들이 반평행한 상태이고, 저항값들이 높은 조건에서 측정된 저항값들과 자화 고정층 및 자화 자유층의 자화들이 서로 평행한 상태이고, 저항값들이 낮은 조건에서 얻어진 저항값들 사이의 평균값들은 그로 인해 얻어진 R-H 곡선들로부터 측정되고, 이 평균값의 저항값이 얻어질 때 얻어지는 외부 자계의 값은 보자력(Hc)으로서 결정된다. 이 보자력(Hc)은 웨이퍼들내의 모든 소자들(TEG들)로부터 얻어지고, 평균값 및 표준 편차가 얻어진다. 그러면, ./(Hc의 평균값)이 보자력(Hc)의 변동의 값으로서 결정된다.
기록 특성들을 개선한다는 관점으로부터, 보자력(Hc)의 변동은 10% 이하로 되는 것이 바람직하다.
도 8은 자화 자유층의 조성이 Fe8Co72B20(원자 %)이고, TMR 소자(22)의 사이즈가 0.8 x 1.6 mm2가 되도록 선택되고, 자화 자유층의 막 두께(t)가 5 nm, 3 nm 및 10 nm로 각각 변경될 때 얻어진 저항-자계 곡선들(R-H)을 도시한다. 수직축은, 저항값 대신에, 터널 자기 저항 효과(TMR)에 의해 저항값이 변화한 비율(%)을 도시한다.
도 8에 도시된 것처럼, 자화 자유층의 막 두께가 3 nm인 경우에, 높은 TMR비 및 가파른 자화의 반전이 실현된다. 도시하지 않았지만, 자화 자유층의 두께(t)가 2 nm≤t≤8 nm 범위내에 있는 경우에, 그와 같은 이상적인 R-H 곡선이 관찰된다.
자화 자유층의 두께가 2 nm보다 작은 경우, 예를 들어, t=1.5 nm인 경우에, TMR비는 20%로 감소된다. 이 이유는 자화 자유층이 충분히 자화될 수 없기 때문이다.
또한, 자화 자유층의 두께가 8 nm보다 큰 경우, 예를 들어, t=10 nm인 경우에는, TMR비가 높은 값으로 유지되지만, 자화의 반전은 두 스텝으로 발생되고, 자화의 두 번째의 반전은 매우 완만하게 된다.
MRAM과 같은 자기 메모리 장치에 있어서, 자화 방향은 정보를 선택적으로 기록하기 위하여 가파르게 반전되어야 한다. 이러한 점을 고려하면, 자화 자유층의 두께가 8 nm 보다 크게 증가시키는 것은 불리하다는 것을 알 수 있다.
이어서, 도 9a 내지 도 9c는 자화 자유층의 조성이 Fe8Co72B20(원자 %)으로 선택되고, 자화 자유층의 막 두께(t)가 1.5 nm, 2 nm, 2.5 nm, 3 nm, 4 nm, 6 nm, 8 nm, 10 nm로 각각 변화되는 경우에 얻어지는 자화 자유층의 막 두께, TMR비, 보자력(Hc)의 평균값 및 보자력(Hc)의 변동 사이의 관계들을 도시한다.
도 10a 내지 도 10c는 자화 자유층의 조성이 Fe20Co60B20(원자 %)으로 선택되고, 자화 자유층의 막 두께(t)가 도 9a 내지 도 9c와 각각 유사하게 변화되는 경우에 얻어지는 자화 자유층의 막 두께, TMR비, 보자력(Hc)의 평균값 및 보자력(Hc)의 변동 사이의 관계들을 도시한다.
도 9a 내지 도 10a에 도시된 것처럼, 자화 자유층의 임의의 조성의 경우에, TMR비는 자화 자유층의 막 두께가 2 nm보다 큰 경우에 실제로 이용 가능한 값인 45%보다 크게 되도록 증가된다. 자화 자유층의 막 두께가 약 3 nm일 때, 자화 자유층은 자화 자유층의 조성이 Fe8Co72B20(원자 %)인 경우에 54%에서 포화되고, 자화 자유층의 조성이 Fe20Co60B20(원자 %)인 경우에 57%에서 포화된다.
도 9b 및 도 10b로부터, 자화 자유층의 막 두께가 2 nm에서 3 nm까지의 범위에 있는 경우에, 보자력(Hc)(평균값)은 그 막 두께에 따라 단조롭게 증가한다. 이 범위에 있어서, 자화 자유층의 막 두께는 필요한 보자력(Hc)을 얻기 위해 조절될 수 있다. 자화 자유층의 막 두께가 3 nm보다 클 때, 반전 자계(Hc)는 TMR비에 유사하게 거의 증가하지 않는다.
그러나, 자화 자유층의 막 두께가 8 nm보다 클 때, 자화의 반전은 가파르게 되지 않음을 주목한다.
또한, 도 9c 및 도 10c로부터, 보자력(Hc)의 변동이 소자 사이즈, 예를 들어, 매우 작은 소자들(도면들에서 솔리드 서클)에서는 자화 자유층의 막 두께가 약 4 nm가 되는 경우에 매우 작은 소자들의 소자 사이즈에 따라 매우 작게 됨을 알 수 있다. 또한, 자화 자유층의 막 두께가 2 nm보다 작은 경우 또는 이 막 두께가 8 nm를 초과하는 경우에, 보자력의 변동은 고속으로 증가한다.
상술한 결과로부터, 자화 자유층의 두께가 2 nm보다 크거나 8 nm보다 작은 경우에, TMR 소자(22)의 자기 특성들은 양호하게 됨을 알 수 있다. 따라서, 기록 특성 및 판독 특성은 본 발명이 MRAM과 같은 자기 메모리 장치에 적용될 때 크게개선됨이 명백하다.
자기 자유층이 상술한 것처럼 FeCoB를 포함하는 강자성 재료로 구성되지만, 자기 자유층이 FeCoNiB를 포함하는 강자성 재료로 구성될 때, 자기 자유층의 막 두께가 2 nm 보다 크고, 8 nm 보다 작은 경우에도 마찬가지로, TMR 소자(22)의 자기 특성은 우수하게 된다. 본 발명이 MRAM과 같은 자기 메모리 장치에 적용될 때, 기록 특성 및 판독 특성은 크게 개선된다.
본 발명에 따른 자기 저항 효과 소자(TMR 소자 등)는 상술한 자기 메모리 장치에 제한을 두지 않으며, 자기 헤드, 이 자기 헤드가 장착된 하드디스크, 자기 센서, 집적 회로 칩과, 퍼스널 컴퓨터들, 퍼스널 디지털 기기와 모바일 폰 및 전자 장치들과 같은 여러 전자 장치들에 적용될 수 있다.
본 발명의 자기 저항 효과 소자에 따라, 자기 저항 변화율(자기 저항비)은 증가될 수 있고, 저항-자계 곡선의 직사각 특성은 개선될 수 있으며, 자화의 가파른 반전이 개선될 수 있고, 보자력의 변동이 개선될 수 있다.
따라서, 우수한 자기 특성을 안정적으로 갖는 자기 저항 효과 소자를 구성할 수 있다.
그러므로, 자기 저항 효과 소자가 자기 메모리 장치에 적용될 때, 기록 에러 및 판독 에러는 감소될 수 있고, 우수한 기록 특성 및 판독 특성을 얻을 수 있다.
또한, 본 발명의 자기 메모리 장치에 따라, 매우 낮은 기록 에러 및 판독 에러를 가지며, 우수한 기록 특성 및 판독 특성을 가지며, 안정적으로 동작할 수 있는 자기 메모리 장치를 구성할 수 있다.
첨부된 도면을 참조하여 본 발명의 양호한 실시예를 설명하였지만, 이 실시예에 제한을 두지 않으며, 첨부된 특허 청구 범위에 정의된 것과 같은 발명의 범위에 벗어나지 않고 여러 변경안 및 수정안이 실행될 수 있음을 본 기술에 숙련된 사람은 알 수 있다.
본 발명은 우수한 자기 특성을 얻을 수 있는 자기 저항 효과 소자를 제공하며, 또한 우수한 기록/판독 특성을 얻을 수 있는 자기 저항 효과 소자를 포함하는 자기 메모리 장치를 제공한다.

Claims (6)

  1. 한 쌍의 강자성 재료층들이 중간층을 통해 서로 대향 배치되어, 상기 층 표면에 수직인 방향으로 전류를 흐르게 함으로써 자기 저항 변화를 얻는 자기 저항 효과 소자에 있어서,
    상기 강자성 재료층들 중 한 층은 자화 고정층이고, 다른 강자성 재료층은 자화 자유층(magnetization free layer)이며, 상기 자화 자유층은 FeCoB 또는 FeCoNiB를 포함하는 강자성 재료로 구성되고, 상기 자화 자유층은 2 nm 내지 8 nm 범위의 막 두께를 갖는, 자기 저항 효과 소자.
  2. 제 1 항에 있어서, 상기 자기 저항 효과 소자는 절연 재료 또는 반도체 재료로 이루어진 터널 장벽층을 상기 중간층으로서 이용하는 터널 자기 저항 효과 소자인, 자기 저항 효과 소자.
  3. 제 1 항에 있어서, 상기 자기 저항 효과 소자는 적층 페리 구조(laminated ferri structure)를 갖는, 자기 저항 효과 소자.
  4. 터널 장벽층을 샌드위치하는 강자성 터널 접합(junction)이 한 쌍의 강자성 재료층 사이에 형성되어, 상기 층 표면에 수직인 방향으로 전류가 흐르도록 설계된 자기 저항 효과 소자와, 상기 자기 저항 효과 소자를 두께 방향에서 샌드위치하는워드 라인들 및 비트 라인들을 포함하는 자기 메모리 장치에 있어서,
    상기 강자성 재료층들 중 한 층은 자화 고정층이고, 다른 강자성 재료층은 자화 자유층이며, 상기 자화 자유층은 FeCoB 또는 FeCoNiB를 포함하는 강자성 재료로 구성되고, 상기 자화 자유층은 2 nm 내지 8 nm 범위의 막 두께를 갖는, 자기 메모리 장치.
  5. 제 4 항에 있어서, 상기 자기 저항 효과 소자는 절연 재료 또는 반도체 재료로 이루어진 터널 장벽층을 상기 중간층으로서 이용하는 터널 자기 저항 효과 소자인, 자기 메모리 장치.
  6. 제 4 항에 있어서, 상기 자기 저항 효과 소자는 적층 페리 구조를 갖는, 자기 메모리 장치.
KR1020030042044A 2002-06-26 2003-06-26 자기 저항 효과 소자 및 자기 메모리 장치 KR100991674B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00186791 2002-06-26
JP2002186791A JP3729159B2 (ja) 2002-06-26 2002-06-26 磁気メモリ装置

Publications (2)

Publication Number Publication Date
KR20040002751A true KR20040002751A (ko) 2004-01-07
KR100991674B1 KR100991674B1 (ko) 2010-11-04

Family

ID=29774147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042044A KR100991674B1 (ko) 2002-06-26 2003-06-26 자기 저항 효과 소자 및 자기 메모리 장치

Country Status (3)

Country Link
US (1) US6831314B2 (ko)
JP (1) JP3729159B2 (ko)
KR (1) KR100991674B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219931B1 (ko) * 2004-11-01 2013-01-08 소니 주식회사 기억 소자 및 메모리

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204742A (ja) * 1998-01-20 1999-07-30 Sony Corp メモリ及び情報機器
JP4100025B2 (ja) * 2002-04-09 2008-06-11 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
JP4399211B2 (ja) * 2002-12-21 2010-01-13 株式会社ハイニックスセミコンダクター バイオセンサー
US7141208B2 (en) * 2003-04-30 2006-11-28 Hitachi Metals, Ltd. Fe-Co-B alloy target and its production method, and soft magnetic film produced by using such target, and magnetic recording medium and TMR device
US6951780B1 (en) * 2003-12-18 2005-10-04 Matrix Semiconductor, Inc. Selective oxidation of silicon in diode, TFT, and monolithic three dimensional memory arrays
US7130167B2 (en) * 2004-03-03 2006-10-31 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having improved synthetic free layer
WO2005088745A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency 磁気抵抗素子及びその製造方法
US7148072B2 (en) * 2004-05-28 2006-12-12 Hitachi Global Storage Technologies Netherlands B.V. Method and apparatus for oxidizing conductive redeposition in TMR sensors
JP2006319259A (ja) * 2005-05-16 2006-11-24 Fujitsu Ltd 強磁性トンネル接合素子、これを用いた磁気ヘッド、磁気記録装置、および磁気メモリ装置
JP2007052886A (ja) * 2005-08-19 2007-03-01 Alps Electric Co Ltd 垂直磁気記録ヘッド
JP2007095750A (ja) * 2005-09-27 2007-04-12 Canon Anelva Corp 磁気抵抗効果素子
US8582252B2 (en) * 2005-11-02 2013-11-12 Seagate Technology Llc Magnetic layer with grain refining agent
JP2007305768A (ja) * 2006-05-11 2007-11-22 Tdk Corp トンネル磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法及び磁気メモリの製造方法
US7710687B1 (en) * 2006-09-13 2010-05-04 Hutchinson Technology Incorporated High conductivity ground planes for integrated lead suspensions
US7830641B2 (en) * 2007-04-17 2010-11-09 Hitachi Global Storage Technologies Netherlands B.V. Tunneling magnetoresistive (TMR) sensor with a Co-Fe-B free layer having a negative saturation magnetostriction
JPWO2009110119A1 (ja) * 2008-03-06 2011-07-14 富士電機ホールディングス株式会社 強磁性トンネル接合素子および強磁性トンネル接合素子の駆動方法
WO2011111473A1 (ja) * 2010-03-10 2011-09-15 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
JP5725735B2 (ja) 2010-06-04 2015-05-27 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2012069694A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 磁気メモリ
JP6029020B2 (ja) * 2011-05-20 2016-11-24 国立大学法人東北大学 磁気メモリ素子および磁気メモリ
JP2013016530A (ja) * 2011-06-30 2013-01-24 Sony Corp 記憶素子およびその製造方法ならびに記憶装置
CN105146899B (zh) 2015-10-13 2018-01-30 葛翔 接发器
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2933056B2 (ja) * 1997-04-30 1999-08-09 日本電気株式会社 磁気抵抗効果素子並びにこれを用いた磁気抵抗効果センサ、磁気抵抗検出システム及び磁気記憶システム
JP3836294B2 (ja) * 2000-03-27 2006-10-25 株式会社日立グローバルストレージテクノロジーズ 磁気ヘッド、及びこれを用いた磁気記録再生装置
US20020036876A1 (en) * 2000-09-06 2002-03-28 Yasuhiro Kawawake Magnetoresistive element, method for manufacturing the same, and magnetic device using the same
US6730949B2 (en) * 2001-03-22 2004-05-04 Kabushiki Kaisha Toshiba Magnetoresistance effect device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219931B1 (ko) * 2004-11-01 2013-01-08 소니 주식회사 기억 소자 및 메모리

Also Published As

Publication number Publication date
JP3729159B2 (ja) 2005-12-21
JP2004031694A (ja) 2004-01-29
US6831314B2 (en) 2004-12-14
KR100991674B1 (ko) 2010-11-04
US20040001372A1 (en) 2004-01-01

Similar Documents

Publication Publication Date Title
KR100991674B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
KR100989792B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치
KR101055595B1 (ko) 자기저항 소자 및 자기 메모리 장치
KR100995464B1 (ko) 자기 저항 효과 소자 및 자기 메모리 장치, 자기 저항효과 소자 및 자기 메모리 장치의 제조 방법
KR20050039842A (ko) 자기 저항 효과 소자 및 자기 메모리 장치
US6992868B2 (en) Magnetoresistive effect element and magnetic memory device
JP2005203702A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2004146614A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2004063592A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2004022599A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP2005203443A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2005203701A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2004031605A (ja) 磁気抵抗効果素子および磁気メモリ装置とこれらの製造方法
JP2009218611A (ja) 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161021

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 9