KR20040002221A - storage node of semiconductor device and manufacturing method using the same - Google Patents
storage node of semiconductor device and manufacturing method using the same Download PDFInfo
- Publication number
- KR20040002221A KR20040002221A KR1020020037667A KR20020037667A KR20040002221A KR 20040002221 A KR20040002221 A KR 20040002221A KR 1020020037667 A KR1020020037667 A KR 1020020037667A KR 20020037667 A KR20020037667 A KR 20020037667A KR 20040002221 A KR20040002221 A KR 20040002221A
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- storage node
- box
- forming
- trench
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체소자의 저장전극 및 그 제조방법에 관한 것으로, 보다 상세하게 저장전극의 표면적을 증가시켜 정전용량을 확보하는 반도체소자의 저장전극 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a storage electrode of a semiconductor device and a method of manufacturing the same, and more particularly, to a storage electrode of a semiconductor device and a method of manufacturing the same, which secure a capacitance by increasing the surface area of the storage electrode.
최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있다.Recently, due to the trend toward higher integration of semiconductor devices, it is difficult to form capacitors with sufficient capacitance due to a decrease in cell size.
특히, 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 반도체기판 상에 세로 및 가로 방향으로 워드선들과 비트선들이 직교배치되어 있으며, 두개의 게이트에 걸쳐 캐패시터가 형성되어 있고, 상기 캐패시터의 중앙에 콘택홀이 형성되어 있다.In particular, in a DRAM device including one MOS transistor and a capacitor, word lines and bit lines are orthogonally arranged in a vertical and horizontal direction on a semiconductor substrate, and capacitors are formed across two gates, and a capacitor is disposed at the center of the capacitor. A contact hole is formed.
이때, 상기 캐패시터는 주로 다결정실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오.(oxide-nitride-oxide)막을 유전체로 사용하고 있는데, 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.In this case, the capacitor mainly uses an oxide film, a nitride film, or an O.O. (oxide-nitride-oxide) film as a dielectric, using polycrystalline silicon as a conductor, and a capacitance of a capacitor that occupies a large area in a chip. While reducing the area, reducing the area becomes an important factor for high integration of the DRAM device.
따라서, C=(ε0 × εr × A) / T (여기서, ε0 은 진공 유전율(permitivity of vacuum), εr 은 유전막의 유전상수(dielectric constant), A 는 캐패시터의 표면적, T 는 유전막의 두께)로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법이 있다.Therefore, C = (ε0 × εr × A) / T, where ε0 is the permittivity of vacuum, εr is the dielectric constant of the dielectric film, A is the surface area of the capacitor, and T is the thickness of the dielectric film. In order to increase the capacitance C of the displayed capacitor, a material having a high dielectric constant is used as the dielectric, a thin dielectric film is formed, or the surface area of the capacitor is increased.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 저장전극 형성방법을 설명한다.Hereinafter, a method of forming a storage electrode of a semiconductor device according to the related art will be described with reference to the accompanying drawings.
도 1 은 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 공정단면도이다.1 is a cross-sectional view illustrating a method of forming a storage electrode of a semiconductor device according to the prior art.
먼저, 반도체기판(11)에 활성영역을 정의하는 소자분리절연막(도시안됨)을 형성한다.First, an element isolation insulating film (not shown) defining an active region is formed on the semiconductor substrate 11.
다음, 상기 반도체기판(11) 상부에 게이트절연막(도시안됨)을 형성하고, 게이트전극(도시안됨) 및 소오스/드레인접합영역으로 이루어지는 트랜지스터를 형성한 후 전체표면 상부에 제1층간절연막(13)을 형성한다.Next, a gate insulating film (not shown) is formed on the semiconductor substrate 11, and a transistor including a gate electrode (not shown) and a source / drain junction region is formed, and then the first interlayer insulating film 13 is formed on the entire surface. To form.
그 다음, 비트라인 콘택 및 저장전극 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 이용한 사진식각공정으로 상기 제1층간절연막(13)을 식각하여 콘택홀(도시안됨)을 형성한 후 상기 콘택홀을 매립하는 랜딩플러그(15)를 형성한다.Then, the first interlayer insulating layer 13 is etched to form a contact hole (not shown) by a photolithography process using a contact mask that exposes portions intended as bit line contacts and storage electrode contacts. A landing plug 15 to be embedded is formed.
다음, 전체표면 상부에 제2층간절연막(17)을 형성한다.Next, a second interlayer insulating film 17 is formed over the entire surface.
그 다음, 저장전극 콘택 마스크를 이용한 사진식각공정으로 상기 제2층간절연막(17)를 식각하여 저장전극 콘택홀(도시안됨)을 형성한다.Next, the second interlayer insulating layer 17 is etched by a photolithography process using a storage electrode contact mask to form a storage electrode contact hole (not shown).
다음, 전체표면 상부에 저장전극 콘택플러그용 도전층(도시안됨)을 증착한 후 평탄화식각공정으로 제거하여 상기 저장전극 콘택홀을 통하여 상기 랜딩플러그(15)에 접속되는 저장전극 콘택플러그(19)를 형성한다.Next, a storage electrode contact plug 19 connected to the landing plug 15 through the storage electrode contact hole is formed by depositing a conductive layer for a storage electrode contact plug (not shown) on the entire surface and removing the same by a planarization etching process. To form.
다음, 전체표면 상부에 식각방지막(21) 및 코아절연막(도시안됨)을형성한다. 이때, 상기 식각방지막(21)은 질화막으로 형성된 것이다.Next, an etch stop film 21 and a core insulating film (not shown) are formed over the entire surface. In this case, the etch stop layer 21 is formed of a nitride film.
그 다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 코아절연막과 식각방지막(21)을 식각하여 상기 저장전극 콘택플러그(19)를 노출시키는 트렌치(도시안됨)를 형성한다.Next, the core insulation layer and the etch stop layer 21 are etched by a photolithography process using a storage electrode mask to form a trench (not shown) exposing the storage electrode contact plug 19.
다음, 전체표면 상부에 저장전극용 도전층(도시안됨)을 소정 두께 증착한다.Next, a conductive layer (not shown) for a storage electrode is deposited to a predetermined thickness on the entire surface.
그 다음, 전체표면 상부에 감광막(도시안됨)을 도포한다.Then, a photosensitive film (not shown) is applied over the entire surface.
그 다음, 상기 감광막 및 저장전극용 도전을 평탄화식각공정으로 제거하여 실린더형 저장전극(23)을 형성한다. (도 1 참조)Next, the conductive for the photosensitive film and the storage electrode is removed by a planarization etching process to form the cylindrical storage electrode 23. (See Figure 1)
그 후, 상기 감광막을 제거하고, 유전체막 및 플레이트전극을 형성하여 캐패시터를 완성한다.Thereafter, the photosensitive film is removed, and a dielectric film and a plate electrode are formed to complete the capacitor.
상기와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법은, 반도체소자의 고집적화에 의해 소자의 크기가 작아져 필요한 정전용량을 확보하기 위하여 저장전극을 실린더형과 같은 3차원구조로 형성함으로써 저장전극의 표면적을 증가시켰다. 그러나, 상기 실린더형 저장전극만으로 필요한 정전용량을 확보하기 어렵고, 저장전극을 분리하기 위한 평탄화공정 시 상기 저장전극의 상부가 부러져 저장전극 간에 브리지를 유발시키는 등 소자의 신뢰성 및 수율을 저하시키는 문제점이 있다.As described above, in the method of forming a storage electrode of a semiconductor device according to the related art, the storage electrode is formed by forming a storage electrode in a three-dimensional structure such as a cylinder in order to secure a necessary capacitance by reducing the size of the device due to high integration of the semiconductor device. Increased surface area. However, it is difficult to secure the required capacitance only by the cylindrical storage electrode, and in the planarization process for separating the storage electrode, the upper part of the storage electrode is broken, causing a bridge between the storage electrodes, thereby reducing the reliability and yield of the device. have.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 박스형 저장전극과 실린더형 저장전극으로 구성되는 2중 구조의 저장전극을 형성함으로써 저장전극의표면적을 증가시키는 동시에 공정의 안정성을 확보할 수 있는 반도체소자의 저장전극 및 그 제조방법을 제공하는데 그 목적이 있다.The present invention is to solve the above problems of the prior art, by forming a storage electrode having a dual structure consisting of a box-type storage electrode and a cylindrical storage electrode can increase the surface area of the storage electrode and at the same time ensure the stability of the process It is an object of the present invention to provide a storage electrode of a semiconductor device and a method of manufacturing the same.
도 1 은 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도.1 is a cross-sectional view illustrating a method of forming a storage electrode of a semiconductor device according to the related art.
도 2a 내지 도 2j 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도.2A to 2J are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device according to the present invention.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
11, 31 : 반도체기판 13, 33 : 제1층간절연막11, 31: semiconductor substrate 13, 33: first interlayer insulating film
15, 35 : 랜딩플러그 17, 37 : 제2층간절연막15, 35: landing plug 17, 37: second interlayer insulating film
19, 39 : 저장전극 콘택플러그 21, 41 : 식각방지막19, 39: storage electrode contact plug 21, 41: etching prevention film
23, 63 : 실린더형 저장전극 43 : 제1코아절연막23, 63: cylindrical storage electrode 43: the first core insulating film
45 : 제1감광막패턴 47 : 제1트렌치45: first photosensitive film pattern 47: first trench
49 : 제1저장전극용 도전층 51 : 박스형 저장전극49: conductive layer for first storage electrode 51: box-type storage electrode
53 : 제2코아절연막 55 : 제2감광막패턴53: second core insulating film 55: second photosensitive film pattern
57 : 제2트렌치 59 : 제2저장전극용 도전층57: second trench 59: conductive layer for second storage electrode
61 : 희생절연막61: sacrificial insulating film
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 저장전극은,The storage electrode of the semiconductor device according to the present invention for achieving the above object,
반도체기판 상부에 저장전극 콘택플러그를 구비하는 층간절연막과,An interlayer insulating film having a storage electrode contact plug on the semiconductor substrate;
상기 콘택플러그에 접속되는 박스형 저장전극과,A box-type storage electrode connected to the contact plug,
상기 박스형 저장전극에 적층되어 구비되는 실린더형 저장전극으로 이루어지는 것을 특징으로 한다.Characterized in that it consists of a cylindrical storage electrode is stacked on the box-type storage electrode.
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 저장전극 형성방법은,Method for forming a storage electrode of a semiconductor device according to the present invention for achieving the above object,
반도체기판 상부에 저장전극 콘택플러그가 구비되는 층간절연막을 형성하는 공정과,Forming an interlayer insulating film having a storage electrode contact plug on the semiconductor substrate;
전체표면 상부에 식각방지막과 제1코아절연막을 형성하는 공정과,Forming an etch stop layer and a first core insulating layer over the entire surface;
저장전극으로 예정되는 부분을 노출시키는 제1저장전극 마스크를 이용한 사진식각공정으로 상기 제1코아절연막과 식각방지막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 제1트렌치를 형성하는 공정과,Forming a first trench for exposing the storage electrode contact plug by etching the first core insulating layer and the etch stop layer by a photolithography process using a first storage electrode mask to expose a predetermined portion of the storage electrode;
상기 제1트렌치를 매립하는 박스형 저장전극을 형성하는 공정과,Forming a box-type storage electrode filling the first trench;
전체표면 상부에 제2코아절연막을 형성하는 공정과,Forming a second core insulating film over the entire surface;
저장전극으로 예정되는 부분을 노출시키는 제2저장전극 마스크를 이용한 사진식각공정으로 상기 제2코아절연막을 식각하여 상기 박스형 저장전극을 노출시키는 제2트렌치를 형성하는 공정과,Forming a second trench to expose the box-type storage electrode by etching the second core insulating layer by a photolithography process using a second storage electrode mask to expose a predetermined portion of the storage electrode;
상기 박스형 저장전극에 접속되는 실린더형 저장전극을 형성하는 공정을 포함하는 것을 특징으로 한다.And forming a cylindrical storage electrode connected to the box-type storage electrode.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 저장전극 형성방법을 설명한다.Hereinafter, a method of forming a storage electrode of a semiconductor device according to the related art will be described with reference to the accompanying drawings.
도 2a 내지 도 2j 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정단면도이다.2A through 2J are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device according to the present invention.
먼저, 반도체기판(31)에 활성영역을 정의하는 소자분리절연막(도시안됨)을 형성한다.First, an element isolation insulating film (not shown) defining an active region is formed on the semiconductor substrate 31.
다음, 상기 반도체기판(31) 상부에 게이트절연막(도시안됨)을 형성하고, 게이트전극(도시안됨) 및 소오스/드레인접합영역으로 이루어지는 트랜지스터를 형성한 후 전체표면 상부에 제1층간절연막(33)을 형성한다.Next, a gate insulating film (not shown) is formed on the semiconductor substrate 31, a transistor including a gate electrode (not shown) and a source / drain junction region is formed, and then a first interlayer insulating film 33 is formed on the entire surface. To form.
그 다음, 비트라인 콘택 및 저장전극 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 이용한 사진식각공정으로 상기 제1층간절연막(33)을 식각하여 콘택홀(도시안됨)을 형성한 후 상기 콘택홀을 매립하는 랜딩플러그(35)를 형성한다.Next, the first interlayer insulating layer 33 is etched to form a contact hole (not shown) by a photolithography process using a contact mask that exposes portions intended as bit line contacts and storage electrode contacts, and then the contact holes are formed. A landing plug 35 to be embedded is formed.
다음, 전체표면 상부에 제2층간절연막(37)을 형성한다.Next, a second interlayer insulating film 37 is formed over the entire surface.
그 다음, 저장전극 콘택 마스크를 이용한 사진식각공정으로 상기 제2층간절연막(37)를 식각하여 저장전극 콘택홀(도시안됨)을 형성한다.Next, the second interlayer insulating layer 37 is etched by a photolithography process using a storage electrode contact mask to form a storage electrode contact hole (not shown).
다음, 전체표면 상부에 저장전극 콘택플러그용 도전층(도시안됨)을 증착한후 평탄화식각공정으로 제거하여 상기 저장전극 콘택홀을 통하여 상기 랜딩플러그(35)에 접속되는 저장전극 콘택플러그(39)를 형성한다.Next, a storage electrode contact plug 39 connected to the landing plug 35 through the storage electrode contact hole is formed by depositing a conductive layer for a storage electrode contact plug (not shown) on the entire surface and removing the same by a planarization etching process. To form.
다음, 전체표면 상부에 식각방지막(41) 및 제1코아절연막(43)을 형성한다. 이때, 상기 식각방지막(41)은 질화막으로 형성되고, 상기 제1코아절연막(43)은 PE-TEOS막으로 형성된 것이다. (도 2a 참조)Next, an etch stop layer 41 and a first core insulating layer 43 are formed on the entire surface. In this case, the etch stop layer 41 is formed of a nitride layer, and the first core insulating layer 43 is formed of a PE-TEOS layer. (See Figure 2A)
그 다음, 상기 제1코아절연막(43) 상부에 제1감광막(도시안됨)을 도포한다.Next, a first photosensitive film (not shown) is coated on the first core insulating film 43.
다음, 저장전극으로 예정되는 부분을 노출시키는 제1저장전극 마스크를 이용한 사진공정으로 상기 제1감광막을 노광 및 현상하여 제1감광막패턴(45)을 형성한다. (도 2b 참조)Next, the first photoresist layer is exposed and developed by a photolithography process using a first storage electrode mask exposing a portion intended as a storage electrode to form a first photoresist layer pattern 45. (See Figure 2b)
그 다음, 상기 제1괌광막패턴(45)을 식각마스크로 상기 제1코아절연막(43)과 식각방지막(41)을 식각하여 상기 저장전극 콘택플러그(39)를 노출시키는 제1트렌치(47)를 형성한다. 이때, 상기 식각공정은 과도식각으로 진행되어 상기 제2층간절연막(37) 및 저장전극 콘택플러그(39)가 소정 두께 제거된다.Next, the first trench 47 exposing the storage electrode contact plug 39 by etching the first core insulating layer 43 and the etch stop layer 41 using the first Guam photonic pattern 45 as an etch mask. To form. In this case, the etching process is performed by the transient etching to remove the second interlayer insulating film 37 and the storage electrode contact plug 39 by a predetermined thickness.
다음, 상기 제1감광막패턴(45)을 제거한다. (도 2c 참조)Next, the first photoresist pattern 45 is removed. (See Figure 2c)
그 다음, 전체표면 상부에 제1저장전극용 도전층(49)을 형성한다. 이때, 상기 제1저장전극용 도전층(49)은 다결정실리콘층을 이용하여 상기 제1트렌치(47)가 완전히 매립되도록 형성한다. (도 2d 참조)Next, the first storage electrode conductive layer 49 is formed over the entire surface. In this case, the first storage electrode conductive layer 49 is formed to completely fill the first trench 47 by using a polysilicon layer. (See FIG. 2D)
다음, 상기 제1저장전극용 도전층(49)을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 평탄화시켜 박스형 저장전극(51)을 형성하되, 상기 CMP공정은 상기 제1코아절연막(43)을 연마장벽으로 이용하여 실시된다. (도 2e 참조)Next, the first storage electrode conductive layer 49 is planarized by a chemical mechanical polishing (CMP) process to form a box-type storage electrode 51, wherein the CMP process is performed using the first core insulation layer. (43) is used as the polishing barrier. (See Figure 2E)
그 다음, 전체표면 상부에 제2코아절연막(53)을 형성한다. 이때, 상기 제2코아절연막(53)은 PE-TEOS막으로 형성된 것이다.Next, a second core insulating film 53 is formed over the entire surface. In this case, the second core insulation layer 53 is formed of a PE-TEOS layer.
다음, 상기 제2코아절연막(53) 상부에 제2감광막(도시안됨)을 도포한다.Next, a second photoresist film (not shown) is coated on the second core insulation film 53.
그 다음, 저장전극으로 예정되는 부분을 노출시키는 제2저장전극 마스크를 이용한 사진공정으로 상기 제2감광막을 노광 및 현상하여 제2감광막패턴(55)을 형성한다. 이때, 상기 제2저장전극 마스크가 노출시키는 부분은 상기 제1저장전극 마스크가 노출시키는 부분보다 좁은 부분을 노출시킴으로써 중첩 마진이 확보된다. (도 2f 참조)Next, the second photoresist film is exposed and developed by a photolithography process using a second storage electrode mask exposing a portion intended as a storage electrode to form a second photoresist film pattern 55. In this case, the overlapping margin is secured by exposing the portion exposed by the second storage electrode mask to a portion narrower than the portion exposed by the first storage electrode mask. (See Figure 2f)
다음, 상기 제2감광막패턴(55)을 식각마스크로 상기 제2코아절연막(53)을 식각하여 상기 박스형 저장전극(51)을 노출시키는 제2트렌치(57)를 형성한다. (도 2g 참조)Next, the second core insulation layer 53 is etched using the second photoresist layer pattern 55 as an etch mask to form a second trench 57 exposing the box-type storage electrode 51. (See Figure 2g)
그 다음, 상기 제2감광막패턴(55)을 제거한다.Next, the second photoresist pattern 55 is removed.
다음, 전체표면 상부에 제2저장전극용 도전층(59)을 소정 두께 형성한다. 이때, 상기 제2저장전극용 도전층(59)은 다결정실리콘층으로 형성된 것이다. (도 2h 참조)Next, the second storage electrode conductive layer 59 is formed to have a predetermined thickness on the entire surface. In this case, the second storage electrode conductive layer 59 is formed of a polysilicon layer. (See Figure 2H)
그 다음, 전체표면 상부에 희생절연막(61)을 형성하여 평탄화시킨다. 이때, 상기 희생절연막(61)은 USG(undoped silicate glass)막으로 형성된 것이다.Thereafter, a sacrificial insulating film 61 is formed over the entire surface to planarize. In this case, the sacrificial insulating layer 61 is formed of a USG (undoped silicate glass) film.
다음, 상기 희생절연막(61) 및 제2저장전극용 도전층(59)을 CMP공정으로 제거하여 상기 박스형 저장전극(51)에 접속되는 실린더형 저장전극(63)을 형성한다.이때, 상기 CMP공정은 상기 제2코아절연막(53)을 연마장벽으로 사용하여 실시된다. (도 2i 참조)Next, the sacrificial insulating layer 61 and the second storage electrode conductive layer 59 are removed by a CMP process to form a cylindrical storage electrode 63 connected to the box-type storage electrode 51. The process is carried out using the second core insulating film 53 as a polishing barrier. (See Figure 2i)
그 다음, 상기 실린더형 저장전극(63) 내에 잔류하는 희생절연막(61)을 제거한다. (도 2j 참조)Next, the sacrificial insulating film 61 remaining in the cylindrical storage electrode 63 is removed. (See Figure 2J)
그 후, 상기 감광막을 제거하고, 유전체막 및 플레이트전극을 형성하여 캐패시터를 완성한다.Thereafter, the photosensitive film is removed, and a dielectric film and a plate electrode are formed to complete the capacitor.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 및 그 제조방법은, 박스형 저장전극과 실린더형 저장전극으로 이루어지는 2중 구조의 저장전극을 형성함으로써 단일 구조를 갖는 저장전극에 비해 표면적을 증가시켜 정전용량을 확보할 수 있고, 그에 따른 반도체소자의 고집적화를 유리하게 하는 이점이 있다.As described above, the storage electrode of the semiconductor device and the method of manufacturing the same according to the present invention increase the surface area compared to the storage electrode having a single structure by forming a storage electrode having a dual structure consisting of a box-type storage electrode and a cylindrical storage electrode. It is possible to secure the capacitance, thereby advantageously increasing the integration of the semiconductor device.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020037667A KR100764336B1 (en) | 2002-06-29 | 2002-06-29 | storage node of semiconductor device and manufacturing method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020037667A KR100764336B1 (en) | 2002-06-29 | 2002-06-29 | storage node of semiconductor device and manufacturing method using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040002221A true KR20040002221A (en) | 2004-01-07 |
| KR100764336B1 KR100764336B1 (en) | 2007-10-05 |
Family
ID=37313927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020037667A KR100764336B1 (en) | 2002-06-29 | 2002-06-29 | storage node of semiconductor device and manufacturing method using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100764336B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7049203B2 (en) | 2003-04-30 | 2006-05-23 | Samsung Electronics Co., Ltd. | Semiconductor device having a capacitor and method of fabricating same |
| KR100756788B1 (en) * | 2006-07-28 | 2007-09-07 | 주식회사 하이닉스반도체 | Method for manufacturing of semiconductor device |
| US9053971B2 (en) | 2012-10-23 | 2015-06-09 | Samsung Electronics Co., Ltd. | Semiconductor devices having hybrid capacitors and methods for fabricating the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09283719A (en) * | 1996-04-09 | 1997-10-31 | Hitachi Ltd | Semiconductor integrated circuit device and manufacture of the device |
| KR100308622B1 (en) * | 1999-04-12 | 2001-11-01 | 윤종용 | Dram cell capacitor and manufacturing method thereof |
| TW440992B (en) * | 2000-03-06 | 2001-06-16 | United Microelectronics Corp | Manufacturing method for wide-bottom box capacitor with semi-spherical silicon grains |
| KR20020034468A (en) * | 2000-11-02 | 2002-05-09 | 박종섭 | Method of manufacturing a semiconductor device |
| JP2002083881A (en) * | 2001-07-09 | 2002-03-22 | Nec Corp | Semiconductor device and production method therefor |
-
2002
- 2002-06-29 KR KR1020020037667A patent/KR100764336B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7049203B2 (en) | 2003-04-30 | 2006-05-23 | Samsung Electronics Co., Ltd. | Semiconductor device having a capacitor and method of fabricating same |
| KR100756788B1 (en) * | 2006-07-28 | 2007-09-07 | 주식회사 하이닉스반도체 | Method for manufacturing of semiconductor device |
| US7727850B2 (en) | 2006-07-28 | 2010-06-01 | Hynix Semiconductor, Inc | Method for forming capacitor of semiconductor device |
| US9053971B2 (en) | 2012-10-23 | 2015-06-09 | Samsung Electronics Co., Ltd. | Semiconductor devices having hybrid capacitors and methods for fabricating the same |
| US9331140B2 (en) | 2012-10-23 | 2016-05-03 | Samsung Electronics Co., Ltd. | Semiconductor devices having hybrid capacitors and methods for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100764336B1 (en) | 2007-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| KR100764336B1 (en) | storage node of semiconductor device and manufacturing method using the same | |
| KR20010069118A (en) | The method of fabricating cylindrical capacitor having hemi-spherical grain on its inner surface | |
| KR100457161B1 (en) | A method for forming a storage node of a semiconductor device | |
| KR100305024B1 (en) | Manufacturing method of semiconductor device | |
| KR100513364B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| KR100400327B1 (en) | Forming method for capacitor of semiconductor device | |
| KR20040002287A (en) | Forming method for storage node of semiconductor device | |
| KR20040002277A (en) | Manufacturing method storage node of semiconductor device | |
| KR100546112B1 (en) | Manufacturing method of semiconductor device | |
| KR100609535B1 (en) | A method for forming a capacitor of a semiconductor device | |
| KR100431819B1 (en) | A method for forming a capacitor of a semiconductor device | |
| KR20010061085A (en) | A method for forming a capacitor of semiconductor device | |
| KR20010056084A (en) | Method for fabricating capacitor of memory cell | |
| KR100866707B1 (en) | Forming method for storage node of semiconductor device | |
| KR960013644B1 (en) | Capacitor manufacture method | |
| KR20040002247A (en) | forming method for storage node of semiconductor device | |
| KR20040002209A (en) | Forming method for storage node of semiconductor device | |
| KR100637688B1 (en) | A method for forming a capacitor of a semiconductor device | |
| KR20030033696A (en) | Forming method for capacitor of semiconductor device | |
| KR20040006146A (en) | Forming method for storage node of semiconductor device | |
| KR20040060317A (en) | A method for forming a storage node of a semiconductor device | |
| KR20030003306A (en) | Method for fabricating a landing plug of semiconductor device | |
| KR20000042489A (en) | Method for making storage electrode of semiconductor device | |
| KR20040061274A (en) | A method for forming a capacitor of a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |