KR20040000139A - 화학적기계연마 방법 - Google Patents
화학적기계연마 방법 Download PDFInfo
- Publication number
- KR20040000139A KR20040000139A KR1020020035293A KR20020035293A KR20040000139A KR 20040000139 A KR20040000139 A KR 20040000139A KR 1020020035293 A KR1020020035293 A KR 1020020035293A KR 20020035293 A KR20020035293 A KR 20020035293A KR 20040000139 A KR20040000139 A KR 20040000139A
- Authority
- KR
- South Korea
- Prior art keywords
- polishing
- slurry
- particle size
- polished
- chemical mechanical
- Prior art date
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000000126 substance Substances 0.000 title claims description 9
- 239000002245 particle Substances 0.000 claims abstract description 41
- 239000002002 slurry Substances 0.000 claims abstract description 36
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
본 발명은 화학적기계연마(Chemical Mechanical Polishing) 방법을 개시한다. 개시된 본 발명의 화학적기계연마 방법은, 소정의 하지층에 의해 표면 단차가 발생된 연마 대상층을 슬러리에 의한 화학 반응과 연마패드에 의한 기계적 가공에 의해 평탄화시키는 화학적기계연마 방법에 있어서, 상기 연마 대상층의 표면 단차가 제거되도록 입자 크기가 큰 슬러리를 사용하여 최종 연마 두께 보다 작은 두께까지 1차로 연마하고, 상기 1차 연마된 연마 대상층의 표면을 입자 크기가 작은 슬러리를 사용하여 최종 연마 두께까지 2차로 연마하는 것을 특징으로 한다. 본 발명에 따르면, 연마 초기에는 입자 크기가 큰 슬러리를 사용하고, 그리고, 연마 말기에는 입자 크기가 작은 슬러리를 사용함으로써, 단차제거능력을 향상시키면서 공정 시간을 단축시킬 수 있고, 아울러, 마이크로스크래치 등의 결함 발생을 방지할 수 있다.
Description
본 발명은 화학적기계연마(Chemical Mechanical Polishing) 방법에 관한 것으로, 특히, 화학적기계연마 공정의 단차제거능력을 향상시키면서 공정 시간을 단축시킴과 동시에 마이크로스크래치의 발생을 방지하기 위한 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라, 리소그라피 공정의 요구 조건에 부합하기 위해서 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정을 이용한 층간절연막의 평탄화가 필수적으로 되었다.
이러한 CMP 공정은 슬러리(slurry)에 의한 화학 반응과 연마패드(polishing pad)에 의한 기계적 가공이 동시에 수행되는 평탄화 공정으로서, 표면 평탄화를 위해 기존에 이용되어져 왔던 리플로우(reflow) 공정 또는 에치-백(etch-back) 공정 등과 비교해서 글로벌 평탄화를 얻을 수 있고, 또한, 저온에서 수행될 수 있다는 잇점을 갖는다.
또한, 상기 CMP 공정은 평탄화 공정으로 제안된 것이지만, 최근에 들어서는, 얕은 접합 소자분리(shallow trench isolation) 공정은 물론 콘택 플러그 형성을 위한 폴리실리콘막의 식각 및 금속배선의 형성을 위한 금속막의 식각 공정에 필수적으로 이용되고 있으며, 그 이용 분야가 점차 확대되고 있는 추세이다.
한편, 이와 같은 CMP 공정은 일반적으로 한 종류의 슬러리를 사용하여 연마 대상층을 원하는 두께까지 연마하며, 여기서, 상기 슬러리로는 작은 입자 크기의 슬러리 및 큰 입자 크기의 슬러리 중에서 어느 하나가 사용된다.
그러나, 한 종류의 슬러리만을 사용하는 종래의 CMP 공정은, 입자 크기가 작은 슬러리를 사용하는 경우 균일한 연마가 가능한 반면 연마속도가 떨어져 연마하는데 많은 시간이 소요되고 단차제거능력이 떨어지는 현상이 발생되고, 이에 반해, 입자 크기가 큰 슬러리를 사용하는 경우 연마속도가 빨라서 연마 시간을 줄일 수 있고 단차제거능력 또한 양호하지만, 마이크로스크래치(microscratch) 등의 결함(defect)이 유발된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 단차제거능력을 향상시키면서 공정 시간을 단축시키고, 아울러, 마이크로스크레치의 발생을 방지할 수 있는 CMP 방법을 제공함에 그 목적이 있다.
도 1은 본 발명의 실시예에 따른 화학적기계연마 공정을 설명하기 위한 단면도.
도 2 및 도 3은 슬러리 입자 크기에 따른 연마 특성을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 반도체 기판 2 : 금속배선
3 : 층간절연막 A : 1차 연마 타겟
B : 2차 연마 타겟 11 : 큰 입자
12 : 작은 입자
상기와 같은 목적을 달성하기 위하여, 본 발명은, 소정의 하지층에 의해 표면 단차가 발생된 연마 대상층을 슬러리에 의한 화학 반응과 연마패드에 의한 기계적 가공에 의해 평탄화시키는 CMP 방법에 있어서, 상기 연마 대상층의 표면 단차가 제거되도록 입자 크기가 큰 슬러리를 사용하여 최종 연마 두께 보다 작은 두께까지 1차로 연마하고, 상기 1차 연마된 연마 대상층의 표면을 입자 크기가 작은 슬러리를 사용하여 최종 연마 두께까지 2차로 연마하는 것을 특징으로 하는 CMP 방법을 제공한다.
여기서, 상기 1차 연마와 2차 연마는 서로 다른 정반(platen) 상에서 각각 수행한다.
본 발명에 따르면, 연마 초기에는 입자 크기가 큰 슬러리를 사용하되, 연마 말기에는 입자 크기가 작은 슬러리를 사용함으로써 CMP 특성을 향상시킬 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1 내지 도 3은 본 발명의 실시예에 따른 CMP 공정을 설명하기 위한 도면들로서, 이를 설명하면 다음과 같다. 여기서, 도면부호 1은 반도체 기판, 2는 금속배선, 3은 층간절연막, 11은 큰 입자, 12는 작은 입자, A는 1차 연마 타겟, 그리고, B는 2차 연마 타겟을 각각 나타낸다.
본 발명의 실시예에 따른 CMP 방법은 소정의 하지층에 의해 야기된 층간절연막 표면의 단차를 제거함에 있어서, 연마 초기에는 입자 크기가 큰 슬러리를 사용하고, 연마 말기에는 입자 크기가 작은 슬러리를 사용하여 수행한다.
자세하게, 도 1에 도시된 바와 같이, 본 발명의 CMP 방법은 금속배선(2)에 의해 표면 단차가 발생된 층간절연막(3)을 연마함에 있어서, 먼저, 입자 크기가 큰 슬러리, 예컨데, 1∼2㎛의 입자 크기를 갖는 슬러리를 사용하여 최종 연마 두께, 즉, 도면에서 B 지점 보다 높은 A 지점을 1차 연마 타겟(target)으로 하여 1차 연마를 수행한다.
이때, 도 2에 도시된 바와 같이, 크기가 큰 입자(11)는 단차의 아랫 부분에 닿기 힘든 반면, 크기가 작은 입자(12)는 단차의 아랫 부분에 쉽게 닿기 때문에 상기 큰 입자(11)는 작은 입자(12)에 비해 상대적으로 하중을 적게 받게 되고, 이에 따라, 단차제거능력이 우수하고, 또한, 빠른 시간 내에 층간절연막(3)의 표면 단차를 제거할 수 있게 된다.
계속해서, 입자 크기가 큰 슬러리, 예컨데, 0.5㎛ 이하의 입자 크기를 갖는 슬러리를 사용하여 1차 연마된 층간절연막(3)에 대해 입자 크기가 작은 슬러리를 사용하여 최종 연마 두께인 B 지점을 2차 연마 타겟으로 하여 2차 연마를 수행한다.
이때, 도 3에 도시된 바와 같이, 작은 입자들(12)은 큰 입자(11)에 비해 층간절연막(3)의 표면에 고르게 분포되고, 특히, 접촉 면적이 작기 때문에 마이크로스크래치의 유발없이 균일한 연마를 이룰 수 있게 된다.
결국, 본 발명은 단차제거능력이 우수하고 연마속도가 빠른 입자 크기가 큰 슬러리의 잇점과 마이크로스크래치의 유발없이 균일한 연마가 가능한 입자 크기가 작은 슬러리의 잇점을 모두 이용함으로써, 단차제거능력의 향상 및 빠른 연마 속도를 얻을 수 있으며, 아울러, 마이크로스크래치 등의 결함 발생을 방지할 수 있다.
한편, 상기 입자 크기가 큰 슬러리를 이용한 1차 연마와 입자 크기가 작은 슬러리를 이용한 2차 연마는 서로 다른 정반(platen) 상에서 각각 수행함이 바람직하다.
또한, 전술한 본 발명의 실시예에서는 연마 대상층으로서 산화막에 대해 설명하였지만, 산화막 이외의 금속막, 예컨데, 텅스텐 또는 구리에 대한 CMP 공정에 대해서도 두 종류의 슬러리를 적용함으로써 단차 제거 및 균일도 측면 모두에서 우수한 CMP 특성을 얻을 수 있다.
게다가, 상기 슬러리의 입자 크기는 솔-젤(sol-gel)법을 이용하여 자유롭게 조절하며, 특히, 작은 입자는 솔-젤법 중에서 피치니(pitchini)법을 이용한다. 또한, 슬러리로는 ZrO2, CeO2, 또는 SiO2등을 사용한다.
이상에서와 같이, 본 발명은 연마 초기에는 입자 크기가 큰 슬러리를 사용하고, 그리고, 연마 말기에는 입자 크기가 작은 슬러리를 사용함으로써 단차제거능력을 향상시키면서 연마 시간을 단축시킬 수 있고, 아울러, 마이크로스크래치 등의결함 발생을 방지할 수 있으며, 그래서, CMP 공정의 특성을 향상시킬 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (4)
- 소정의 하지층에 의해 표면 단차가 발생된 연마 대상층을 슬러리에 의한 화학 반응과 연마패드에 의한 기계적 가공에 의해 평탄화시키는 화학적기계연마 방법에 있어서,상기 연마 대상층의 표면 단차가 제거되도록 입자 크기가 큰 슬러리를 사용하여 최종 연마 두께 보다 작은 두께까지 1차로 연마하고, 상기 1차 연마된 연마 대상층의 표면을 입자 크기가 작은 슬러리를 사용하여 최종 연마 두께까지 2차로 연마하는 것을 특징으로 하는 화학적기계연마 방법.
- 제 1 항에 있어서, 상기 1차 연마와 2차 연마는 서로 다른 정반(platen) 상에서 각각 수행하는 것을 특징으로 하는 화학적기계연마 방법.
- 제 1 항에 있어서, 상기 1차 연마시의 입자 크기는 1∼2㎛인 것을 특징으로 하는 화학적기계연마 방법.
- 제 1 항에 있어서, 상기 2차 연마시의 입자 크기는 0.5㎛ 이하인 것을 특징으로 하는 화학적기계연마 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020035293A KR20040000139A (ko) | 2002-06-24 | 2002-06-24 | 화학적기계연마 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020035293A KR20040000139A (ko) | 2002-06-24 | 2002-06-24 | 화학적기계연마 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040000139A true KR20040000139A (ko) | 2004-01-03 |
Family
ID=37312191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020035293A KR20040000139A (ko) | 2002-06-24 | 2002-06-24 | 화학적기계연마 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040000139A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100614773B1 (ko) * | 2004-12-28 | 2006-08-22 | 삼성전자주식회사 | 화학 기계적 연마 방법 |
-
2002
- 2002-06-24 KR KR1020020035293A patent/KR20040000139A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100614773B1 (ko) * | 2004-12-28 | 2006-08-22 | 삼성전자주식회사 | 화학 기계적 연마 방법 |
| US7713879B2 (en) | 2004-12-28 | 2010-05-11 | Samsung Electronics Co., Ltd. | Chemical mechanical polishing method |
| US8592315B2 (en) | 2004-12-28 | 2013-11-26 | Samsung Electronics Co., Ltd. | Chemical mechanical polishing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100233349B1 (ko) | 금속 패턴 형성 방법 | |
| WO1999046081A1 (en) | Multi-step chemical mechanical polishing process and device | |
| KR100570060B1 (ko) | 반도체소자의 랜딩플러그콘택 형성 방법 | |
| WO2000002235A1 (en) | Method of planarizing integrated circuits | |
| KR20040000139A (ko) | 화학적기계연마 방법 | |
| KR100256055B1 (ko) | 평탄화 개선을 위한 반도체 장치 제조 방법 | |
| Balan et al. | CMP process optimization for bonding applications | |
| US6548409B1 (en) | Method of reducing micro-scratches during tungsten CMP | |
| KR100645841B1 (ko) | 연마정지막을 이용한 폴리실리콘 플러그 형성 방법 | |
| KR20070054932A (ko) | 반도체 소자의 제조방법 | |
| KR19980075804A (ko) | 반도체 장치의 평탄화 방법 | |
| KR20000025634A (ko) | 콘택 플러그 형성을 위한 반도체소자 제조방법 | |
| KR20000044630A (ko) | 반도체 소자의 폴리실리콘 플러그 형성방법 | |
| KR20050073044A (ko) | 화학적기계연마 방법 | |
| KR0176195B1 (ko) | 반도체 장치의 배선 형성 방법 | |
| US6281128B1 (en) | Wafer carrier modification for reduced extraction force | |
| KR100734653B1 (ko) | 산화막 ｃｍｐ 방법 | |
| KR20080010996A (ko) | 반도체 소자의 랜딩플러그 형성방법 | |
| KR20070002547A (ko) | 반도체 소자의 제조방법 | |
| KR100732310B1 (ko) | 반도체소자의 화학적 기계적 연마방법 | |
| KR20020053938A (ko) | 2단계 화학적기계연마 공정을 이용한 폴리실리콘막의연마방법 | |
| US20060172539A1 (en) | Method of treating a structured surface | |
| KR20030001086A (ko) | 반도체 소자의 랜딩 플러그 콘택 형성방법 | |
| KR20000041399A (ko) | 반도체소자의 평탄화 공정을 위한 화학적기계적연마 방법 | |
| KR20050079799A (ko) | 화학적기계연마 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |