KR200349232Y1

KR200349232Y1 - 디램을내장한마이크로콘트롤러

Info

Publication number: KR200349232Y1
Application number: KR2019980028599U
Authority: KR
Inventors: 정철수
Original assignee: 주식회사 하이닉스반도체
Priority date: 1998-12-31
Filing date: 1998-12-31
Publication date: 2004-09-06
Also published as: KR20000015207U

Abstract

본 고안은 디램을 내장한 마이크로 콘트롤러에 관한 것으로, 종래 디램을 내장한 마이크로 콘트롤러에 있어서 동작모드에 상관없이 일정한 리프래시 레이트를 이용하여 상기 디램을 리프래시함으로써, 불필요하게 디램을 리프래시하여 전력소모가 심한 문제점이 있었다. 따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 데이터를 저장하는 디램과; 상기 디램에 데이터를 입출력함과 아울러 동작모드에 따라 복수의 리프래시 레이트로 상기 디램을 리프래시시키는 중앙 처리 장치로 구성한 장치를 제공하여 슬립모드시 최대 리프래시 레이트를 이용하여 디램을 리프래시함으로써, 전력소모를 최소화시킨 효과가 있다.

Description

디램을 내장한 마이크로 콘트롤러{MICRO CONTROL UNIT HAVING DYNAMIC RANDOM ACCESS MEMORY}

본 고안은 디램을 내장한 마이크로 콘트롤러에 관한 것으로, 특히 디램을 내장한 마이크로 콘트롤러에 있어서 상기 마이크로 콘트롤러의 동작모드가 슬립모드(Sleep Mode)일 때, 디램의 리프래시 레이트(Refresh Rate)를 최대한 늦게 하여 전력소모를 최소화한 디램을 내장한 마이크로 콘트롤러에 관한 것이다.

도 1은 종래 디램을 내장한 마이크로 콘트롤러의 구성을 보인 블록도로서, 이에 도시된 바와 같이 데이터를 저장하는 디램(20)과; 상기 디램(20)에 데이터를 입출력함과 아울러 리프래시시키는 중앙 처리 장치(10)로 구성되며, 상기 중앙 처리 장치(10)는 상기 디램(20)의 리프래시 레이트를 저장하고 있는 메모리 제어 레지스터(11)와; 리프래시 레이트 싸이클(Refresh Rate Cycle)을 발생하는 리프래시 레이트 발생기(12)와; 상기 디램(20)에 데이터를 읽기 및 쓰기 동작을 수행함과 아울러 상기 리프래시 레이트 발생기(12)에서 발생된 리프레시 레이트 싸이클을 입력받아 상기 메모리 제어 레지스터(11)에 저장된 리프래시 레이트가 되면 상기 디램(20)을 리프래시시키는 제어부(13)로 구성되며, 이와 같이 구성된 종래 기술에 따른 동작과정을 상세히 설명한다.

우선, 마이크로 콘트롤러가 동작하는 일반모드에서 디램(20)을 이용하여 데이터를 저장함에 있어서 상기 마이크로 콘트롤러 내 중앙 처리 장치(10)는 상기 디램(20)을 주기적으로 리프래시하여 상기 디램(20)의 데이터를 유지시키게 된다.

이때, 매2 프리스케일 타임(Prescale Time)에서 매128 프리스케일 타임까지 7개의 리프래시 레이트 중 사용자가 하나의 리프래시 레이트를 선택하게 되면, 상기 중앙 처리 장치(10)는 상기 선택된 리프래시 레이트를 메모리 제어 레지스터(11)에 저장하게 된다.

즉, 상기 중앙 처리 장치(10)내 제어부(13)는 상기 메모리 제어 레지스터(11)에 상기 디램(20)의 리프래시 레이트를 결정하여 저장하게 되고, 리프래시 레이트 발생기(12)에서 발생되는 리프래시 레이트 싸이클에 따라 상기디램(20)을 리프래시시킨다.

그리고, 상기 마이크로 콘트롤러가 슬립모드로 동작하여도 상기 리프래시 레이트는 변하지 않고 계속 유지되므로, 상기 중앙 처리 장치(10)는 상기 리프래시 레이트 싸이클에 따라 상기 디램(20)을 리프래시시킨다.

상기와 같이 종래 디램을 내장한 마이크로 콘트롤러에 있어서 동작모드에 상관없이 일정한 리프래시 레이트를 이용하여 상기 디램을 리프래시함으로써, 불필요하게 디램을 리프래시하여 전력소모가 심한 문제점이 있었다.

따라서, 본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 마이크로 콘트롤러의 동작모드가 슬립모드일 때, 디램의 리프래시 레이트를 최대한 늦게 하여 전력소모를 최소화한 디램을 내장한 마이크로 콘트롤러를 제공함에 그 목적이 있다.

도 1은 종래 디램을 내장한 마이크로 콘트롤러의 구성을 보인 블록도.

도 2는 본 발명 디램을 내장한 마이크로 콘트롤러의 구성을 보인 블록도.

도 3은 도 2의 동작 흐름도.

도 4는 본 발명의 다른 일실시예 구성을 보인 블록도.

***도면의 주요 부분에 대한 부호의 설명***

100,200 : 중앙 처리 장치 110,210 : 메모리 제어 레지스터

120,220 : 리프래시 레이트 가변발생기

121 : 비교판단기 122 : 가변 발생기

상기와 같은 목적을 달성하기 위한 본 고안의 구성은 데이터를 저장하는 디램과; 상기 디램에 데이터를 입출력함과 아울러 동작모드에 따라 복수의 리프래시 레이트로 상기 디램을 리프래시시키는 중앙 처리 장치로 구성하여 된 것을 특징으로 한다.

이하, 본 고안에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2는 본 발명 디램을 내장한 마이크로 콘트롤러의 구성을 보인 블록도로서, 이에 도시한 바와 같이 데이터를 저장하는 디램(20)과; 상기 디램(20)에 데이터를 입출력함과 아울러 동작모드에 따라 제1 리프래시 레이트 또는 제2 리프래시 레이트로 상기 디램(20)을 리프래시시키는 중앙 처리 장치(100)로 구성하며, 상기 중앙 처리 장치(100)는 동작모드에 따라 제1,제2 리프래시 레이트를 저장하는 메모리 제어 레지스터(110)와; 상기 동작모드에 따라 제1,제2 리프래시 레이트 싸이클을 발생하는 리프래시 레이트 가변 발생기(120)와; 상기 디램(20)에 데이터를 입출력함과 아울러 상기 동작모드를 판단하여 상기 제1,제2 리프래시 레이트를 선택하여 출력하고, 그에 따른 상기 제1,제2 리프래시 레이트 싸이클을 입력받아 상기 디램(20)을 리프래시시키는 제어부(130)로 구성하며, 상기 리프래시 레이트 가변 발생기(120)는 상기 제어부(130)의 제1 리프래시 레이트 또는 제2 리프래시 레이트를 입력받아 그에 따른 동작모드를 판단하는 비교판단부(121)와; 상기 비교판단부 (121)의 판단신호에 따라 제1 리프래시 레이트 싸이클 또는 제2 리프래시 레이트 싸이클을 출력하는 가변 발생기(122)로 구성하며, 이와 같이 구성한 본 발명에 따른 동작과정을 첨부한 도 3의 동작흐름도를 참조하여 상세히 설명한다.

우선, 마이크로 콘트롤러에 전원이 인가되면, 중앙 처리 장치(100)에서 디램(20)을 주기적으로 리프래시하기 위하여 제어부(130)는 현재의 동작모드가 정상모드인지 판단하고, 이에 정상모드인 경우, 매2 프리스케일 타임에서 매128 프리스케일 타임까지 7개의 리프래시 레이트중 하나의 리프래시 레이트를 선택하고, 상기 선택된 제1 리프래시 레이트를 메모리 제어 레지스터(110)에 저장한다.

이때, 상기 제1 리프래시 레이트를 입력받은 리프래시 레이트 가변발생기(120)는 비교판단부(121)에서 상기 동작모드를 정상모드로 판단하여 가변 발생기(122)를 통해 제1 리프래시 레이트 싸이클을 출력한다.

따라서, 상기 제어부(130)는 상기 리프래시 레이트 가변 발생기(120)에서 출력되는 제1 리프래시 레이트 싸이클에 따라 상기 디램(20)을 리프래시한다.

그리고, 상기 중앙 처리 장치(100)의 동작모드가 슬립모드로 변환되면, 상기 제어부(130)는 상기 동작모드가 슬립모드로 판단하여 상기 메모리 제어 레지스터 (110)에 최대 리프래시 레이트인 제2 리프래시 레이트를 저장한다.

이때, 상기 제2 리프래시 레이트를 입력받은 상기 리프래시 레이트 가변 발생기(120)는 상기 비교판단부(121)에서 동작모드를 슬립모드로 판단하여 상기 가변 발생기(122)를 통해 제2 리프래시 레이트 싸이클을 출력하고, 이에 따라 상기 제어부(130)는 상기 제2 리프래시 레이트 싸이클에 따라 상기 디램(20)을 리프래시한다.

도 4는 본 발명의 다른 일실시예 구성을 보인 블록도로서, 이에 도시한 바와 같이 데이터를 저장하는 디램(20)과; 상기 디램(20)에 데이터를 입출력함과 아울러 동작모드에 따라 제1 리프래시 레이트 또는 제2 리프래시 레이트로 상기 디램(20)을 리프래시시키는 중앙 처리 장치(200)로 구성하며, 상기 중앙 처리 장치(200)는 동작모드에 따라 제1 또는 제2 리프래시 레이트를 저장하는 메모리 제어 레지스터 (210)와; 제어신호(CS)에 따라 제1,제2 리프래시 레이트 싸이클을 출력하는 리프래시 레이트 가변 발생기(220)와; 상기 디램(20)에 데이터를 입출력함과 아울러 상기 동작모드를 판단하여 상기 제1 또는 제2 리프래시 레이트 및 제어신호(CS)를 출력하고, 가변된 제1 또는 제2 리프래시 레이트 싸이클을 입력받아 상기 디램(20)을 리프래시시키는 제어부(230)로 구성하며, 이와 같이 구성한 본 발명의 다른 일실시예의 동작과정을 상세히 설명한다.

우선, 전원이 인가되면, 중앙 처리 장치(200)에서 디램(20)을 주기적으로 리프래시하기 위하여 제어부(230)는 현재의 동작모드가 정상모드인지 판단하고, 이에 정상모드인 경우, 제1 리프래시 레이트를 메모리 제어 레지스터(210)에 저장함과 아울러 제어신호(CS)를 출력하고, 상기 제어신호(CS)를 입력받은 리프래시 레이트 가변 발생기(220)에서 제1 리프래시 레이트 싸이클을 출력한다.

따라서, 상기 제어부(230)는 상기 리프래시 레이트 가변 발생기(220)에서 출력되는 제1 리프래시 레이트 싸이클에 따라 상기 디램(20)을 리프래시한다.

그리고, 상기 중앙 처리 장치(200)의 동작모드가 슬립모드로 변환되면, 상기 제어부(230)는 상기 동작모드가 슬립모드로 판단하여 상기 메모리 제어 레지스터 (210)에 최대 리프래시 레이트인 제2 리프래시 레이트를 저장함과 아울러 상기 제어신호(CS)를 출력하고, 상기 제어신호(CS)를 입력받은 상기 리프래시 레이트 가변 발생기(220)에서 발생되는 제2 리프래시 레이트 싸이클에 따라 상기 제어부(230)는 상기 디램(20)을 리프래시한다.

상기에서 상세히 설명한 바와 같이, 본 고안은 마이크로 콘트롤러의 동작모드를 감지하여 슬립모드시 최대 리프래시 레이트를 이용하여 디램을 리프래시함으로써, 전력소모를 최소화시킨 효과가 있다.

Claims

데이터를 저장하는 디램과; 정상 또는 슬립 동작모드에 따라 제1 또는 제2 리프래시 레이트를 저장하는 메모리 제어 레지스터와, 상기 제1 또는 제2 리프래시 레이트에 따라 제1 또는 제2 리프래시 레이트 싸이클을 발생하여 출력하는 리프래시 레이트 가변 발생기와, 상기 디램에 데이터를 입출력함과 아울러 상기 정상 또는 슬립 동작모드를 판단하여 상기 제1 또는 제2 리프래시 레이트를 출력하고, 상기 제1 또는 제2 리프래시 레이트 싸이클에 따라 상기 디램을 리프래시키는 제어부로 구성된 중앙 처리 장치로 구성하여 된 것을 특징으로 하는 디램을 내장한 마이크로 콘트롤러.
제1항에 있어서, 상기 리프래시 레이트 가변 발생기는 제1 또는 제2 리프래시 레이트를 입력받아 정상 또는 슬립 동작모드를 판단하는 비교판단부와, 상기 비교판단부의 판단신호에 따라 제1 또는 제2 리프래시 레이트 싸이클을 발생하여 출력하는 가변 발생기로 구성하여 된 것을 특징으로 하는 디램을 내장한 마이크로 콘트롤러.
제1항에 있어서, 상기 리프래시 레이트 가변 발생기는 제어부에서의 정상 또는 슬립동작모드 판단에 따른 제어신호에 따라 제1 또는 제2 리프래시 레이트 싸이클을 발생하여 출력하게 구성된 것을 특징으로 하는 디램을 내장한 마이크로 콘트롤러.