JP3190121B2 - 制御装置 - Google Patents
制御装置Info
- Publication number
- JP3190121B2 JP3190121B2 JP19034692A JP19034692A JP3190121B2 JP 3190121 B2 JP3190121 B2 JP 3190121B2 JP 19034692 A JP19034692 A JP 19034692A JP 19034692 A JP19034692 A JP 19034692A JP 3190121 B2 JP3190121 B2 JP 3190121B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- microprocessor
- wait
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサに
よりメモリーなどの周辺Ｉ／Ｏの制御装置に関するもの
である。
よりメモリーなどの周辺Ｉ／Ｏの制御装置に関するもの
である。
【０００２】
【従来の技術】図３は従来例における制御装置のブロッ
ク図を示す。図３において、１は外部からウェイト信号
を入力することにより周辺Ｉ／Ｏへのアクセスタイミン
グ可変のマイクロプロセッサである。
ク図を示す。図３において、１は外部からウェイト信号
を入力することにより周辺Ｉ／Ｏへのアクセスタイミン
グ可変のマイクロプロセッサである。
【０００３】まずマイクロプロセッサ１が周辺Ｉ／Ｏを
アクセスする際の動作について図４を参照しながら説明
する。図４（Ａ）はノンウェイト状態におけるマイクロ
プロセッサのマシンサイクルの様子を示すタイミングチ
ャートであり、クロック信号に同期してＴ１，Ｔ２，Ｔ
３の３つのステートより成る。
アクセスする際の動作について図４を参照しながら説明
する。図４（Ａ）はノンウェイト状態におけるマイクロ
プロセッサのマシンサイクルの様子を示すタイミングチ
ャートであり、クロック信号に同期してＴ１，Ｔ２，Ｔ
３の３つのステートより成る。
【０００４】ウェイト信号はＴ２ステートのクロックの
立ち下がりでマイクロプロセッサにサンプリングされ、
“１”であればノンウェイト状態となりＴ２ステートの
直後にＴ３ステートが来る。逆に“０”であれば図４
（Ｂ）（Ｃ）に示すようにＴｗステートがＴ２ステート
の直後に挿入される。またＴｗステートのクロックの立
ち下がりにおいてもウェイト信号がサンプリングされ、
“０”であれば次もＴｗステートが挿入され、ウェイト
信号が“１”であることが検出された次のステートがＴ
３ステートとなる。
立ち下がりでマイクロプロセッサにサンプリングされ、
“１”であればノンウェイト状態となりＴ２ステートの
直後にＴ３ステートが来る。逆に“０”であれば図４
（Ｂ）（Ｃ）に示すようにＴｗステートがＴ２ステート
の直後に挿入される。またＴｗステートのクロックの立
ち下がりにおいてもウェイト信号がサンプリングされ、
“０”であれば次もＴｗステートが挿入され、ウェイト
信号が“１”であることが検出された次のステートがＴ
３ステートとなる。
【０００５】一般に、マイクロプロセッサはアクセスす
べき対象のアドレスを示すアドレス信号と、そのアドレ
ス信号が安定かつ有効であるタイミングを示すアドレス
イネーブル信号を出力するが、アドレス信号はＴ１ステ
ートのクロックの立ち上がりで変化するものとし、アド
レスイネーブル信号はＴ１ステートのクロックの立ち下
がりからＴ３ステートのクロックの立ち下がりまでがア
クティブとなるものとすると、上記のようにウェイト信
号のアクティブ時間幅をコントロールすることにより、
アドレス信号およびアドレスイネーブル信号のアクティ
ブ時間幅をコントロールすることができる。
べき対象のアドレスを示すアドレス信号と、そのアドレ
ス信号が安定かつ有効であるタイミングを示すアドレス
イネーブル信号を出力するが、アドレス信号はＴ１ステ
ートのクロックの立ち上がりで変化するものとし、アド
レスイネーブル信号はＴ１ステートのクロックの立ち下
がりからＴ３ステートのクロックの立ち下がりまでがア
クティブとなるものとすると、上記のようにウェイト信
号のアクティブ時間幅をコントロールすることにより、
アドレス信号およびアドレスイネーブル信号のアクティ
ブ時間幅をコントロールすることができる。
【０００６】アドレスイネーブル信号とアドレス信号の
ＡＮＤ条件をとった信号が周辺Ｉ／Ｏチップセレクト信
号として用いられるので、結局、ウェイト信号のアクテ
ィブ時間幅をコントロールすることにより周辺Ｉ／Ｏの
チップセレクト信号のアクティブ時間幅をコントロール
することができる。
ＡＮＤ条件をとった信号が周辺Ｉ／Ｏチップセレクト信
号として用いられるので、結局、ウェイト信号のアクテ
ィブ時間幅をコントロールすることにより周辺Ｉ／Ｏの
チップセレクト信号のアクティブ時間幅をコントロール
することができる。
【０００７】逆に言えば、アクセスタイムの変化する周
辺Ｉ／Ｏに対してマイクロプロセッサが正常にアクセス
を行うにはウェイト信号のアクティブ時間幅をコントロ
ールしてやればよい。
辺Ｉ／Ｏに対してマイクロプロセッサが正常にアクセス
を行うにはウェイト信号のアクティブ時間幅をコントロ
ールしてやればよい。
【０００８】さて図３において、２はメモリーなどの周
辺Ｉ／Ｏ、３はマイクロプロセッサから出力されるアド
レス信号とアドレスイネーブル信号のＡＮＤ条件をとり
周辺Ｉ／Ｏのチップセレクト信号を生成するアドレスデ
コーダ、４はマイクロプロセッサおよびウェイト信号発
生手段にクロック信号を供給する発振器、５はクロック
信号とチップセレクト信号をもとにマイクロプロセッサ
が正常に周辺Ｉ／Ｏにアクセスするためのウェイト信号
を発生させるウェイト信号発生手段である。
辺Ｉ／Ｏ、３はマイクロプロセッサから出力されるアド
レス信号とアドレスイネーブル信号のＡＮＤ条件をとり
周辺Ｉ／Ｏのチップセレクト信号を生成するアドレスデ
コーダ、４はマイクロプロセッサおよびウェイト信号発
生手段にクロック信号を供給する発振器、５はクロック
信号とチップセレクト信号をもとにマイクロプロセッサ
が正常に周辺Ｉ／Ｏにアクセスするためのウェイト信号
を発生させるウェイト信号発生手段である。
【０００９】以上を踏まえて従来例における制御装置の
動作を図３および図４（Ｂ）（Ｃ）を参照しながら説明
する。マイクロプロセッサ１には発振器４よりクロック
信号が供給されており、マイクロプロセッサ１はこのク
ロック信号に同期して周辺Ｉ／Ｏ２とのアクセスを行
う。マイクロプロセッサ１が周辺Ｉ／Ｏ２にアクセスし
ようとする際、マイクロプロセッサ１はＴ１ステートの
クロック信号の立ち上がりに同期してアドレス信号を出
力し、同クロック信号の立ち下がりに同期してアドレス
イネーブル信号を出力する。
動作を図３および図４（Ｂ）（Ｃ）を参照しながら説明
する。マイクロプロセッサ１には発振器４よりクロック
信号が供給されており、マイクロプロセッサ１はこのク
ロック信号に同期して周辺Ｉ／Ｏ２とのアクセスを行
う。マイクロプロセッサ１が周辺Ｉ／Ｏ２にアクセスし
ようとする際、マイクロプロセッサ１はＴ１ステートの
クロック信号の立ち上がりに同期してアドレス信号を出
力し、同クロック信号の立ち下がりに同期してアドレス
イネーブル信号を出力する。
【００１０】アドレスデコーダ３において、このアドレ
ス信号とアドレスイネーブル信号のＡＮＤ条件をとった
信号が生成され、これがチップセレクト信号として周辺
Ｉ／Ｏ２とウェイト信号発生手段５に出力される。チッ
プセレクト信号がアクティブとなることによりマイクロ
プロセッサ１のバスの専有権を周辺Ｉ／Ｏ２が有したこ
ととなりマイクロプロセッサ１とのアクセスが可能とな
る。そのときウェイト信号発生手段５では前記チップセ
レクト信号により周辺Ｉ／Ｏ２がアクセスされたことが
わかるので発振器４より供給されたクロック信号に同期
して必要とされる時間分ウェイト信号をアクティブとす
る。このためマイクロプロセッサ１のマシンサイクルに
Ｔｗステートが挿入されその結果チップセレクト信号の
アクティブ時間幅が延長され、周辺Ｉ／Ｏ２のアクセス
タイムが保証される。
ス信号とアドレスイネーブル信号のＡＮＤ条件をとった
信号が生成され、これがチップセレクト信号として周辺
Ｉ／Ｏ２とウェイト信号発生手段５に出力される。チッ
プセレクト信号がアクティブとなることによりマイクロ
プロセッサ１のバスの専有権を周辺Ｉ／Ｏ２が有したこ
ととなりマイクロプロセッサ１とのアクセスが可能とな
る。そのときウェイト信号発生手段５では前記チップセ
レクト信号により周辺Ｉ／Ｏ２がアクセスされたことが
わかるので発振器４より供給されたクロック信号に同期
して必要とされる時間分ウェイト信号をアクティブとす
る。このためマイクロプロセッサ１のマシンサイクルに
Ｔｗステートが挿入されその結果チップセレクト信号の
アクティブ時間幅が延長され、周辺Ｉ／Ｏ２のアクセス
タイムが保証される。
【００１１】ここでウェイト信号のアクティブ時間幅を
どのくらいに設定するかについて説明する。メモリーな
どに代表される周辺Ｉ／Ｏ２は使用温度が上昇するとと
もにアクセスタイムが増大することが知られている。
どのくらいに設定するかについて説明する。メモリーな
どに代表される周辺Ｉ／Ｏ２は使用温度が上昇するとと
もにアクセスタイムが増大することが知られている。
【００１２】このことから、たとえば装置の使用開始当
初は図４（Ｂ）に示すようにウェイト信号のアクティブ
時間幅をクロック信号の１サイクル分としＴｗステート
を１ステート挿入するだけでアクセスタイムが保証でき
たものが、装置内の温度が上昇するに従い、ある温度以
上では図４（Ｃ）に示すようにＴｗステートを２ステー
ト挿入しなければならない場合がありうる。このような
場合、従来の制御装置は装置内の温度の上昇をウェイト
信号発生手段に知らしめる構成となっていないため、保
証する使用条件での最大装置内温度における周辺Ｉ／Ｏ
２のアクセスタイムに対応したＴｗステートの挿入数を
実現するウェイト信号のアクティブ時間幅を設定するこ
とになる。
初は図４（Ｂ）に示すようにウェイト信号のアクティブ
時間幅をクロック信号の１サイクル分としＴｗステート
を１ステート挿入するだけでアクセスタイムが保証でき
たものが、装置内の温度が上昇するに従い、ある温度以
上では図４（Ｃ）に示すようにＴｗステートを２ステー
ト挿入しなければならない場合がありうる。このような
場合、従来の制御装置は装置内の温度の上昇をウェイト
信号発生手段に知らしめる構成となっていないため、保
証する使用条件での最大装置内温度における周辺Ｉ／Ｏ
２のアクセスタイムに対応したＴｗステートの挿入数を
実現するウェイト信号のアクティブ時間幅を設定するこ
とになる。
【００１３】
【発明が解決しようとする課題】このように従来の制御
装置では、最大装置内温度における周辺Ｉ／Ｏのアクセ
スタイムに対応してウェイト信号のアクティブ時間幅を
設定しているため、それより装置内温度の低い状況でも
必要以上にＴｗステートが挿入され、マイクロプロセッ
サにおける処理の低速化をまねくという問題があった。
装置では、最大装置内温度における周辺Ｉ／Ｏのアクセ
スタイムに対応してウェイト信号のアクティブ時間幅を
設定しているため、それより装置内温度の低い状況でも
必要以上にＴｗステートが挿入され、マイクロプロセッ
サにおける処理の低速化をまねくという問題があった。
【００１４】本発明は上記問題を解決するもので、マイ
クロプロセッサが温度に対応した適切なタイミングで周
辺Ｉ／Ｏとのアクセスを行いマイクロプロセッサにおけ
る処理の高速化を図ることができる制御装置を提供する
ことを目的としている。
クロプロセッサが温度に対応した適切なタイミングで周
辺Ｉ／Ｏとのアクセスを行いマイクロプロセッサにおけ
る処理の高速化を図ることができる制御装置を提供する
ことを目的としている。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の制御装置は、外部からウェイト信号を入力
することにより周辺Ｉ／Ｏへのアクセスタイミングを可
変できるマイクロプロセッサと、一定の基準電圧を生成
する基準電圧生成手段と、装置内の温度を電圧に変換す
る温度−電圧変換手段と、前記基準電圧生成手段からの
出力電圧と前記温度−電圧変換手段からの出力電圧を比
較し、その結果に基づいてウェイト切換信号を出力する
電圧比較手段と、前記電圧比較手段からのウェイト切換
信号に応じて前記マイクロプロセッサに入力するウェイ
ト信号のアクティブ時間幅を変化させるウェイト信号発
生手段とを備えたものである。
に、本発明の制御装置は、外部からウェイト信号を入力
することにより周辺Ｉ／Ｏへのアクセスタイミングを可
変できるマイクロプロセッサと、一定の基準電圧を生成
する基準電圧生成手段と、装置内の温度を電圧に変換す
る温度−電圧変換手段と、前記基準電圧生成手段からの
出力電圧と前記温度−電圧変換手段からの出力電圧を比
較し、その結果に基づいてウェイト切換信号を出力する
電圧比較手段と、前記電圧比較手段からのウェイト切換
信号に応じて前記マイクロプロセッサに入力するウェイ
ト信号のアクティブ時間幅を変化させるウェイト信号発
生手段とを備えたものである。
【００１６】
【作用】本発明は、上記した構成により、一定の基準電
圧を生成する基準電圧生成手段の出力電圧と装置内の温
度を電圧に変換する温度−電圧変換手段の出力電圧を電
圧比較手段において比較しその結果をウェイト信号発生
手段に信号として伝達することにより、ウェイト信号発
生手段は装置内温度がある一定温度より大きいか小さい
かを検知することが可能となり、したがって装置内温度
の変化に応じてマイクロプロセッサに入力するウェイト
信号のアクティブ時間幅を変化させることができる。
圧を生成する基準電圧生成手段の出力電圧と装置内の温
度を電圧に変換する温度−電圧変換手段の出力電圧を電
圧比較手段において比較しその結果をウェイト信号発生
手段に信号として伝達することにより、ウェイト信号発
生手段は装置内温度がある一定温度より大きいか小さい
かを検知することが可能となり、したがって装置内温度
の変化に応じてマイクロプロセッサに入力するウェイト
信号のアクティブ時間幅を変化させることができる。
【００１７】
【実施例】以下本発明の一実施例について図を参照しな
がら説明する。図１は本発明における制御装置の一実施
例のブロック図である。図１において、１はマイクロプ
ロセッサ、２はメモリーなどの周辺Ｉ／Ｏ，３はアドレ
スデコーダ、４は発振器、これらは従来例と同様のもの
であるので同一の番号を付し説明を省略する。
がら説明する。図１は本発明における制御装置の一実施
例のブロック図である。図１において、１はマイクロプ
ロセッサ、２はメモリーなどの周辺Ｉ／Ｏ，３はアドレ
スデコーダ、４は発振器、これらは従来例と同様のもの
であるので同一の番号を付し説明を省略する。
【００１８】９はクロック信号とチップセレクト信号を
もとに後述の電圧比較手段８からのウェイト切換信号に
応じたウェイト信号を発生させるウェイト信号発生手
段、６は電源から一定の基準電圧を生成する３端子レギ
ュレータなどの基準電圧生成手段、７はサーミスタなど
を利用して装置内の温度が高いほど低い電力を出力する
ように構成した温度−電圧変換手段、８は基準電圧生成
手段からの出力電圧と前記温度−電圧変換手段からの出
力電圧を比較する電圧比較手段で、基準電圧生成手段か
らの出力電圧の方が高い場合（温度が高い）は“０”、
温度−電圧変換手段からの出力電圧の方が高い場合（温
度が低い）は“１”となるウェイト切換信号をウェイト
信号発生手段９に対し出力する。これに対応してウェイ
ト信号発生手段９は、ウェイト切換信号が“１”である
場合にはクロック信号１サイクル分の時間アクティブと
なるウェイト信号を出力し、ウェイト切換信号が“０”
である場合はクロック信号２サイクル分の時間アクティ
ブとなるウェイト信号を出力する。
もとに後述の電圧比較手段８からのウェイト切換信号に
応じたウェイト信号を発生させるウェイト信号発生手
段、６は電源から一定の基準電圧を生成する３端子レギ
ュレータなどの基準電圧生成手段、７はサーミスタなど
を利用して装置内の温度が高いほど低い電力を出力する
ように構成した温度−電圧変換手段、８は基準電圧生成
手段からの出力電圧と前記温度−電圧変換手段からの出
力電圧を比較する電圧比較手段で、基準電圧生成手段か
らの出力電圧の方が高い場合（温度が高い）は“０”、
温度−電圧変換手段からの出力電圧の方が高い場合（温
度が低い）は“１”となるウェイト切換信号をウェイト
信号発生手段９に対し出力する。これに対応してウェイ
ト信号発生手段９は、ウェイト切換信号が“１”である
場合にはクロック信号１サイクル分の時間アクティブと
なるウェイト信号を出力し、ウェイト切換信号が“０”
である場合はクロック信号２サイクル分の時間アクティ
ブとなるウェイト信号を出力する。
【００１９】次に本実施例の制御装置の動作を図１およ
び図２を参照しながら説明する。マイクロプロセッサに
は発振器４よりクロック信号が供給されており、マイク
ロプロセッサ１はこのクロック信号に同期して周辺Ｉ／
Ｏ２とのアクセスを行なう。マイクロプロセッサ１が周
辺Ｉ／Ｏ２にアクセスしようとする際、マイクロプロセ
ッサ１はＴ１ステートのクロック信号の立ち上がりに同
期してアドレス信号を出力し、同クロック信号の立ち下
がりに同期してアドレスイネーブル信号が出力される。
び図２を参照しながら説明する。マイクロプロセッサに
は発振器４よりクロック信号が供給されており、マイク
ロプロセッサ１はこのクロック信号に同期して周辺Ｉ／
Ｏ２とのアクセスを行なう。マイクロプロセッサ１が周
辺Ｉ／Ｏ２にアクセスしようとする際、マイクロプロセ
ッサ１はＴ１ステートのクロック信号の立ち上がりに同
期してアドレス信号を出力し、同クロック信号の立ち下
がりに同期してアドレスイネーブル信号が出力される。
【００２０】アドレスデコーダ３において、このアドレ
ス信号とアドレスイネーブル信号のＡＮＤ条件をとった
信号が生成され、これがチップセレクト信号として周辺
Ｉ／Ｏ２とウェイト信号発生手段５に出力される。チッ
プセレクト信号がアクティブとなることによりマイクロ
プロセッサ１のバスの専有権を周辺Ｉ／Ｏ２が有したこ
ととなりマイクロプロセッサ１とのアクセスが可能とな
る。そのときウェイト信号発生手段５では前記チップセ
レクト信号により周辺Ｉ／Ｏ２がアクセスされたことが
わかるので発振器４より供給されたクロック信号に同期
してウェイト切換信号に対応した時間分アクティブなウ
ェイト信号を発生させる。このためマイクロプロセッサ
１のマシンサイクルにＴｗステートが挿入されその結果
チップセレクト信号のアクティブ時間幅が延長され、周
辺Ｉ／Ｏ２のアクセスタイムが保証される。
ス信号とアドレスイネーブル信号のＡＮＤ条件をとった
信号が生成され、これがチップセレクト信号として周辺
Ｉ／Ｏ２とウェイト信号発生手段５に出力される。チッ
プセレクト信号がアクティブとなることによりマイクロ
プロセッサ１のバスの専有権を周辺Ｉ／Ｏ２が有したこ
ととなりマイクロプロセッサ１とのアクセスが可能とな
る。そのときウェイト信号発生手段５では前記チップセ
レクト信号により周辺Ｉ／Ｏ２がアクセスされたことが
わかるので発振器４より供給されたクロック信号に同期
してウェイト切換信号に対応した時間分アクティブなウ
ェイト信号を発生させる。このためマイクロプロセッサ
１のマシンサイクルにＴｗステートが挿入されその結果
チップセレクト信号のアクティブ時間幅が延長され、周
辺Ｉ／Ｏ２のアクセスタイムが保証される。
【００２１】図２（Ａ）は保証する使用条件での最小装
置内温度におけるマイクロプロセッサ１の周辺Ｉ／Ｏ２
へのアクセスの様子を示すタイミングチャートであり、
この時点ではまだ温度−電圧変換手段７からの出力電圧
の方が基準電圧生成手段６からの出力電圧より高く、電
圧比較手段８から出力されるウェイト切換信号は“１”
である。したがって、ウェイト信号発生手段４はクロッ
ク信号１サイクル分の時間アクティブとなり、Ｔｗステ
ートが１ステート挿入され、その分チップセレクト信号
のアクティブ時間幅が延長される。
置内温度におけるマイクロプロセッサ１の周辺Ｉ／Ｏ２
へのアクセスの様子を示すタイミングチャートであり、
この時点ではまだ温度−電圧変換手段７からの出力電圧
の方が基準電圧生成手段６からの出力電圧より高く、電
圧比較手段８から出力されるウェイト切換信号は“１”
である。したがって、ウェイト信号発生手段４はクロッ
ク信号１サイクル分の時間アクティブとなり、Ｔｗステ
ートが１ステート挿入され、その分チップセレクト信号
のアクティブ時間幅が延長される。
【００２２】図２（Ｂ）は保証する使用条件での最大装
置内温度におけるマイクロプロセッサ１の周辺Ｉ／Ｏ２
へのアクセスの様子を示すタイミングチャートであり、
この時点では基準電圧生成手段６からの出力電圧の方が
温度−電圧変換手段７からの出力電圧より高くウェイト
切換信号は“０”である。したがって、ウェイト信号発
生手段４はクロック信号２サイクル分の時間アクティブ
となり、Ｔｗステートが２ステート挿入され、その分チ
ップセレクト信号のアクティブ時間幅が延長される。
置内温度におけるマイクロプロセッサ１の周辺Ｉ／Ｏ２
へのアクセスの様子を示すタイミングチャートであり、
この時点では基準電圧生成手段６からの出力電圧の方が
温度−電圧変換手段７からの出力電圧より高くウェイト
切換信号は“０”である。したがって、ウェイト信号発
生手段４はクロック信号２サイクル分の時間アクティブ
となり、Ｔｗステートが２ステート挿入され、その分チ
ップセレクト信号のアクティブ時間幅が延長される。
【００２３】ここで、周辺Ｉ／Ｏ２のアクセスタイム
が、Ｔｗステートが１ステート挿入されたときのチップ
セレクト信号のアクティブ時間幅よりも大きくなる装置
内温度において、電圧比較手段８がちょうど“０”のウ
ェイト切換信号を出力するように基準電圧生成手段６の
基準電圧を設定しておけば、マイクロプロセッサ１が装
置内温度に対応した適切なタイミングで周辺Ｉ／Ｏとの
アクセスを行い、マイクロプロセッサ１における処理の
高速化を図ることができる。
が、Ｔｗステートが１ステート挿入されたときのチップ
セレクト信号のアクティブ時間幅よりも大きくなる装置
内温度において、電圧比較手段８がちょうど“０”のウ
ェイト切換信号を出力するように基準電圧生成手段６の
基準電圧を設定しておけば、マイクロプロセッサ１が装
置内温度に対応した適切なタイミングで周辺Ｉ／Ｏとの
アクセスを行い、マイクロプロセッサ１における処理の
高速化を図ることができる。
【００２４】
【発明の効果】以上のように本発明によれば、装置内温
度の変化をウェイト信号発生手段が検知し装置内温度の
変化に応じてマイクロプロセッサに入力するウェイト信
号のアクティブ時間幅を変化させることが可能となり、
これによりマイクロプロセッサが装置内温度に対応した
適切なタイミングで周辺Ｉ／Ｏとのアクセスを行い、マ
イクロプロセッサにおける処理の高速化を図ることがで
きる優れた制御装置が得られる。
度の変化をウェイト信号発生手段が検知し装置内温度の
変化に応じてマイクロプロセッサに入力するウェイト信
号のアクティブ時間幅を変化させることが可能となり、
これによりマイクロプロセッサが装置内温度に対応した
適切なタイミングで周辺Ｉ／Ｏとのアクセスを行い、マ
イクロプロセッサにおける処理の高速化を図ることがで
きる優れた制御装置が得られる。
【図１】本発明における制御装置の一実施例のブロック
図
図
【図２】本発明における制御装置の一実施例のタイミン
グチャート図
グチャート図
【図３】従来例における制御装置のブロック図
【図４】従来例における制御装置のタイミングチャート
図
図
１ マイクロプロセッサ ２ 周辺Ｉ／Ｏ ３ アドレスデコーダ ４ 発振器 ６ 基準電圧生成手段 ７ 温度−電圧変換手段 ８ 電圧比較手段 ９ ウェイト信号発生手段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/30 - 9/355 G06F 13/10 G06F 13/42 G06F 1/04 - 1/14
Claims (2)
- 【請求項１】 外部からウェイト信号を入力することに
より周辺Ｉ／Ｏへのアクセスタイミングを可変できるマ
イクロプロセッサと、一定の基準電圧を生成する基準電
圧生成手段と、装置内の温度を電圧に変換する温度−電
圧変換手段と、前記基準電圧生成手段からの出力電圧と
前記温度−電圧変換手段からの出力電圧を比較し、その
結果に基づいてウェイト切換信号を出力する電圧比較手
段と、前記電圧比較手段からのウェイト切換信号に応じ
て前記マイクロプロセッサに入力するウェイト信号のア
クティブ時間幅を変化させるウェイト信号発生手段とを
備えたことを特徴とする制御装置。 - 【請求項２】 ウェイト信号発生手段は、クロック信号
とチップセレクト信号をもとに、電圧比較手段からのウ
ェイト切換信号に応じたウェイト信号を発生させること
を特徴とする請求項１記載の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19034692A JP3190121B2 (ja) | 1992-07-17 | 1992-07-17 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19034692A JP3190121B2 (ja) | 1992-07-17 | 1992-07-17 | 制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0635697A JPH0635697A (ja) | 1994-02-10 |
| JP3190121B2 true JP3190121B2 (ja) | 2001-07-23 |
Family
ID=16256671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19034692A Expired - Fee Related JP3190121B2 (ja) | 1992-07-17 | 1992-07-17 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3190121B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002091905A (ja) | 2000-09-20 | 2002-03-29 | Mitsubishi Electric Corp | 半導体装置およびアクセスウェイト数変更プログラムを記録したコンピュータ読み取り可能な記録媒体 |
| WO2024024516A1 (ja) * | 2022-07-29 | 2024-02-01 | ソニーグループ株式会社 | 通信装置、駆動装置、表示装置、及び通信方法 |
-
1992
- 1992-07-17 JP JP19034692A patent/JP3190121B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0635697A (ja) | 1994-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4614880A (en) | Power supply circuitry for a microcomputer system | |
| EP0348045A2 (en) | Method of controlling the operating speed of an information processing unit, and related information processing unit | |
| US5949260A (en) | Clock signal processing circuit and semiconductor device in which a clock signal is processed in improved method | |
| KR940002712A (ko) | 프로세싱 시스템에 있어서의 개선된 외부 메모리 접근 제어 | |
| KR100372066B1 (ko) | 반도체 기억 장치, 및 그 내부 회로를 활성화시키기 위한신호의 타이밍 발생 방법 | |
| JP3190121B2 (ja) | 制御装置 | |
| JPS6045828A (ja) | シングルチツプマイコン | |
| JP2551338B2 (ja) | 情報処理装置 | |
| JP3204743B2 (ja) | 制御装置 | |
| KR0138700B1 (ko) | 반도체 장치의 리프레쉬 제어방법 및 그 장치 | |
| JPH05315898A (ja) | トリガ同期回路 | |
| JPS6055916B2 (ja) | タイミング回路 | |
| JPH11316619A (ja) | クロックスキュー調整回路 | |
| JP2001035148A (ja) | データ処理装置 | |
| JP3450667B2 (ja) | データプロセッサ | |
| JPS59201124A (ja) | クロツク生成方式 | |
| JPH06290586A (ja) | 半導体記憶装置 | |
| KR200349232Y1 (ko) | 디램을내장한마이크로콘트롤러 | |
| JPH09114540A (ja) | クロック発生装置 | |
| KR0182956B1 (ko) | 클럭신호를 이용한 마이크로프로세스의 지연기능 구현 장치 | |
| KR0183813B1 (ko) | 디알에이엠 리프레쉬 제어기 | |
| KR0121499Y1 (ko) | 설정테이블 방식을 적용한 클럭위상 보정장치 | |
| JPH04365110A (ja) | クロック停止回路 | |
| KR960001110B1 (ko) | 다이나믹 램(dram) 리프레쉬 시스템 | |
| JPH0460859A (ja) | 情報処理装置のウェイト制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |