KR20030091148A

KR20030091148A - 마그네틱 램

Info

Publication number: KR20030091148A
Application number: KR1020020028994A
Authority: KR
Inventors: 장인우; 박영진; 이계남; 김창석
Original assignee: 주식회사 하이닉스반도체
Priority date: 2002-05-24
Filing date: 2002-05-24
Publication date: 2003-12-03
Also published as: JP2003347518A; US20030218197A1; KR100434958B1; US6707085B2

Abstract

본 발명은 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 ) 에 관한 것으로, 소자의 고집적화를 가능하게 하기 위하여, 한쌍의 MRAM 셀로 이루어진 소자의 라이트라인인 제2워드라인을 하나로 형성하되, 비트라인 상측에 형성되는 금속배선과 콘택시켜 콘택플러그를 형성함으로써 비트라인 및 콘택플러그를 이용하여 소자를 구동시킬 수 있어 소자의 고집적화를 가능하게 하는 기술이다.

Description

마그네틱 램{Magnetic random access memory}

본 발명은 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 ) 에 관한 것으로, 특히 SRAM 보다 빠른 속도, DRAM 과 같은 집적도 그리고 플레쉬 메모리 ( flash memory ) 와 같은 비휘발성 메모리의 특성을 갖는 마그네틱 램의 고집적화를 가능하게 하는 기술에 관한 것이다.

대부분의 반도체 메모리 제조 업체들은 차세대 기억소자의 하나로 강자성체 물질을 이용하는 MRAM 의 개발을 진행하고 있다.

상기 MRAM 은 강자성 박막을 다층으로 형성하여 각 박막의 자화방향에 따른 전류 변화를 감지함으로써 정보를 읽고 쓸 수 있는 기억소자로서, 자성 박막 고유의 특성에 의해 고속, 저전력 및 고집적화를 가능하게 할뿐만 아니라, 플레쉬 메모리와 같이 비휘발성 메모리 동작이 가능한 소자이다.

상기 MRAM 은 스핀이 전자의 전달 현상에 지대한 영향을 미치기 때문에 생기는 거대자기저항 ( giant magnetoresistive, GMR ) 현상이나 스핀 편극 자기투과 현상을 이용해 메모리 소자를 구현하는 방법이 있다.

상기 거대자기저항 ( GMR ) 현상을 이용한 MRAM 은, 비자성층을 사이에 둔 두 자성층의 스핀방향이 같은 경우보다 다른 경우의 저항이 크게 다른 현상을 이용해 GMR 자기 메모리 소자를 구현하는 것이다.

상기 스핀 편극 자기 투과 현상을 이용한 MRAM 은, 절연층을 사이에 둔 두 자성층에서 스핀 방향이 같은 경우가 다른 경우보다 전류 투과가 훨씬 잘 일어난다는 현상을 이용하여 자기 투과접합 메모리 소자를 구현하는 것이다.

그러나, 상기 MRAM 에 대한 연구는 현재 초기 단계에 있으며, 주로 다층 자성 박막의 형성에 집중되어 있고, 단위 셀 구조 및 주변 감지 회로 등에 대한 연구는 아직 미비한 실정이다.

도 1a 및 도 1b 는 종래기술에 따른 마그네틱 램을 도시한 단면도 및 레이아웃도로서, 각각의 MTJ 셀에 대해 하나의 비트라인과 워드라인이 쌍 ( pair ) 으로 형성되어 금속배선간 스페이스 확보를 어렵게 한 것을 도시한다. 여기서, 상기 도 1a 는 상기 도 1b 의 A-A 절단면을 따라 도시한 것이다.

도 1a를 참조하면, 상기 마그네틱 램은 반도체기판(11) 상부에 한쌍으로 구비되는 게이트, 즉 제1워드라인(13)과, 상기 한쌍의 제1워드라인(13) 사이와 바깥쪽의 반도체기판(11)에 구비되는 불순물 접합영역(15)과, 상기 한쌍의 제1워드라인(13) 사이의 반도체기판(11)에 형성된 불순물 접합영역(15)에 접속되는 그라운드라인(23)과, 상기 한쌍의 제1워드라인(13) 바깥쪽 반도체기판(11)에 형성된 불순물 접합영역(15)에 접속되는 연결층(27)과, 상기 한쌍의 제1워드라인(13) 상측에 형성되되, MTJ 셀(29)과 같은 크기로 상기 연결층(27)의 하부에 구비되는 제2워드라인(25)과, 상기 제2워드라인(25) 상측의 상기 연결층(27) 상부에 상기 제2워드라인(25)과 같은 폭으로 구비되는 한쌍의 MTJ 셀(29)과, 상기 한쌍의 MTJ 셀(29)에 접속되며 상기 제1,2워드라인(13,25)과 수직하게 구비되는 비트라인(33)으로 구성되되, 상기 그라운드라인(23)이 중앙에 형성되며 이를 기준으로 대칭되게 제1워드라인(13), 연결층(27), 제2워드라인(25) 및 MTJ 셀(29)이 형성된 것이다.

도 1b를 참조하면, 하나의 MRAM 셀을 형성하기 위한 면적이 2F × 6F, 즉12F2 의 크기만큼을 필요로 한다.

여기서, "F" 는 리소그래피 공정으로 형성할 수 있는 라인/스페이스의 최소 크기를 말한다.

상기한 바와 같이 종래기술에 따른 마그네틱 램은, 각 MTJ 셀에 구비되는 하나의 비트라인과 워드라인이 쌍으로 형성되어 각 금속배선의 스페이스 확보가 어렵게 되고 셀 크기가 커지게 되어 소자의 고집적화를 어렵게 하는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 한쌍의 MRAM 에 구비되는 두 개의 라이트라인인 제2워드라인을 하나로 형성하되, 수직하게 형성하여 하나의 라인으로 두 개의 MTJ 셀에 자장을 걸어줌으로써 소자의 고집적화를 가능하게 하는 마그네틱 램을 제공하는데 그 목적을 갖는 발명입니다.

도 1a 및 도 1b 는 종래기술에 따른 마그네틱 램 구조를 도시한 단면도 및 레이아웃도.

도 2 는 본 발명에 따른 마그네틱 램의 원리를 설명하기 위한 사시도.

도 3a 및 도 3b 는 본 발명의 실시예에 따른 마그네틱 램을 도시한 단면도.

도 4 는 본 발명의 실시예에 따라 형성된 마그네틱 램의 사시도.

〈 도면의 주요 부분에 대한 부호의 설명 〉

11,51 : 반도체기판

13,53 : 게이트전극, 제1워드라인, 리드라인

15,55 : 불순물 접합영역17,19,57 : 제1콘택플러그

21,59 : 도전층23,61 : 그라운드 라인

24,63 : 제2콘택플러그25,65 : 라이트라인, 제2워드라인

27,67 : 연결층29,69,100 : MTJ 셀

31,71 : 제3콘택플러그33,73,200 : 비트라인

75,300 : 금속배선 콘택플러그77 : 금속배선

상기 목적 달성을 위해 본 발명에 따른 마그네틱 램은,

마그네틱 램에 있어서,

반도체기판 상부에 한쌍으로 구비되는 제1워드라인과,

상기 한쌍의 제1워드라인 사이와 바깥쪽의 반도체기판에 구비되는 불순물 접합영역과,

상기 한쌍의 제1워드라인 사이의 반도체기판에 형성된 불순물 접합영역에 접속되는 그라운드라인과,

상기 한쌍의 제1워드라인 바깥쪽 반도체기판에 형성된 불순물 접합영역에 접속되는 한쌍의 연결층과,

상기 한쌍의 연결층 상부에 접속되는 한쌍의 MTJ 셀과,

상기 한쌍의 MTJ 셀에 접속되는 한쌍의 비트라인과,

상기 한쌍의 MTJ 셀 사이의 상기 그라운드 라인 상측에 구비되는 금속배선 콘택플러그와,

상기 금속배선 콘택플러그 하부에 구비되는 라이트라인인 제2워드라인과,

상기 한쌍의 비트라인 상측에 상기 비트라인과 수직하게 금속배선이 구비되되, 상기 금속배선 콘택플러그에 접속되며,

상기 비트라인은 4000 ∼ 5000 Å 두께로 형성되고,

상기 MTJ 셀과 금속배선은 10000 ∼ 50000 Å 의 거리를 유지하는 것과,

상기 비트라인과 금속배선은 1000 ∼ 3000 Å 의 거리를 유지하는 것과,

상기 제2워드라인은 전류가 흘러나가는 통로로 사용되는 것과,

상기 MTJ 셀과 금속배선 콘택플러그는 측면으로 0.5 F ∼ 1.9 F 의 거리를 유지하는 것을 특징으로 한다.

한편, 본 발명의 원리는,

MTJ 의 자화 반전을 위하여 각 MTJ 에 대해 하나의 비트라인과 워드라인이 쌍으로 형성되어 금속배선 간 스페이스 확보가 어렵게 되는 종래기술의 문제점을 해결하기 위한 것으로서, 도 2 의 X, T, Z 축을 기준으로 설명하면 다음과 같다.

MTJ 셀 상측에 비트라인을 형성하되, 상기 MTJ 셀과 같은 선폭으로 Y 축 방향으로 전류가 흐르는 비트라인이 구비되고,

상기 비트라인의 상측에 상기 비트라인에 수직하는 구조로 형성된 금속배선과 콘택된 금속배선 콘택플러그를 -Z 축 방향을 향하도록 형성하되, 상기 금속배선 콘택플러그가 한 쌍의 MTJ 셀 사이를 지나도록 형성함으로써 상기 금속배선으로부터 상기 콘택플러그로 전류가 흐르도록 하여,

상기 비트라인의 Y 축 방향 전류와, 금속배선 콘택플러그의 -Z 축 방향 전류를 이용하여 상기 MTJ 셀의 자화 방향을 결정하도록 함으로써

각각 제2워드라인인 라이트라인의 구조를 단순화시켜 반도체소자의 고집적화를 가능하게 하는 것이다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 3a 및 도 3b 는 본 발명에 따른 마그네틱 램을 도시한 단면도 및 레이아웃도로서, 각각의 MTJ 셀에 대해 하나의 비트라인과 워드라인이 쌍 ( pair ) 으로 형성되고 라이트라인인 제2워드라인을 하나만 형성함으로써 금속배선간 스페이스 확보할 수 있음을 도시한다. 여기서, 상기 도 3a 는 상기 도 3b 의 B-B 절단면을 따라 도시한 것이다.

도 3a를 참조하면, 상기 마그네틱 램은 반도체기판(51) 상부에 한쌍으로 구비되는 게이트, 즉 제1워드라인(53)과, 상기 한쌍의 제1워드라인(53) 사이와 바깥쪽의 반도체기판(51)에 구비되는 불순물 접합영역(55)과, 상기 한쌍의 제1워드라인(53) 사이의 반도체기판(51)에 형성된 불순물 접합영역(55)에 접속되는 그라운드라인(61)과, 상기 한쌍의 제1워드라인(53) 바깥쪽 반도체기판(51)에 형성된 불순물 접합영역(55)에 접속되는 한쌍의 연결층(67)과, 상기 연결층(67) 상부에 접속되어 형성되는 한쌍의 MTJ 셀(69)과, 상기 각각의 MTJ 셀(69)에 접속되는 한 쌍의 비트라인(73)과, 상기 그라운드 라인(61) 상측의 상기 한쌍의 MTJ 셀(69) 사이에 구비되는 금속배선 콘택플러그(75)와, 상기 금속배선 콘택플러그(75)의 하부에 접속되어 상기 그라운드 라인(61) 상측에 구비되는 제2워드라인(65)과, 상기 금속배선 콘택플러그(75)에 접속되어 상기 한쌍의 비트라인 상측에 상기 비트라인과 수직한 금속배선으로 구성된 것이다.

이때, 상기 비트라인(73)은 4000 ∼ 5000 Å 두께로 형성된다.

그리고, 상기 비트라인(73)과 금속배선(77)은 1000 ∼ 3000 Å 거리로 유지되고,

상기 MTJ 셀(69)과 금속배선(77)의 거리는 10000 ∼ 50000 Å 거리로 유지되고,

상기 MTJ 셀(69)과 금속배선 콘택플러그(75)의 거리가 0.5 F ∼ 1.9 F 로 유지된다.

또한, 상기 제2워드라인(65)은 상기 제2연결층(67)보다 낮은 위치에 형성된다.

도 3b를 참조하면, 금속배선간 간격을 1F 로 할 때 하나의 라이트라인 만을 이용하여 한쌍의 MRAM을 형성하는 경우 하나의 MRAM 셀을 형성하기 위한 면적을 2F × 4F, 즉 8F2 의 크기만큼으로 감소시킬 수 있다.

도 4 는 본 발명에 실시예에 따라 형성된 마그네틱 램을 도시한 사시도이다.

상기 MTJ 셀 내의 정보를 읽는 동작은, 상기 리드라인인 제1워드라인(53)에전압을 가해 전계효과 트랜지스터를 동작시키고 상기 비트라인(73)에 전류를 가할 때 흐르는 전류의 크기를 감지함으로써 상기 MTJ 셀(69) 내의 자유 자화층(도시안됨)의 자화 방향으로 체크하는 것이다.

상기 MTJ 셀 내에 정보를 기억시키는 동작은, 전계효과 트랜지스터를 오프(off) 상태로 유지한 채, 상기 금속배선(77)에 전압을 가하여 상기 금속배선(77), 금속배선 콘택플러그(75) 및 제2워드라인(65)의 순서대로 전류를 흘림으로써 상기 금속배선 콘택플러그(75)에 흐르는 전류(I_W)에 의한 자기장과 상기 비트라인(73)에 인가되는 전압에 의하여 흐르는 전류(I_B)에 의한 자기장에 의하여 상기 MTJ 셀(69)을 구성하는 자유 자화층(도시안됨)의 자화방향을 제어하는 것이다. 이때, 상기 전류는 상기 금속배선(77)이나 비트라인(73)에 인가되는 전압과 기준전압의 전압차이로 인하여 형성된 것이다.

여기서, 상기 제2워드라인(65)은 전류 통로를 확보하는 역할을 한다.

그리고, 상기 MTJ 셀은 트랜지스터와 같이 마그네틱 램을 구성하는 저항변화소자로서, AMR ( Anisotropic Magneto-Resistance ), GMR, 스핀 밸브 ( spin valve ), 강자성체/금속·반도체 하이브리드구조, III-V족 자성 반도체 복합구조, 금속(준금속)/반도체 복합구조, CMR ( Colossal Magneto-Resistance ), 등과 같은 자화 또는 자성에 의하여 저항값이 변하는 모든 종류의 자기저항 소자와, 전기신호에 의한 물질 상변환에 따라 저항값이 변하는 상변환 소자로 형성할 수도 있다.

아울러, 본 발명의 다른 실시예는 본 발명의 실시예에 따른 하부구조와 상관없이 라이트 라인인 제2워드라인 상측의 구조를 본 발명과 같은 구조로 형성하는 것이다.

이상에서 설명한 바와 같이 본 발명에 따른 마그네틱 램은, 자기물질의 자화방향을 반전시키기 위한 워드라인을 형성하고 상기 워드라인에 수직한 구조의 공통 제2워드라인을 형성하여 한쌍의 MRAM 소자에 라이트라인인 제2워드라인을 하나만 형성함으로써 소자의 고집적화를 가능하게 하는 효과를 제공한다.

Claims

마그네틱 램에 있어서,

반도체기판 상부에 한쌍으로 구비되는 제1워드라인과,

상기 한쌍의 제1워드라인 사이와 바깥쪽의 반도체기판에 구비되는 불순물 접합영역과,

상기 한쌍의 제1워드라인 사이의 반도체기판에 형성된 불순물 접합영역에 접속되는 그라운드라인과,

상기 한쌍의 제1워드라인 바깥쪽 반도체기판에 형성된 불순물 접합영역에 접속되는 한쌍의 연결층과,

상기 한쌍의 연결층 상부에 접속되는 한쌍의 MTJ 셀과,

상기 한쌍의 MTJ 셀에 접속되는 한쌍의 비트라인과,

상기 한쌍의 MTJ 셀 사이의 상기 그라운드 라인 상측에 구비되는 금속배선 콘택플러그와,

상기 금속배선 콘택플러그 하부에 구비되는 라이트라인인 제2워드라인과,

상기 한쌍의 비트라인 상측에 상기 비트라인과 수직하게 금속배선이 구비되되, 상기 금속배선 콘택플러그에 접속되는 것을 특징으로 하는 마그네틱 램.
제 1 항에 있어서,

상기 비트라인은 4000 ∼ 5000 Å 두께로 형성되는 것을 특징으로 하는 마그네틱 램.
제 1 항에 있어서,

상기 MTJ 셀과 금속배선은 10000 ∼ 50000 Å 의 거리를 유지하는 것을 특징으로 하는 마그네틱 램.
제 1 항에 있어서,

상기 비트라인과 금속배선은 1000 ∼ 3000 Å 의 거리를 유지하는 것을 특징으로 하는 마그네틱 램.
제 1 항에 있어서,

상기 제2워드라인은 전류가 흘러나가는 통로로 사용되는 것을 특징으로 하는 마그네틱 램.
제 1 항에 있어서,

상기 MTJ 셀과 금속배선 콘택플러그는 측면으로 0.5 F ∼ 1.9 F 의 거리를 유지하는 것을 특징으로 하는 마그네틱 램.