KR20030090762A

KR20030090762A - 전동기 제어 장치

Info

Publication number: KR20030090762A
Application number: KR10-2003-7013649A
Authority: KR
Inventors: 가쿠소우키; 혼다히데키; 오구로류이치
Original assignee: 가부시키가이샤 야스카와덴키
Priority date: 2001-04-18
Filing date: 2002-04-15
Publication date: 2003-11-28
Also published as: CN1249906C; CN1526194A; WO2002087065A1; KR100849793B1; JP2002315375A

Abstract

전동기 제어 장치에서, 기본 주파수의 전류 성분과 함께, 다수의 고조파 전류 성분도 동시에 존재한다. 그러나, 종래 기술에서는, 6f, 24f의 고조파 전류 성분을 동시에 보상할 수는 없기 때문에, 전동기에 발생하는 토크 리플을 동시에 없앨 수 없다.

전동기 제어 장치를, 회전 측정부(4)와, 전류 측정부(5)와, 상위 제어부(20)와, 제2 전류 지령 발생기(15)와, 제2 모의 관측기(12)와, 제1 제어부(10)와, 제2 제어부(9)와, 제3 제어부(13)와, 제2 전압 지령 합성부(14)로 구성하고,

제2 전압 지령 합성부(14)를 3개의 위치 변환기와, 3개의 역좌표 변환기 및 가산기로 구성하였다.

Description

전동기 제어 장치{MOTOR CONTROLLER}

종래의 관련 기술로서, 일본국 특개평 제8-80052(특원평 6-210313)호 공보에 개시된 전력용 액티브 필터가 있다. 종래의 관련 기술을 도 10에 도시한다. 도 10에 도시하는 전력용 액티브 필터는, 3상 교류 전원(113)과, L부하(114)와, 액티브 필터(112)와, 감산기(109)와, 전류 제어(110)와, PWM 제어(111)와, 고조파 전류 검출 회로(2A)와, k차 고조파 전류 검출 회로(2B)와, 고조파 전류 검출 회로(2A) 및 고조파 전류 검출 회로(2B)의 출력을 가산하는 가산기(108)로 구성되어 있다. 또, 고조파 전류 검출 회로(2A)는, 감산기(101)와, 3상/dq 좌표 변환(102)과, 하이패스 필터(103)와, dq/3상 좌표 변환(104)으로 구성되어 있다. k차 고조파 전류 검출 회로(2B)는, 3상/kω 회전 좌표 변환(105)과, 로우패스 필터(106)와, kω/3상 회전 좌표 변환(107)으로 구성되어 있다.

따라서, 다음의 효과가 얻어진다.

1. 저차 고조파의 검출을 그 고조파의 차수(k)와 전원 각주파수(ω)를 곱한 값으로 회전하는 회전 좌표계로 변환함으로써 검출하고 있기 때문에, 저차 고조파를 고속으로 검출하여 보상할 수 있다.

2. 차수(k)의 값의 설정에 의해서 임의의 고조파를 고속으로 검출하여 보상할 수 있다.

그러나, 종래의 관련 기술을 이용하여, 전동기 제어를 행하는 경우, 다음의 문제점이 발생한다.

1. 전동기에서, 기본 주파수의 전류 성분이 존재하는 동시에, 다수의 고조파 전류 성분도 동시에 존재한다. 예를 들면, 6f, 24f의 고조파 전류 성분이 잘 나타난다. 그러나, 종래의 관련 기술에서는, 기본 주파수의 전류 성분을 제외하고, 1개 고조파의 전류 성분밖에 검출할 수 없기 때문에, 6f, 24f의 고조파 전류 성분을 동시에 보상할 수는 없다. 따라서, 전동기에 발생하는 6f, 24f와 같은 토크 리플을 동시에 없앨 수는 없다.

2. 전동기를 가변속으로 구동시킬 때에, 상기 6f, 24f의 고조파 전류 성분의 주파수는 전동기의 회전 속도에 비례하여 변화한다. 따라서, 종래의 관련 기술의 하이 패스 필터(103)로 d, q축의 교류 성분을 검출할 때에, d, q축 교류 성분 전류와 직류 성분 전류를 분리할 수는 없다. 따라서, 전동기에 발생하는 6f, 24f와 같은 토크 리플을 없앨 수는 없다.

3. 종래의 관련 기술은, 전원에 존재하는 고조파 전류 성분을 보상하는 것이기 때문에, d, q축 직류 성분 전류를 소망의 값으로 제어하는 것은 아니므로, 전동기의 위치 제어와 속도 제어와 토크 제어의 응용에 대응할 수 없다.

4. 종래의 관련 기술은, 회전 좌표 변환 및 회전 좌표 역변환을 행할 때에, sin, cos 함수를 이용하고 있기 때문에, 프로세서의 처리 시간이 길어지고, 동일 프로세서로 고속 제어를 실현할 수 없으므로, 제어 성능에 악영향을 준다.

본 발명은, 예를 들면, 반도체 전력 변환 장치를 이용하여, 공작 기계에서의 테이블이나 로봇의 암과 같은 부하 기계를 구동하는 전동기(직류 전동기, 유도 전동기, 동기 전동기, 리니어 모터 등)에 적절한 전압을 부여하기 위한 전동기 제어 장치에 관한 것이다.

도 1은 본 발명의 실시예 1을 도시하는 블록도이다.

도 2는 본 발명의 실시예 2를 도시하는 블록도이다.

도 3은 본 발명의 실시예 3을 도시하는 블록도이다.

도 4는 본 발명의 실시예 4를 도시하는 블록도이다.

도 5는 본 발명의 실시예 5를 도시하는 블록도이다.

도 6은 본 발명의 실시예 6을 도시하는 블록도이다.

도 7은 본 발명의 실시예 7을 도시하는 블록도이다.

도 8은 본 발명의 실시예 8을 도시하는 블록도이다.

도 9는 본 발명의 실시예 9를 도시하는 블록도이다.

도 10은 종래 기술을 도시하는 블록도이다.

본 발명의 목적은, 다음 제어 성능을 실현하는 전동기 제어 장치를 제공하는 것이다.

1. 전동기에 발생하는 6f, 24f와 같은 토크 리플을 없애는 것.

2. 전동기에 발생하는 6f, 24f와 같은 토크 리플을 동시에 없애는 것.

3. 전동기의 위치 제어와 속도 제어와 토크 제어의 응용에 대응할 수 있는 것.

4. 고속 제어를 실현할 수 있는 것.

5. 전동기에 발생하는 기본 토크 및 6f, 24f와 같은 토크 리플을 제어하는 것.

6. 전동기에 발생하는 기본 토크 및 6f, 24f와 같은 토크 리플을 동시에 제어하는 것.

상기 문제를 해결하기 위해서, 본 발명의 청구항 1은 이하에 서술하는 바와 같은 수단을 구비하는 것이다.

1. 상기 기계 시스템(21)의 상태량을 관측하여, 실(實) 응답 신호(θ)를 제공하는 회전 측정부(4).

2. 상기 파워부(6)의 상태량을 관측하여, 실(實) U상 전류(Iu)와 실 V상 전류(Iv)와 실 W상 전류(Iw)를 제공하는 전류 측정부(5).

3. 토크 지령(Tref)과 제어 모드 지령(Km)을 제공하는 상위 제어부(20).

4. 상기 토크 지령(Tref)과 제어 모드 지령(Km)에 기초하여 제1 d축 전류 지령(Idref1)과 제1 q축 전류 지령(Iqref1)과 제2 d축 전류 지령(Idref2)과 제2 q축 전류 지령(Iqref2)을 제공하는 제1 전류 지령 발생기(7).

5. 상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 상기 실 응답 신호(θ)에 기초하여 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)와 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)를 제공하는 제1 모의 관측기(8).

6. 상기 제1 d축 전류 지령(Idref1)과 상기 제1 q축 전류 지령(Iqref1)과 상기 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)에 기초하여 제1 d축 전압 지령(Vd1)과 제1 q축 전압 지령(Vq1)을 제공하는 제1 제어부(10).

7. 상기 제2 d축 전류 지령(Idref2)과 상기 제2 q축 전류 지령(Iqref2)과 상기 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)에 기초하여 제2 d축 전압 지령(Vd2)과 제2 q축 전압 지령(Vq2)을 제공하는 제2 제어부(9).

8. 상기 제1 d축 전압 지령(Vd1)과 상기 제1 q축 전압 지령(Vq1)과 상기 제2 d축 전압 지령(Vd2)과 상기 제2 q축 전압 지령(Vq2)과 실 응답 신호(θ)에 기초하여 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 제공하는 제1 전압 지령 합성부(11).

또, 본 발명의 청구항 2는 이하에 서술하는 바와 같은 수단을 구비하는 것이다.

1. 상기 기계 시스템(21)의 상태량을 관측하여, 실 응답 신호(θ)를 제공하는 회전 측정부(4).

2. 상기 파워부(6)의 상태량을 관측하여, 실 U상 전류(Iu)와 실 V상 전류(Iv)와 실 W상 전류(Iw)를 제공하는 전류 측정부(5).

4. 상기 토크 지령(Tref)과 제어 모드 지령(Km)에 기초하여 제1 d축 전류 지령(Idref1)과 제1 q축 전류 지령(Iqref1)과 제2 d축 전류 지령(Idref2)과 제2 q축 전류 지령(Iqref2)과 제3 d축 전류 지령(Idref3)과 제3 q축 전류 지령(Iqref3)을 제공하는 제2 전류 지령 발생기(15).

5. 상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 상기 실 응답 신호(θ)에 기초하여 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)와 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)와 제3 d축 전류 신호(Id3)와 제3 q축 전류 신호(Iq3)를 제공하는 제2 모의 관측기(12).

8. 상기 제3 d축 전류 지령(Idref3)과 상기 제3 q축 전류 지령(Iqref3)과 상기 제3 d축 전류 신호(Id3)와 제3 q축 전류 신호(Iq3)에 기초하여 제3 d축 전압 지령(Vd2)과 제3 q축 전압 지령(Vq3)을 제공하는 제3 제어부(13).

9. 상기 제1 d축 전압 지령(Vd1)과 상기 제1 q축 전압 지령(Vq1)과 상기 제2 d축 전압 지령(Vd2)과 상기 제2 q축 전압 지령(Vq2)과 상기 제3 d축 전압 지령(Vd3)과 상기 제3 q축 전압 지령(Vq3)과 실 응답 신호(θ)에 기초하여 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 제공하는 제2 전압 지령 합성부(14).

또, 본 발명의 청구항 3은 이하에 서술하는 바와 같은 수단을 구비하는 것이다.

1. 상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)에 기초하여 U상 제1a 모의 전류(Iu1a)와 V상 제1a 모의 전류(Iv1a)와 W상 제1a 모의 전류(Iw1a)를 제공하는 제1 감산기(8a).

2. 상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)에 기초하여 U상 제2a 모의 전류(Iu2a)와 V상 제2a 모의 전류(Iv2a)와 W상 제2a 모의 전류(Iw2a)를 제공하는 제2 감산기(8c).

3. 상기 U상 제1a 모의 전류(Iu1a)와 상기 V상 제1a 모의 전류(Iv1a)와 상기W상 제1a 모의 전류(Iw1a)와 상기 실 응답 신호(θ)에 기초하여 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)와 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)를 제공하는 제1 모의 변환기(8b).

4. 상기 U상 제2a 모의 전류(Iu2a)와 V상 제2a 모의 전류(Iv2a)와 W상 제1a 모의 전류(Iw2a)와 상기 실 응답 신호(θ)에 기초하여 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)와 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)를 제공하는 제2 모의 변환기(8d).

또, 본 발명의 청구항 4는 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)와 U상 제3b 모의 전류(Iu3b)와 V상 제3b 모의 전류(Iv3b)와 W상 제3b 모의 전류(Iw3b)에 기초하여 U상 제1a 모의 전류(Iu1a)와 V상 제1a 모의 전류(Iv1a)와 W상 제1a 모의 전류(Iw1a)를 제공하는 제3 감산기(12a).

2. 상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)와 U상 제3b 모의 전류(Iu3b)와 V상 제3b 모의 전류(Iv3b)와 W상 제3b 모의 전류(Iw3b)에 기초하여 U상 제2a 모의 전류(Iu2a)와 V상 제2a 모의 전류(Iv2a)와 W상 제2a 모의 전류(Iw2a)를 제공하는 제4 감산기(12b).

3. 상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)와 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)에 기초하여 U상 제3a 모의 전류(Iu3a)와 V상 제3a 모의 전류(Iv3a)와 W상 제3a 모의 전류(Iw3a)를 제공하는 제5 감산기(12c).

4. 상기 U상 제1a 모의 전류(Iu1a)와 상기 V상 제1a 모의 전류(Iv1a)와 상기 W상 제1a 모의 전류(Iw1a)와 상기 실 응답 신호(θ)에 기초하여 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)와 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)를 제공하는 제1 모의 변환기(8b).

5. 상기 U상 제2a 모의 전류(Iu2a)와 상기 V상 제2a 모의 전류(Iv2a)와 상기 W상 제1a 모의 전류(Iw2a)와 상기 실 응답 신호(θ)에 기초하여 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)와 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)를 제공하는 제2 모의 변환기(8d).

6. 상기 U상 제3a 모의 전류(Iu3a)와 상기 V상 제3a 모의 전류(Iv3a)와 상기 W상 제3a 모의 전류(Iw3a)와 상기 실 응답 신호(θ)에 기초하여 제3 d축 전류 신호(Id3)와 제3 q축 전류 신호(Iq3)와 U상 제3b 모의 전류(Iu3b)와 V상 제3b 모의 전류(Iv3b)와 W상 제3b 모의 전류(Iw3b)를 제공하는 제3 모의 변환기(12d).

또, 본 발명의 청구항 5는 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 실 응답 신호(θ)에 기초하여 제3 모의 전기 위치 신호(θ3)를 제공하는 제3a 위치 변환기(12d4).

2. 상기 U상 제1a 모의 전류(Iu1a)와 상기 V상 제1a 모의 전류(Iv1a)와 상기 W상 제1a 모의 전류(Iw1a)와 상기 제3 모의 전기 위치 신호(θ3)에 기초하여 제3a d축 전류 신호(Id3a)와 제3a q축 전류 신호(Iq3a)를 제공하는 제3 좌표 변환기(12 d1).

3. 상기 제3a d축 전류 신호(Id3a)와 상기 제3a q축 전류 신호(Iq3a)에 기초하여 제3 d축 전류 신호(Id3)와 제1 q축 전류 신호(Iq3)를 제공하는 제3 필터(12d2).

4. 상기 제3 d축 전류 신호(Id3)와 상기 제3 q축 전류 신호(Iq3)에 기초하여 U상 제3b 모의 전류(Iu3b)와 V상 제3b 모의 전류(Iv3b)와 W상 제3b 모의 전류(Iw3b)를 제공하는 제3a 역좌표 변환기(12d3).

또, 본 발명의 청구항 6은 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 실 응답 신호(θ)에 기초하여 제1 모의 전기 위치 신호(θ1)를 제공하는 제1a 위치 변환기(8b4).

2. 상기 U상 제1a 모의 전류(Iu1a)와 상기 V상 제1a 모의 전류(Iv1a)와 상기 W상 제1a 모의 전류(Iw1a)와 상기 제1 모의 전기 위치 신호(θ)에 기초하여 제1a d축 전류 신호(Id1a)와 제1a q축 전류 신호(Iq1a)를 제공하는 제1 좌표 변환기(8b1).

3. 상기 제1a d축 전류 신호(Id1a)와 상기 제1a q축 전류 신호(Iq1a)에 기초하여 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)를 제공하는 제1필터(8b2).

4. 상기 제1 d축 전류 신호(Id1)와 상기 제1 q축 전류 신호(Iq1)에 기초하여 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)를 제공하는 제1a 역좌표 변환기(8b3).

또, 본 발명의 청구항 7은 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 실 응답 신호(θ)에 기초하여 제1 모의 전기 위치 신호(θ2)를 제공하는 제2a 위치 변환기(8d4).

2. 상기 U상 제2a 모의 전류(Iu2a)와 상기 V상 제2a 모의 전류(Iv2a)와 상기 W상 제2a 모의 전류(Iw2a)와 상기 제2 모의 전기 위치 신호(θ2)에 기초하여 제2a d축 전류 신호(Id2a)와 제2a q축 전류 신호(Iq2a)를 제공하는 제2 좌표 변환기(8d1).

3 .상기 제2a d축 전류 신호(Id2a)와 상기 제2a q축 전류 신호(Iq2a)에 기초하여 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)를 제공하는 제2 필터(8d2).

4. 상기 제2 d축 전류 신호(Id2)와 상기 제2 q축 전류 신호(Id2)에 기초하여 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)를 제공하는 제2a 역좌표 변환기(8d3).

또, 본 발명의 청구항 8은 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 실 응답 신호(θ)에 기초하여 제1 모의 전기 위치 신호(θ1)를 제공하는 제1b 위치 변환기(11a).

2. 상기 실 응답 신호(θ)에 기초하여 제2 모의 전기 위치 신호(θ2)를 제공하는 제2b 위치 변환기(11b).

3. 상기 제1 d축 전압 지령(Vd1)과 상기 제1 q축 전압 지령(Vq1)과 상기 제1 모의 전기 위치 신호(θ1)에 기초하여 U상 제1 모의 전압 지령(Vuref1)과 V상 제1 모의 전압 지령(Vvref1)과 W상 제1 모의 전압 지령(Vwref1)을 제공하는 제1b 역좌표 변환기(11c).

4. 상기 제2 d축 전압 지령(Vd2)과 상기 제2 q축 전압 지령(Vq2)과 상기 제2 모의 전기 위치 신호(θ2)에 기초하여 U상 제2 모의 전압 지령(Vuref2)과 V상 제2 모의 전압 지령(Vvref2)과 W상 제2 모의 전압 지령(Vwref2)을 제공하는 제2b 역좌표 변환기(11d).

5. 상기 U상 제1 모의 전압 지령(Vuref1)과 상기 V상 제1 모의 전압 지령(Vvref1)과 상기 W상 제1 모의 전압 지령(Vwref1)과 상기 U상 제2 모의 전압 지령(Vuref2)과 상기 V상 제2 모의 전압 지령(Vvref2)과 상기 W상 제2 모의 전압 지령(Vwref2)에 기초하여 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 제공하는 제1 가산기(11e).

또, 본 발명의 청구항 9는 이하에 서술한 바와 같은 수단을 구비하는 것이다.

3. 상기 실 응답 신호(θ)에 기초하여 제3 모의 전기 위치 신호(θ3)를 제공하는 제3b 위치 변환기(14a).

4. 상기 제1 d축 전압 지령(Vd1)과 상기 제1 q축 전압 지령(Vq1)과 상기 제1 모의 전기 위치 신호(θ1)에 기초하여 U상 제1 모의 전압 지령(Vuref1)과 V상 제1 모의 전압 지령(Vvref1)과 W상 제1 모의 전압 지령(Vwref1)을 제공하는 제1b 역좌표 변환기(11c).

5. 상기 제2 d축 전압 지령(Vd2)과 상기 제2 q축 전압 지령(Vq2)과 상기 제2 모의 전기 위치 신호(θ2)에 기초하여 U상 제2 모의 전압 지령(Vuref2)과 V상 제2 모의 전압 지령(Vvref2)과 W상 제2 모의 전압 지령(Vwref2)을 제공하는 제2b 역좌표 변환기(11d).

6. 상기 제3 d축 전압 지령(Vd3)과 상기 제3 q축 전압 지령(Vq3)과 상기 제3 모의 전기 위치 신호(θ3)에 기초하여 U상 제3 모의 전압 지령(Vuref3)과 V상 제3 모의 전압 지령(Vvref3)과 W상 제3 모의 전압 지령(Vwref3)을 제공하는 제3b 역좌표 변환기(14b).

7. 상기 U상 제1 모의 전압 지령(Vuref1)과 상기 V상 제1 모의 전압 지령(Vvref1)과 상기 W상 제1 모의 전압 지령(Vwref1)과 상기 U상 제2 모의 전압 지령(Vuref2)과 상기 V상 제2 모의 전압 지령(Vvref2)과 상기 W상 제2 모의 전압지령(Vwref2)과 상기 U상 제3 모의 전압 지령(Vuref3)과 상기 V상 제3 모의 전압 지령(Vvref3)과 상기 W상 제3 모의 전압 지령(Vwref3)에 기초하여 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 제공하는 제2 가산기(14c).

또, 본 발명의 청구항 10은 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)를 기본(d, q) 회전 좌표에서의 직류 성분 전류와 다수의 고주파(d, q) 회전 좌표에서의 직류 성분 전류로 분해하는 모의 관측기.

2. 상기 기본 주파(d, q) 전류를 피드백 신호로 하여, 기본 주파(d, q) 전압 지령을 제공하는 기본 주파(d, q) 전류 피드백 제어 수단.

3. 상기 다수의 고주파(d, q) 전류를 각각의 피드백 신호로 하여, 다수의 고주파(d, q) 전압 지령을 제공하는 다수의 고주파(d, q) 전류 피드백 수단.

4. 기본 주파(d, q) 전압 지령과 다수의 고주파(d, q) 전압 지령을 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)에 합성하는 전압 지령 합성 수단.

또, 본 발명의 청구항 11은 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 모의 관측 수단과, 상기 전압 지령 합성 수단과, 상기 기본 주파(d, q) 전류 피드백 제어 수단이 다수의 프로세서로 구성된다.

또, 본 발명의 청구항 12는 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 상위 제어부(20)와, 상기 제1 전류 지령 발생기(7)와, 상기 제1 모의 관측기(8)와, 상기 제1 제어부(10)와, 상기 제2 제어부(9)와, 상기 제1 전압 지령 합성부(11)가 독립한 프로세서로 구성된다.

또, 본 발명의 청구항 13은 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 상위 제어부(20)와, 상기 제2 전류 지령 발생기(15)와, 상기 제2 모의 관측기(12)와, 상기 제1 제어부(10)와, 상기 제2 제어부(9)와, 상기 제3 제어부(13)와, 상기 제2 전압 지령 합성부(14)가 독립한 프로세서로 구성된다.

또, 본 발명의 청구항 14는 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 제1 감산기(8a)와, 상기 제2 감산기(8c)와, 상기 제1 모의 변환기(8b)와, 상기 제2 모의 변환기(8d)가 독립한 프로세서로 구성된다.

또, 본 발명의 청구항 15는 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 제3 감산기(12a)와, 상기 제4 감산기(12b)와, 상기 제5 감산기(12c)와, 상기 제1 모의 변환기(8b)와, 상기 제2 모의 변환기(8d)와, 상기 제3 모의 변환기(12d)가 독립한 프로세서로 구성된다.

또, 본 발명의 청구항 16은 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 제3a 위치 변환기(12d4)와, 상기 제3 좌표 변환기(12d1)와, 상기 제3 필터(12d2)와, 상기 제3a 역좌표 변환기(12d3)가 독립한 프로세서로 구성된다.

또, 본 발명의 청구항 17은 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 제1a 위치 변환기(8b4)와, 상기 제1 좌표 변환기(8b1)와, 상기 제1 필터(8b2)와, 상기 제1a 역좌표 변환기(8b3)가 독립한 프로세서로 구성된다.

또, 본 발명의 청구항 18은 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 제2a 위치 변환기(8d4)와, 상기 제2 좌표 변환기(8d1)와, 상기 제2 필터(8d2)와, 상기 제2a 역좌표 변환기(8d3)가 독립한 프로세서로 구성된다.

또, 본 발명의 청구항 19는 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 제1b 위치 변환기(11a)와, 상기 제2b 위치 변환기(11b)와, 상기 제1b 역좌표 변환기(11c)와, 상기 제2b 역좌표 변환기(11d)와, 상기 제1 가산기(11e)가 독립한 프로세서로 구성된다.

또, 본 발명의 청구항 20은 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 상기 제1b 위치 변환기(11a)와, 상기 제2b 위치 변환기(11b)와, 상기 제3b 위치 변환기(14a)와, 상기 제1b 역좌표 변환기(11c)와, 상기 제2b 역좌표 변환기(11d)와, 상기 제3b 역좌표 변환기(14b)와, 상기 제2 가산기(14c)를 독립한 프로세서로 구성된다.

또, 본 발명의 청구항 21은 이하에 서술한 바와 같은 수단을 구비하는 것이다.

1. 사전에, sin 함수를 테이블화하여, 메모리에 보존하는 수단.

2. sin 함수와 cos 함수의 값을 이용할 때에 직접 계산하지 않고, 상기 메모리로부터 검색함으로써 좌표 변환 연산을 위한 sin 함수와 cos 함수의 값을 얻는다.

본 발명의 청구항 1에서는, 전동기 제어 장치를,

회전 측정부(4)와, 전류 측정부(5)와, 상위 제어부(20)와, 제1 전류 지령 발생기(7)와, 제1 모의 관측기(8)와, 제1 제어부(10)와, 제2 제어부(9)와, 제1 전압 지령 합성부(11)로 구성함으로써, 상술한 본 발명의 목적 3을 실현할 수 있다.

본 발명의 청구항 2에서는, 전동기 제어 장치를,

회전 측정부(4)와, 전류 측정부(5)와, 상위 제어부(20)와, 제2 전류 지령 발생기(15)와, 제2 모의 관측기(12)와, 제1 제어부(10)와, 제2 제어부(9)와, 제3 제어부(13)와, 제2 전압 지령 합성부(14)로 구성함으로써, 상술한 본 발명의 목적 2, 3을 실현할 수 있다.

본 발명의 청구항 3에서는, 제1 모의 관측기(8)를,

제1 감산기(8a)와, 제2 감산기(8c)와, 제1 모의 변환기(8b)와, 제2 모의 변환기(8d)로 구성함으로써, 전동기의 회전 속도가 변화해도, 각각의 d, q 좌표에서의 d, q축 전류를 정확하게 검출할 수 있기 때문에, 상술한 본 발명의 목적 1, 3을 실현할 수 있다.

본 발명의 청구항 4에서는, 제2 모의 관측기(12)를,

제3 감산기(12a)와, 제4 감산기(12b)와, 제5 감산기(12c)와, 제1 모의 변환기(8b)와, 제2 모의 변환기(8d)와, 제3 모의 변환기(12d)로 구성함으로써, 전동기의 회전 속도가 변화해도, 각각의 d, q 좌표에서의 d, q축 전류를 정확하게 검출할 수 있기 때문에, 상술한 본 발명의 목적 1, 2, 3을 실현할 수 있다.

본 발명의 청구항 5에서는, 제3 모의 변환기(12d)를,

제3a 위치 변환기(12d4)와, 제3 좌표 변환기(12d1)와, 제3 필터(12d2)와, 제3a 역좌표 변환기(12d3)로 구성함으로써, 고조파 전류의 d, q축 직류 전류를 검출할 때에, 다른 고조파 전류 및 관측 노이즈의 악영향을 줄일 수 있고, 보다 정확한 d, q축 직류 전류를 검출하기 때문에, 상술한 본 발명의 목적 1, 2, 3을 실현할 수 있는 동시에, 보다 좋은 제어 성능을 얻을 수 있다.

본 발명의 청구항 6에서는, 제1 모의 변환기(8b)를,

제1a 위치 변환기(8b4)와, 제1 좌표 변환기(8b1)와, 제1 필터(8b2)와, 제1a 역좌표 변환기(8b3)로 구성함으로써, 고조파 전류의 d, q축 직류 전류를 검출할 때에, 다른 고조파 전류 및 관측 노이즈의 악영향을 줄일 수 있고, 보다 정확한 d, q축 직류 전류를 검출하기 때문에, 상술한 본 발명의 목적 1, 2, 3을 실현할 수 있는 동시에, 보다 좋은 제어 성능을 얻을 수 있다.

본 발명의 청구항 7에서는, 제2 모의 변환기(8d)를,

제2a 위치 변환기(8d4)와, 제2 좌표 변환기(8d1)와, 제2 필터(8d2)와, 제2a 역좌표 변환기(8d3)로 구성함으로써, 고조파 전류의 d, q축 직류 전류를 검출할 때에, 다른 고조파 전류 및 관측 노이즈의 악영향을 줄일 수 있고, 보다 정확한 d, q축 직류 전류를 검출하기 때문에, 상술한 본 발명의 목적 1, 2, 3을 실현할 수 있는 동시에, 보다 좋은 제어 성능을 얻을 수 있다.

본 발명의 청구항 8에서는, 제1 전압 지령 합성기(11)를,

제1b 위치 변환기(11a)와, 제2b 위치 변환기(11b)와, 제1b 역좌표 변환기(11c)와, 제2b 역좌표 변환기(11d)와, 제1 가산기(11e)로 구성함으로써, 기본 토크 성분과 6f, 24f와 같은 토크 리플을 제어하기 위한 전압 지령을 생성할 수 있기 때문에, 상술한 본 발명의 목적 1, 3, 5를 실현할 수 있다.

본 발명의 청구항 9에서는, 제2 전압 지령 합성기(14)를,

제1b 위치 변환기(11a)와, 제2b 위치 변환기(11b)와, 제3b 위치 변환기(14a)와, 제1b 역좌표 변환기(11c)와, 제2b 역좌표 변환기(11d)와, 제3b 역좌표 변환기(14b)와, 제2 가산기(14c)로 구성함으로써, 기본 토크 성분과 6f, 24f와 같은 토크 리플을 제어하기 위한 전압 지령을 동시에 생성할 수 있기 때문에, 상술한 본 발명의 목적 1, 2, 3, 5, 6을 실현할 수 있다.

본 발명의 청구항 10에서는, 상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)를 기본(d, q) 회전 좌표에서의 직류 성분 전류와 다수의 고주파(d, q) 회전 좌표에서의 직류 성분 전류로 분해하는 모의 관측 수단을 구비함으로써, 상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)에 포함되어 있는 임의의 수의 고조파 성분 전류를 분리할 수 있고, 또, 상기 기본 주파(d, q) 전류를 피드백 신호로 하여, 기본 주파(d, q) 전압 지령을 제공하는 기본 주파(d, q) 전류 피드백 제어 수단과,

상기 다수의 고주파(d, q) 전류를 각각의 피드백 신호로 하여, 다수의 고주파(d, q) 전압 지령을 제공하는 다수의 고주파(d, q) 전류 피드백 수단을 구비함으로써, 상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)에 포함되어 있는 임의의 수의 고조파 성분 전류를 각각의 목표값으로 제어하기 위한 각각의 전압 지령을 얻을 수 있고, 또한, 기본 주파(d, q) 전압 지령과 다수의 고주파(d, q) 전압 지령을 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)에 합성하는 전압 지령 합성 수단을 구비함으로써, 상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)에 포함되어 있는 임의의 수의 고조파 성분 전류를 각각의 목표값으로 제어하기 위한 종합적인 전압 지령을 얻을 수 있기 때문에, 상술한 본 발명의 목적 1, 2, 3, 5, 6을 실현할 수 있는 동시에, 보다 정확하게 전동기를 구동시킬 수 있어서, 보다 좋은 제어 성능을 얻을 수 있다.

본 발명의 청구항 11에서는, 상기 모의 관측 수단과, 상기 전압 지령 합성 수단과, 상기 기본 주파(d, q) 전류 피드백 제어 수단이 다수의 프로세서로 구성됨으로써, 또, 본 발명의 청구항 12에서는, 상기 상위 제어부(20)와, 상기 제1 전류 지령 발생기(7)와, 상기 제1 모의 관측기(8)와, 상기 제1 제어부(10)와, 상기 제2 제어부(9)와, 상기 제1 전압 지령 합성부(11)를 독립한 프로세서로 구성함으로써,본 발명의 청구항 13에서는, 상기 상위 제어부(20)와, 상기 제2 전류 지령 발생기(15)와, 상기 제2 모의 관측기(12)와, 상기 제1 제어부(10)와, 상기 제2 제어부(9)와, 상기 제3 제어부(13)와, 상기 제2 전압 지령 합성부(14)를 독립한 프로세서로 구성함으로써,

본 발명의 청구항 14에서는, 상기 제1 감산기(8a)와, 상기 제2 감산기(8c)와, 상기 제1 모의 변환기(8b)와, 상기 제2 모의 변환기(8d)를 독립한 프로세서로 구성함으로써,

본 발명의 청구항 15에서는, 상기 제3 감산기(12a)와, 상기 제4 감산기(12b)와, 상기 제5 감산기(12c)와, 상기 제1 모의 변환기(8b)와, 상기 제2 모의 변환기(8d)와, 상기 제3 모의 변환기(12d)를 독립한 프로세서로 구성함으로써,

본 발명의 청구항 16에서는, 상기 제3a 위치 변환기(12d4)와, 상기 제3 좌표 변환기(12d1)와, 상기 제3 필터(12d2)와, 상기 제3a 역좌표 변환기(12d3)를 독립한 프로세서로 구성함으로써,

본 발명의 청구항 17에서는, 상기 제1a 위치 변환기(8b4)와, 상기 제1 좌표 변환기(8b1)와, 상기 제1 필터(8b2)와, 상기 제1a 역좌표 변환기(8b3)를 독립한 프로세서로 구성함으로써,

본 발명의 청구항 18에서는, 상기 제2a 위치 변환기(8d4)와, 상기 제2 좌표 변환기(8d1)와, 상기 제2 필터(8d2)와, 상기 제2a 역좌표 변환기(8d3)를 독립한 프로세서로 구성함으로써,

본 발명의 청구항 19에서는, 상기 제1b 위치 변환기(11a)와, 상기 제2b 위치변환기(11b)와, 상기 제1b 역좌표 변환기(11c)와, 상기 제2b 역좌표 변환기(11d)와, 상기 제1 가산기(11e)를 독립한 프로세서로 구성함으로써,

그리고, 본 발명의 청구항 20에서는, 상기 제1b 위치 변환기(11a)와, 상기 제2b 위치 변환기(11b)와, 상기 제3b 위치 변환기(14a)와, 상기 제1b 역좌표 변환기(11c)와, 상기 제2b 역좌표 변환기(11d)와, 상기 제3b 역좌표 변환기(14b)와, 상기 제2 가산기(14c)를 독립한 프로세서로 구성함으로써, 각각 각 동작의 처리 속도가 보다 빨라질 수 있기 때문에, 각각 청구항 1∼9의 작용이 있는 동시에, 상술한 본 발명의 목적 4를 실현할 수 있다.

본 발명의 청구항 21에서는, 사전에, sin 함수를 테이블화하여, 메모리에 보존하고, sin 함수와 cos 함수의 값을 이용하는 좌표 변환시에 직접 계산하지 않고, 상기 메모리로부터 검색함으로써 소망의 sin 함수와 cos 함수의 값을 얻을 수 있도록 함으로써, 좌표 변환의 처리 속도가 보다 커지기 때문에, 청구항 1∼20의 작용이 있는 동시에, 상술한 본 발명의 목적 4를 실현할 수 있다.

상술한 바와 같이, 본 발명은 하기의 효과를 이룬다.

1. 전동기에 발생하는 6f, 24f와 같은 토크 리플을 없앨 수 있다.

2. 전동기에 발생하는 6f, 24f와 같은 토크 리플을 동시에 없앨 수 있다.

3. 전동기의 위치 제어와 속도 제어와 토크 제어의 응용에 대응할 수 있다.

4. 고속 제어가 실현된다.

5. 전동기에 발생하는 기본 토크 및 6f, 24f와 같은 토크 리플을 제어할 수 있다.

6. 전동기에 발생하는 기본 토크 및 6f, 24f와 같은 토크 리플을 동시에 제어할 수 있다.

7. 각 d, q축의 직류 전류 성분을 관측할 때에, 관측 노이즈의 악영향을 줄일 수 있다.

8. 각 d, q축의 직류 전류 성분을 독립으로 관측할 수 있다.

9. 각 d, q축의 직류 전류 성분을 독립으로 제어할 수 있다.

10. 각 d, q축의 직류 전류 성분을 관측할 때에, 관측 노이즈의 악영향을 줄이기 위한 필터의 설정을 용이하게 실현할 수 있다.

[실시예 1]

이하, 도 1을 참조하면서 본 발명의 실시예 1을 설명한다.

도 1에 도시하는 실시예 1은, 부하 기계(1)와 동력을 전달하는 전달 기구(2)와 상기 전달 기구(2)를 통해서 상기 부하 기계(1)를 구동하는 전동기(3)와 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)에 기초하여 상기 전동기(3)를 구동하는 전력을 부여하는 파워부(6)를 갖는 기계 시스템(21)과,

상기 기계 시스템(21)의 상태량을 관측하여, 실 응답 신호(θ)를 제공하는 회전 측정부(4)와,

상기 파워부(6)의 상태량을 관측하여, 실 U상 전류(Iu)와 실 V상 전류(Iv)와 실 W상 전류(Iw)를 제공하는 전류 측정부(5)와,

토크 지령(Tref)과 제어 모드 지령(Km)을 제공하는 상위 제어부(20)와,

상기 토크 지령(Tref)과 제어 모드 지령(Km)에 기초하여 제1 d축 전류 지령(Idref1)과 제1 q축 전류 지령(Iqref1)과 제2 d축 전류 지령(Idref2)과 제2 q축 전류 지령(Iqref2)을 제공하는 제1 전류 지령 발생기(7)와,

상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 상기 실 응답 신호(θ)에 기초하여 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)와 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)를 제공하는 제1 모의 관측기(8)와,

상기 제1 d축 전류 지령(Idref1)과 상기 제1 q축 전류 지령(Iqref1)과 상기 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)에 기초하여 제1 d축 전압지령(Vd1)과 제1 q축 전압 지령(Vq1)을 제공하는 제1 제어부(10)와,

상기 제2 d축 전류 지령(Idref2)과 상기 제2 q축 전류 지령(Iqref2)과 상기 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)에 기초하여 제2 d축 전압 지령(Vd2)과 제2 q축 전압 지령(Vq2)을 제공하는 제2 제어부(9)와,

상기 제1 d축 전압 지령(Vd1)과 상기 제1 q축 전압 지령(Vq1)과 상기 제2 d축 전압 지령(Vd2)과 상기 제2 q축 전압 지령(Vq2)과 실 응답 신호(θ)에 기초하여 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 제공하는 제1 전압 지령 합성부(11)로 구성되어 있다.

기계 시스템(21)과 전류 측정부(5)는 종래 장치의 것과 동일이다. 회전 측정부(4)는, 인코더나 리니어 스케일 등과 같은, 모터의 위치·속도를 측정하는 것이다.

상위 제어부(20)는, 토크 지령(Tref)과 제어 모드 지령(Km)을 제공한다. 통상의 전동기 위치 제어 장치를 이용하면 좋다.

제1 전류 지령 발생기(7)는, 다음과 같이 제1 d축 전류 지령(Idref1)과 제1 q축 전류 지령(Iqref1)과 제2 d축 전류 지령(Idref2)과 제2 q축 전류 지령(Iqref2)을 생성한다.

제어 모드 지령(Km)이 없는 경우나 제어 모드 지령(Km)이 0인 경우,

Idref1=0 (1)

Iqref1=Kt*Tref (2)

Idref2=0 (3)

Iqref2=0 (4)

와 같이 생성한다. 제어 모드 지령(Km)이 1인 경우,

Idref1=Kt*Tref (5)

Iqref1=0 (6)

Idref2=0 (7)

Iqref2=0 (8)

과 같이 생성한다. 단, Kt는 지령 변환 계수이고, 전동기의 자속값에 따라서 설정한다.

제1 모의 관측기(8)는, 다음과 같이 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)와 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)를 생성한다.

θe=θ* P (9)

Id1= 2/3(cos(θe)*Iu+cos(θe+2π/3)*Iv+cos(θe-2π/3)*Iw) (10)

Iq1=2/3(Sin(θe)*Iu+sin(θe+2π/3)*Iv+sin(θe-2π/3)*Iw) (11)

Id2=2/3(cos(k*θe)*Iu+cos(k*θe+2π/3)*Iv+cos(k*θe-2π/3)*Iw) (12)

Iq2=2/3(sin(k*θe)*Iu+sin(k*θe+2π/3)*Iv+sin(k*θe-2π/3)*Iw) (13)

단, P는 모터의 극수이다. k는 설정 계수이고, 고조파의 차수에 맞추어 설정하면 좋다. 예를 들면, 6f의 고조파를 억제하고 싶은 경우, k를 6으로 설정한다.

제1 제어부(10)는 다음과 같이 제1 d축 전압 지령(Vd1)과 제1 q축 전압 지령(Vq1)을 생성한다.

Vd1=kd1*(Idref1-Id1) (14)

Vq1=kq1*(Iqref1-Iq1) (15)

단, kd1, kq1는 제어 게인이다.

제2 제어부(9)는 다음과 같이 제2 d축 전압 지령(Vd2)과 제2 q축 전압 지령(Vq2)을 생성한다.

Vd2=kd2*(Idref2-Id2) (16)

Vq2=kq2*(Iqref2-Iq2) (17)

단, kd2, kq2는 제어 게인이고, 제1 전압 지령 합성부(11)는, 다음과 같이, (10)∼(13)식의 역변환을 행하여, U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 생성한다.

Vuref=cos(θe)*Vd1+sin(θe)*Vq1+cos(k*θe)*Vd2+sin(k*θe)*Vq2 (18)

Vuref=cos(θe+2π/3)*Vd1+sin(θe+2π/3)*Vq1

+cos(k*θe+2π/3)*Vd2+sin(k*θe+2π/3)*Vq2 (19)

Vwref=cos(θe-2π/3)*Vd1+sin(θe-2π/3)*Vq1

+cos(k*θe-2π/3)*Vd2+sin(k*θe-2π/3)*Vq2 (20)

[실시예 2]

이하, 도 2를 참조하면서 본 발명의 실시예 2를 설명한다.

도 2에 도시하는 실시예 2는,

상기 토크 지령(Tref)과 제어 모드 지령(Km)에 기초하여 제1 d축 전류 지령(Idref1)과 제1 q축 전류 지령(Iqref1)과 제2 d축 전류 지령(Idref2)과 제2 q축 전류 지령(Iqref2)과 제3 d축 전류 지령(Idref3)과 제3 q축 전류 지령(Iqref3)을 제공하는 제2 전류 지령 발생기(15)와,

상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 상기 실 응답 신호(θ)에 기초하여 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)와 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)와 제3 d축 전류 신호(Id3)와 제3 q축 전류 신호(Iq3)를 제공하는 제2 모의 관측기(12)와,

상기 제1 d축 전류 지령(Idref1)과 상기 제1 q축 전류 지령(Iqref1)과 상기 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)에 기초하여 제1 d축 전압 지령(Vd1)과 제1 q축 전압 지령(Vq1)을 제공하는 제1 제어부(10)와,

상기 제3 d축 전류 지령(Idref3)과 상기 제3 q축 전류 지령(Iqref3)과 상기 제3 d축 전류 신호(Id3)와 제3 q축 전류 신호(Iq3)에 기초하여 제3 d축 전압 지령(Vd2)과 제3 q축 전압 지령(Vq3)을 제공하는 제3 제어부(13)와,

상기 제1 d축 전압 지령(Vd1)과 상기 제1 q축 전압 지령(Vq1)과 상기 제2 d축 전압 지령(Vd2)과 상기 제2 q축 전압 지령(Vq2)과 상기 제3 d축 전압 지령(Vd3)과 상기 제3 q축 전압 지령(Vq3)과 실 응답 신호(θ)에 기초하여 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 제공하는 제2 전압 지령 합성부(14)로 구성되어 있다.

제2 전류 지령 발생기(15)는, 다음과 같이 제1 d축 전류 지령(Idref1)과 제1 q축 전류 지령(Iqref1)과 제2 d축 전류 지령(Idref2)과 제2 q축 전류 지령(Iqref2)과 제3 d축 전류 지령(Idref3)과 제3 q축 전류 지령(Iqref3)을 생성한다.

Idref1=0 (21)

Iqref1=Kt*Tref (22)

Idref2=0 (23)

Iqref2=0 (24)

Idref3=0 (25)

Iqref3=0 (26)

과 같이 생성한다. 제어 모드 지령(Km)이 1인 경우,

Idref1=Kt*Tref (27)

Iqref1=0 (28)

Idref2=0 (29)

Iqref2=0 (30)

Idref3=0 (31)

Iqref3=0 (32)

와 같이 생성한다.

제2 모의 관측기(12)는, 다음과 같이 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)와 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)와 제3 d축 전류 신호(Id3)와 제3 q축 전류 신호(Iq3)를 생성한다.

θe=θ* P (33)

Id1=2/3(cos(θe)*Iu+cos(θe+2π/3)*Iv+cos(θe-2π/3)*Iw) (34)

Iq1=2/3(sin(θe)*Iu+sin(θe+2π/3)*Iv+sin(θe-2π/3)* Iw) (35)

Id2=2/3(cos(k1*θe)*Iu+cos(k1*θe+2π/3)*Iv+cos(k1*θe-2π/3)*Iw) (36)

Iq2=2/3(sin(k*θe)*Iu+sin(k1*θe+2π/3)*Iv+sin(k1*θe-2π/3)*Iw) (37)

Id3=2/3(cos(k2*θe)*Iu+cos(k2*θe+2π/3)*Iv+cos(k2*θe-2π/3)*Iw) (38)

Iq3=2/3(sin(k2*θe)*Iu+sin(k2*θe+2π/3)*Iv+sin(k2*θe-2π/3)*Iw) (39)

단, k1, k2는 설정 계수이고 억제하고 싶은 고조파의 차수에 맞추어 설정한다. 예를 들면, 6차, 24차 고조파를 억제할 때는, k1을 6, k2를 24로 설정한다.

제1 제어부(10)는 (14), (15)식과 같이 제1 d축 전압 지령(Vd1)과 제1 q축 전압 지령(Vq1)을 생성한다.

제2 제어부(9)는 (16), (17)식과 같이 제2 d축 전압 지령(Vd2)과 제2 q축 전압 지령(Vq2)을 생성한다.

제3 제어부(13)는 다음과 같이 제3 d축 전압 지령(Vd3)과 제3 q축 전압지령(Vq3)을 생성한다.

Vd3=kd3*(Idref3-Id3) (40)

Vq3=kq3*(Iqref3-Iq3) (41)

단, kd3, kq3는 제어 게인이다.

제2 전압 지령 합성부(14)는, 다음과 같이 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 생성한다.

Vuref=cos(θe)*Vd1+sin(θe)*Vq1+cos(k1*θe)*Vd2

+sin(k1*θe)*Vq2+cos(k2*θe)*Vd3+sin(k2*θe)*Vq3 (42)

Vuref=cos(θe+2π/3)*Vd1+sin(θe+2π/3)*Vq1

+cos(k1*θe+2π/3)*Vd2+sin(k1*θe+2π/3)*Vq2

+cos(k2*θe+2π/3)*Vd3+sin(k2*θe+2π/3)*Vq3 (43)

Vwref=cos(θe-2π/3)*Vd1+sin(θe-2π/3)*Vq1

+cos(k1*θe-2π/3)*Vd2+sin(k1*θe-2π/3)*Vq2

+cos(k2*θe-2π/3)*Vd3+sin(k2*θe-2π/3)*Vq3 (44)

[실시예 3]

이하, 도 3을 참조하면서 본 발명의 실시예 3을 설명한다.

도 3에서, 본 발명의 실시예 3의 제1 모의 관측기(8)는,

상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)에 기초하여 U상 제1a 모의 전류(Iu1a)와 V상 제1a 모의 전류(Iv1a)와 W상 제1a 모의 전류(Iw1a)를 제공하는 제1 감산기(8a)와,

상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)에 기초하여 U상 제2a 모의 전류(Iu2a)와 V상 제2a 모의 전류(Iv2a)와 W상 제2a 모의 전류(Iw2a)를 제공하는 제2 감산기(8c)와,

상기 U상 제1a 모의 전류(Iu1a)와 상기 V상 제1a 모의 전류(Iv1a)와 상기 W상 제1a 모의 전류(Iw1a)와 상기 실 응답 신호(θ)에 기초하여 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)와 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)를 제공하는 제1 모의 변환기(8b)와,

상기 U상 제2a 모의 전류(Iu2a)와 V상 제2a 모의 전류(Iv2a)와 W상 제1a 모의 전류(Iw2a)와 상기 실 응답 신호(θ)에 기초하여 제2 d축 전류 신호(Id2)와 제2 q 축 전류 신호(Iq2)와 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)를 제공하는 제2 모의 변환기(8d)로 구성되어 있다.

제1 감산기(8a)는, 다음의 동작을 행하여, Iu1a, Iv1a, Iw1a를 생성한다.

Iu1a=Iu-Iu2b (45)

Iv1a=Iv-Iv2b (46)

Iw1a=Iw-Iw2b (47)

제2 감산기(8c)는, 다음의 동작을 행하여, Iu2a, Iv2a, Iw2a를 생성한다.

Iu2a=Iu-Iu1b (48)

Iv2a=Iv-Iv1b (49)

Iw2a=Iw-Iw1b (50)

제2 모의 변환기(8d)는 다음의 동작을 행하여, 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)와 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)를 생성한다.

Id1=2/3(cos(θe)*Iu1a+cos(θe+2π/3)*Iv1a+cos(θe-2π/3)*Iw1a) (51)

Iq1=2/3(sin(θe)*Iu1a+sin(θe+2π/3)*Iv1a+sin(θe-2π/3)*Iw1a) (52)

Iu1b=Iu1a (53)

Iv1b=Iv1a (54)

Iw1b=Iw1a (55)

제2 모의 변환기(8d)는 다음의 동작을 행하여, 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)와 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)를 생성한다.

Id2=2/3(cos(k1*θe)*Iu2a+cos(k1*θe+2π/3)*Iv2a

+cos(k1*θe-2π/3)*Iw2a) (56)

Iq2=2/3(sin(k1*θe)*Iu2a+sin(k1*θe+2π/3)*Iv2a

+sin(k1*θe-2π/3)*Iw2a) (57)

Iu2b=Iu2a (58)

Iv2b=Iv2a (59)

Iw2b=Iw2a (60)

[실시예 4]

이하, 도 4를 참조하면서 본 발명의 실시예 4를 설명한다.

도 4에서, 본 발명의 실시예 4의 제2 모의 관측기(12)는,

상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)와 U상 제3b 모의 전류(Iu3b)와 V상 제3b 모의 전류(Iv3b)와 W상 제3b 모의 전류(Iw3b)에 기초하여 U상 제1a 모의 전류(Iu1a)와 V상 제1a 모의 전류(Iv1a)와 W상 제1a 모의 전류(Iw1a)를 제공하는 제3 감산기(12a)와,

상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)와 U상 제3b 모의 전류(Iu3b)와 V상 제3b 모의 전류(Iv3b)와 W상 제3b 모의 전류(Iw3b)에 기초하여 U상 제2a 모의 전류(Iu2a)와 V상 제2a 모의 전류(Iv2a)와 W상 제2a 모의 전류(Iw2a)를 제공하는 제4 감산기(12b)와,

상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)와 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)에 기초하여 U상 제3a 모의 전류(Iu3a)와 V상 제3a 모의 전류(Iv3a)와 W상 제3a 모의 전류(Iw3a)를 제공하는 제5 감산기(12c)와,

상기 U상 제1a 모의 전류(Iu1a)와 상기 V상 제1a 모의 전류(Iv1a)와 상기 W상 제1a 모의 전류(Iw1a)와 상기 실 응답 신호(θ)에 기초하여 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)와 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)를 제공하는 제1 모의 변환기(8b)와,

상기 U상 제2a 모의 전류(Iu2a)와 상기 V상 제2a 모의 전류(Iv2a)와 상기 W상 제1a 모의 전류(Iw2a)와 상기 실 응답 신호(θ)에 기초하여 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)와 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)를 제공하는 제2 모의 변환기(8d)와,

상기 U상 제3a 모의 전류(Iu3a)와 상기 V상 제3a 모의 전류(Iv3a)와 상기 W상 제3a 모의 전류(Iw3a)와 상기 실 응답 신호(θ)에 기초하여 제3 d축 전류 신호(Id3)와 제3 q축 전류 신호(Iq3)와 U상 제3b 모의 전류(Iu3b)와 V상 제3b 모의 전류(Iv3b)와 W상 제3b 모의 전류(Iw3b)를 제공하는 제3 모의 변환기(12d)로 구성되어 있다.

제3 감산기(12a)는, 다음의 동작을 행하여, Iu1a, Iv1a, Iw1a를 생성한다.

Iu1a=Iu-Iu2b-Iu3b (61)

Iv1a=Iv-Iv2b-Iv3b (62)

Iw1a=Iw-Iw2b-Iw3b (63)

제4 감산기(12b)는, 다음의 동작을 행하여, Iu2a, Iv2a, Iw2a를 생성한다.

Iu2a=Iu-Iu1b-Iu3b (64)

Iv2a=Iv-Iv1b-Iv3b (65)

Iw2a=Iw-Iw1b-Iw3b (66)

제5 감산기(12c)는, 다음의 동작을 행하여, Iu3a, Iv3a, Iw3a를 생성한다.

Iu3a=Iu-Iu1b-Iu2b (67)

Iv3a=Iv-Iv1b-Iv2b (68)

Iw3a=Iw-Iw1b-Iw2b (69)

제3 모의 변환기(12d)는 다음의 동작을 행하여, 제3 d축 전류 신호(Id3)와 제3 q축 전류 신호(Iq3)와 U상 제3b 모의 전류(Iu3b)와 V상 제3b 모의 전류(Iv3b)와 W상 제3b 모의 전류(Iw3b)를 생성한다.

Id3=2/3(cos(k2*θe)*Iu3a+cos(k2*θe+2π/3)*Iv3a

+cos(k2*θe-2π/3)*Iw3a) (70)

Iq3=2/3(sin(k2*θe)*Iu3a+sin(k2*θe+2π/3)*Iv3a

+sin(k2*θe-2π/3)*Iw3a) (71)

Iu3b=Iu3a (72)

Iv3b=Iv3a (73)

Iw3b=Iw3a (74)

[실시예 5]

이하, 도 5를 참조하면서 본 발명의 실시예 5를 설명한다.

도 5에서, 본 발명의 실시예 5의 제3 모의 변환기(12d)는,

상기 실 응답 신호(θ)에 기초하여 제3 모의 전기 위치 신호(θ3)를 제공하는 제3a 위치 변환기(12d4)와,

상기 U상 제1a 모의 전류(Iu1a)와 상기 V상 제1a 모의 전류(Iv1a)와 상기 W상 제1a 모의 전류(Iw1a)와 상기 제3 모의 전기 위치 신호(θ3)에 기초하여 제3a d축 전류 신호(Id3a)와 제3a q축 전류 신호(Iq3a)를 제공하는 제3 좌표변환기(12d1)와,

상기 제3a d축 전류 신호(Id3a)와 상기 제3a q축 전류 신호(Iq3a)에 기초하여 제3 d축 전류 신호(Id3)와 제1 q축 전류 신호(Iq3)를 제공하는 제3 필터(12d2)와,

상기 제3 d축 전류 신호(Id3)와 상기 제3 q축 전류 신호(Iq3)에 기초하여 U상 제3b 모의 전류(Iu3b)와 V상 제3b 모의 전류(Iv3b)와 W상 제3b 모의 전류(Iw3b)를 제공하는 제3a 역좌표 변환기(12d3)로 구성되어 있다.

제3a 위치 변환기(12d4)는 다음의 동작을 행하여, 제3 모의 전기 위치 신호(θ3)를 생성한다.

θ3=P*k2*θ+θ30 (75)

단, θ30은 θ이 0일때의 k2차 고조파 전류의 d축에 대한 전기 각도이다.

즉, θ30은 k2차 고주파 전류의 d축과 기본파 전류의 d축의 초기 위상차이다.

제3 좌표 변환기(12d1)는 다음의 동작을 행하여, 제3a d축 전류 신호(Id3a)와 제3a q축 전류 신호(Iq3a)를 생성한다.

Id3a=2/3(cos(θ3)*Iu3a+cos(θ3+2π/3)*Iv3a

+cos(θ3-2π/3)*Iw3a) (76)

Iq3a=2/3(sin(θ3)*Iu3a+sin(θ3+2π/3)*Iv3a

+sin(θ3-2π/3)*Iw3a) (77)

제3 필터(12d2)는, 다음의 동작을 행하여, 제3 d축 전류 신호(Id3)와 제1 q축 전류 신호(Iq3)를 생성한다.

Id3=Id3a/(T3*s+1) (78)

Iq3=Iq3a/(T3*s+1) (79)

단, s는 미분 연산자이다. T3은 필터의 시정수이다.

제3a 역좌표 변환기(12d3)는, 다음의 동작을 행하여, U상 제3b 모의 전류(Iu3b)와 V상 제3b 모의 전류(Iv3b)와 W상 제3b 모의 전류(Iw3b)를 생성한다.

Iu3b=cos(θ3)*Id3+sin(θ3)*Iq3 (80)

Iv3b=cos(θ3+2π/3)*Id3+sin(θ3+2π/3)*Iq3 (81)

Iw3b=cos(θ3-2π/3)*Id3+sin(θ3-2π/3)*Iq3 (82)

[실시예 6]

이하, 도 6을 참조하면서 본 발명의 실시예 6을 설명한다.

도 6에서, 본 발명의 실시예 6의 제1 모의 변환기(8b)는,

상기 실 응답 신호(θ)에 기초하여 제1 모의 전기 위치 신호(θ1)를 제공하는 제1a 위치 변환기(8b4)와,

상기 U상 제1a 모의 전류(Iu1a)와 상기 V상 제1a 모의 전류(Iv1a)와 상기 W상 제1a 모의 전류(Iw1a)와 상기 제1 모의 전기 위치 신호(θ1)에 기초하여 제1a d축 전류 신호(Id1a)와 제1a q축 전류 신호(Iq1a)를 제공하는 제1 좌표 변환기(8b1)와,

상기 제1a d축 전류 신호(Id1a)와 상기 제1a q축 전류 신호(Iq1a)에 기초하여 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)를 제공하는 제1 필터(8b2)와, 상기 제1 d축 전류 신호(Id1)와 상기 제1 q축 전류 신호(Iq1)에 기초하여 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)를 제공하는 제1a 역좌표 변환기(8b3)로 구성되어 있다.

제1a 위치 변환기(8b4)는 다음의 동작을 행하여, 제1 모의 전기 위치 신호(θ1)를 생성한다.

θ1=P*θ+θ10 (83)

단, θ10은 θ이 0일때의 기본 주파 전류의 d축에 대한 전기 각도이다.

제1 좌표 변환기(8b1)는 다음의 동작을 행하여, 제1a d축 전류 신호(Id1a)와 제1a q축 전류 신호(Iq1a)를 생성한다.

Id1a=2/3(cos(θ1)*Iu1a+cos(θ1+2π/3)*Iv1a+cos(θ1-2π/3)*Iw1a) (84)

Iq1a=2/3(sin(θ1)*Iu1a+sin(θ1+2π/3)*Iv1a+sin(θ1-2π/3)*Iw1a) (85)

제1 필터(8b2)는, 다음의 동작을 행하여, 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)를 생성한다.

Id1=Id1a/(T1*s+1) (86)

Iq1=Iq1a/(T1*s+1) (87)

단, T1는 필터의 시정수이다.

제1a 역좌표 변환기(8b3)는, 다음의 동작을 행하여, U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)를 생성한다.

Iu1b=cos(θ1)*Id1+sin(θ1)*Iq1 (88)

Iv1b=cos(θ1+2π/3)*Id1+sin(θ1+2π/3)*Iq1 (89)

Iw1b=cos(θ1-2π/3)*Id1+sin(θ1-2π/3)*Iq1 (90)

[실시예 7]

이하, 도 7을 참조하면서 본 발명의 실시예 7을 설명한다.

도 7에서, 본 발명의 실시예 7의 제2 모의 변환기(8d)는,

상기 실 응답 신호(θ)에 기초하여 제1 모의 전기 위치 신호(θ2)를 제공하는 제2a 위치 변환기(8d4)와,

상기 U상 제2a 모의 전류(Iu2a)와 상기 V상 제2a 모의 전류(Iv2a)와 상기 W상 제2a 모의 전류(Iw2a)와 상기 제2 모의 전기 위치 신호(θ2)에 기초하여 제2a d축 전류 신호(Id2a)와 제2a q축 전류 신호(Iq2a)를 제공하는 제2 좌표 변환기(8d1)와,

상기 제2a d축 전류 신호(Id2a)와 상기 제2a q축 전류 신호(Iq2a)에 기초하여 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)를 제공하는 제2 필터(8d2)와, 상기 제2 d축 전류 신호(Id2)와 상기 제2 q축 전류 신호(Iq2)에 기초하여 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)를 제공하는 제2a 역좌표 변환기(8d3)로 구성되어 있다.

제2a 위치 변환기(8d4)는 다음의 동작을 행하여, 제2 모의 전기 위치 신호(θ2)를 생성한다.

θ2=P*k1*θ+θ20 (91)

단, θ20은 θ이 0일때의 k1차 고주파 전류의 d축에 대한 전기 각도이다.

제2 좌표 변환기(8d1)는 다음의 동작을 행하여, 제2a d축 전류 신호(Id2a)와제2a q축 전류 신호(Iq2a)를 생성한다.

Id2a=2/3(cos(θ2)*Iu2a+cos(θ2+2π/3)*Iv2a+cos(θ2-2π/3)*Iw2a) (92)

Iq2a=2/3(sin(θ2)*Iu2a+sin(θ2+2π/3)*Iv2a+sin(θ2-2π/3)*Iw2a) (93)

제2 필터(8d2)는, 다음의 동작을 행하여, 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)를 생성한다.

Id2=Id2a/(T2*s+1) (94)

Iq2=Iq2a/(T2*s+1) (95)

단, T2는 필터의 시정수이다.

제2a 역좌표 변환기(8d3)는, 다음의 동작을 행하여, U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)를 생성한다.

Iu2b=cos(θ2)*Id2+sin(θ2)*Iq2 (96)

Iv2b=cos(θ2+2π/3)*Id2+sin(θ1+2π/3)*Iq2 (97)

Iw2b=cos(θ2-2π/3)*Ids+sin(θ2-2π/3)*Iq2 (98)

[실시예 8]

이하, 도 8을 참조하면서 본 발명의 실시예 8을 설명한다.

도 8에서, 본 발명의 실시예 8의 제1 전압 지령 합성기(11)는,

상기 실 응답 신호(θ)에 기초하여 제1 모의 전기 위치 신호(θ1)를 제공하는 제1b 위치 변환기(11a)와,

상기 실 응답 신호(θ)에 기초하여 제2 모의 전기 위치 신호(θ2)를 제공하는 제2b 위치 변환기(11b)와,

상기 제1 d축 전압 지령(Vd1)과 상기 제1 q축 전압 지령(Vq1)과 상기 제1 모의 전기 위치 신호(θ1)에 기초하여 U상 제1 모의 전압 지령(Vuref1)과 V상 제1 모의 전압 지령(Vvref1)과 W상 제1 모의 전압 지령(Vwref1)을 제공하는 제1b 역좌표 변환기(11c)와,

상기 제2 d축 전압 지령(Vd2)과 상기 제2 q축 전압 지령(Vq2)과 상기 제2 모의 전기 위치 신호(θ2)에 기초하여 U상 제2 모의 전압 지령(Vuref2)과 V상 제2 모의 전압 지령(Vvref2)과 W상 제2 모의 전압 지령(Vwref2)을 제공하는 제2b 역좌표 변환기(11d)와,

상기 U상 제1 모의 전압 지령(Vuref1)과 상기 V상 제1 모의 전압 지령(Vvref1)과 상기 W상 제1 모의 전압 지령(Vwref1)과 상기 U상 제2 모의 전압 지령(Vuref2)과 상기 V상 제2 모의 전압 지령(Vvref2)과 상기 W상 제2 모의 전압 지령(Vwref2)에 기초하여 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 제공하는 제1 가산기(11e)로 구성되어 있다.

제1b 위치 변환기(11a)는, (83)식의 동작을 행하여, 제1 모의 전기 위치 신호(θ1)를 생성한다.

제2b 위치 변환기(11b)는, (91)식의 동작을 행하여, 제2 모의 전기 위치 신호(θ2)를 생성한다.

제1b 역좌표 변환기(11c)는, 다음의 동작을 행하여, U상 제1 모의 전압 지령(Vuref1)과 V상 제1 모의 전압 지령(Vvref1)과 W상 제1 모의 전압 지령(Vwref1)을 생성한다.

Vuref1=cos(θ1)*Vd1+sin(θ1)*Vq1 (99)

Vvref1=cos(θ1+2π/3)*Vd1+sin(θ1+2π/3)*Vq1 (100)

Vwref1=cos(θ1-2π/3)*Vd1+sin(θ1-2π/3)*Vq1 (101)

제2b 역좌표 변환기(11d)는, 다음의 동작을 행하여, U상 제2 모의 전압 지령(Vuref2)과 V상 제2 모의 전압 지령(Vvref2)과 W상 제2 모의 전압 지령(Vwref2)을 생성한다.

Vuref2=cos(θ2)*Vd2+sin(θ2)*Vq2 (102)

Vvref2=cos(θ2+2π/3)*Vd2+sin(θ2+2π/3)*Vq2 (103)

Vwref2=cos(θ2-2π/3)*Vd2+sin(θ2-2π/3)*Vq2 (104)

제1 가산기(11e)는, 다음의 동작을 행하여, U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 생성한다.

Vuref=Vuref1+Vuref2 (105)

Vvref=Vvref1+Vvref2 (106)

Vwref=Vwref1+Vwref2 (107)

[실시예 9]

이하, 도 9를 참조하면서 본 발명의 실시예 9를 설명한다.

도 9에서, 본 발명의 실시예 9의 제2 전압 지령 합성기(14)는,

상기 실 응답 신호(θ)에 기초하여 제3 모의 전기 위치 신호(θ3)를 제공하는 제3b 위치 변환기(14a)와,

상기 제3 d축 전압 지령(Vd3)과 상기 제3 q축 전압 지령(Vq3)과 상기 제3 모의 전기 위치 신호(θ3)에 기초하여 U상 제3 모의 전압 지령(Vuref3)과 V상 제3 모의 전압 지령(Vvref3)과 W상 제3 모의 전압 지령(Vwref3)을 제공하는 제3b 역좌표 변환기(14b)와,

상기 U상 제1 모의 전압 지령(Vuref1)과 상기 V상 제1 모의 전압 지령(Vvref1)과 상기 W상 제1 모의 전압 지령(Vwref1)과 상기 U상 제2 모의 전압 지령(Vuref2)과 상기 V상 제2 모의 전압 지령(Vvref2)과 상기 W상 제2 모의 전압 지령(Vwref2)과 상기 U상 제3 모의 전압 지령(Vuref3)과 상기 V상 제3 모의 전압 지령(Vvref3)과 상기 W상 제3 모의 전압 지령(Vwref3)에 기초하여 U상 전압지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 제공하는 제2 가산기(14c)로 구성되어 있다.

제1b 위치 변환기(11a)와, 제2b 위치 변환기(11b)와, 제1b 역좌표 변환기(11c)와, 제2b 역좌표 변환기(11d)를 상기 실시예 8에 기재한 바와 같이 구성하면 좋다.

제3b 위치 변환기(14a)는, (75)식의 동작을 행하여, 제3 모의 전기 위치 신호(θ3)를 생성한다.

제3b 역좌표 변환기(14b)는, 다음의 동작을 행하여, U상 제3 모의 전압 지령(Vuref3)과 V상 제3 모의 전압 지령(Vvref3)과 W상 제3 모의 전압 지령(Vwref3)을 생성한다.

Vuref3=cos(θ3)*Vd3+sin(θ3)*Vq3 (108)

Vvref3=cos(θ3+2π/3)*Vd3+sin(θ3+2π/3)*Vq3 (109)

Vwref3=cos(θ3-2π/3)*Vd3+sin(θ3-2π/3)*Vq3 (110)

제2 가산기(14c)는, 다음의 동작을 행하여, U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 생성한다.

Vuref=Vuref1+Vuref2+Vuref3 (111)

Vvref=Vvref1+Vvref2+Vvref3 (112)

Vwref=Vwref1+Vwref2+Vwref3 (113)

[실시예 10]

도 3과 도 4를 비교하면 알 수 있는 바와 같이, 본 발명의 모의 관측기에서,

모의 변환기의 수와 감산기의 수와 각 감산기의 입력 신호의 수를 증가시킴으로써,

상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)를,

임의의 수의 고주파 전류 성분과 기본 주파 전류 성분으로 분해하는 것은 용이하게 실현할 수 있다.

예를 들면, N개의 고주파 전류 성분을 억제하고 싶은 경우, 도 3과 도 4를 참조하여, 도 4에, N-2개의 감산기와 N-2개의 모의 변환기를 추가하면 좋다.

또, 도 1과 도 2를 비교하면 알 수 있는 바와 같이, 본 발명에서,

제어부의 수를 증가시킴으로써, 다수의 고주파(d, q) 전류 피드백을 용이하게 실현할 수 있다.

예를 들면, N개의 고주파 전류 성분을 억제하고 싶은 경우, 도 1과 도 2를 참조하여, 도 2에, N-2개의 제어부를 추가하면 좋다.

또, 도 8과 도 9를 비교하면 알 수 있는 바와 같이, 본 발명의 전압 지령 합성기에서,

위치 변환기의 수와 역좌표 변환기의 수와 가산기의 입력 신호의 수를 증가시킴으로써,

기본 주파(d, q) 전압 지령과 다수의 고주파(d, q) 전압 지령을 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)에 합성하는 것을 용이하게 실현할 수 있다.

예를 들면, N개의 고주파 전류 성분을 억제하고 싶은 경우, 도 8과 도 9를참조하여, 도 9에, N-2개의 위치 변환기와, N-2개의 역좌표 변환기를 추가하여, 가산기(14c)에 (N-2)*3의 입력 신호를 추가하면 좋다.

[실시예 11]

상술한 실시예에 모의 관측기(8 또는 12)와, 전압 지령 합성부(11 또는 14)와, 기본 주파(d, q) 전류 피드백 제어 수단(10)을 독립한 프로세서로 하드적으로도 소프트적으로도 구성하는 것을 용이하게 실현할 수 있다.

[실시예 12]

상술한 실시예에 도시하는 상위 제어부(20)와, 제1 전류 지령 발생기(7)와, 제1 모의 관측기(8)와, 제1 제어부(10)와, 제2 제어부(9)와, 제1 전압 지령 합성부(11)를 독립한 프로세서로 구성하는 것을 용이하게 실현할 수 있다.

[실시예 13]

상술한 실시예에 도시하는 상위 제어부(20)와, 제2 전류 지령 발생기(15)와, 제2 모의 관측기(12)와, 제1 제어부(10)와, 제2 제어부(9)와, 제3 제어부(13)와, 제2 전압 지령 합성부(14)를 독립한 프로세서로 구성하는 것을 용이하게 실현할 수 있다.

[실시예 14]

상술한 실시예에 도시하는 제1 감산기(8a)와, 제2 감산기(8c)와, 제1 모의 변환기(8b)와, 제2 모의 변환기(8d)를 독립한 프로세서로 구성하는 것을 용이하게 실현할 수 있다.

[실시예 15]

상술한 실시예에 도시하는 제3 감산기(12a)와, 제4 감산기(12b)와, 제5 감산기(12c)와, 제1 모의 변환기(8b)와, 제2 모의 변환기(8d)와, 제3 모의 변환기(12d)를 독립한 프로세서로 구성하는 것을 용이하게 실현할 수 있다.

[실시예 16]

상술한 실시예에 도시하는 제3a 위치 변환기(12d4)와, 제3 좌표 변환기(12d1)와, 제3 필터(12d2)와, 제3a 역좌표 변환기(12d3)를 독립한 프로세서로 구성하는 것을 용이하게 실현할 수 있다.

[실시예 17]

상술한 실시예에 도시하는 제1a 위치 변환기(8b4)와, 제1 좌표 변환기(8b1)와, 상기 제1 필터(8b2)와, 제1a 역좌표 변환기(8b3)를 독립한 프로세서로 구성하는 것을 용이하게 실현할 수 있다.

[실시예 18]

상술한 실시예에 도시하는 제2a 위치 변환기(8d4)와, 제2 좌표 변환기(8d1)와, 제2 필터(8d2)와, 제2a 역좌표 변환기(8d3)를 독립한 프로세서로 구성하는 것을 용이하게 실현할 수 있다.

[실시예 19]

상술한 실시예에 도시하는 제1b 위치 변환기(11a)와, 제2b 위치 변환기(11b)와, 제1b 역좌표 변환기(11c)와, 제2b 역좌표 변환기(11d)와, 제1 가산기(11e)를 독립한 프로세서로 구성하는 것을 용이하게 실현할 수 있다.

[실시예 20]

상술한 실시예에 도시하는 제1b 위치 변환기(11a)와, 제2b 위치 변환기(11b)와, 제3b 위치 변환기(14a)와, 제1b 역좌표 변환기(11c)와, 제2b 역좌표 변환기(11d)와, 제3b 역좌표 변환기(14b)와, 제2 가산기(14c)를 독립한 프로세서로 구성하는 것을 용이하게 실현할 수 있다.

[실시예 21]

먼저, 보존 수단은, 사전에, 다음과 같이 sin 함수를 테이블화하여, 메모리에 보존한다.

SIN[i]=sin(i*2*π/1000) (114)

단, i는 0∼1000의 정수이다. SIN[i]는 메모리의 i번째의 영역.

검색 수단은 다음의 동작을 행한다.

θ1n=θ1*1000%(2*π) (115)

단, %는 제산한 값을 출력하는 연산자이다.

다음에, 다음의 동작을 행하여, sin(θ 1)에 대응하는 메모리의 어드레스를 산출한다.

j1=int(θ1n) (116)

단, int()는, 정수화 연산자이다. 따라서, sin(θ1)의 값을 SIN[j1]으로부터 읽어 들이면 좋다.

cos(θ1)가 필요할 때에, 다음과 같이 검색한다. 먼저, 다음의 동작을 행한다.

θ1m=(θ1+π/2)*1000%(2*π) (117)

다음에, 다음의 동작을 행하여, sin(θ1+π/2)에 대응하는 메모리의 어드레스를 산출한다.

j2=int(θ1m) (118)

또,

cos(θ1)=sin(θ1+π/2) (119)

가 되기 때문에, cos(θ1)의 값을 SIN[j2]으로부터 읽어 들이면 좋다.

상술한 바와 같이, 본 발명은 하기의 효과를 이룬다.

4. 고속 제어를 실현할 수 있다.

8. 각 d, q축의 직류 전류 성분을 독립으로 관측할 수 있다.

9. 각 d, q축의 직류 전류 성분을 독립으로 제어할 수 있다.

Claims

부하 기계(1);

동력을 전달하는 전달 기구(2);

상기 전달 기구(2)를 통해서 상기 부하 기계(1)를 구동하는 전동기(3); 및

U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)에 기초하여 상기 전동기(3)를 구동하는 전력을 부여하는 파워부(6)를 갖는 기계 시스템(21)에 대해서,

상기 기계 시스템(21)이 소망의 움직임이 되도록, 상기 파워부(6)에 적정한 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 부여하는 전동기 제어 장치에 있어서,

상기 기계 시스템(21)의 상태량을 관측하여, 실 응답 신호(θ)를 제공하는 회전 측정부(4);

상기 파워부(6)의 상태량을 관측하여, 실 U상 전류(Iu)와 실 V상 전류(Iv)와 실 W상 전류(Iw)를 제공하는 전류 측정부(5);

상기 실 응답 신호(θ)에 기초하여 토크 지령(Tref)과 제어 모드 지령(Km)을 제공하는 상위 제어부(20);

상기 토크 지령(Tref)과 제어 모드 지령(Km)에 기초하여 제1 d축 전류 지령(Idref1)과 제1 q축 전류 지령(Iqref1)과 제2 d축 전류 지령(Idref2)과 제2 q축 전류 지령(Iqref2)을 제공하는 제1 전류 지령 발생기(7);

상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 상기 실 응답 신호(θ)에 기초하여 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)와 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)를 제공하는 제1 모의 관측기(8);

상기 제1 d축 전류 지령(Idref1)과 상기 제1 q축 전류 지령(Iqref1)과 상기 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)에 기초하여 제1 d축 전압 지령(Vd1)과 제1 q축 전압 지령(Vq1)을 제공하는 제1 제어부(10);

상기 제2 d축 전류 지령(Idref2)과 상기 제2 q축 전류 지령(Iqref2)과 상기 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)에 기초하여 제2 d축 전압 지령(Vd2)과 제2 q축 전압 지령(Vq2)을 제공하는 제2 제어부(9); 및

상기 제1 d축 전압 지령(Vd1)과 상기 제1 q축 전압 지령(Vq1)과 상기 제2 d축 전압 지령(Vd2)과 상기 제2 q축 전압 지령(Vq2)과 실 응답 신호(θ)에 기초하여 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 제공하는 제1 전압 지령 합성부(11)를 구비한 것을 특징으로 하는 전동기 제어 장치.
부하 기계(1);

동력을 전달하는 전달 기구(2);

상기 전달 기구(2)를 통해서 상기 부하 기계(1)를 구동하는 전동기(3); 및

U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)에 기초하여 상기 전동기(3)를 구동하는 전력을 부여하는 파워부(6)를 갖는 기계시스템(21)에 대해서,

상기 기계 시스템(21)이 소망의 움직임이 되도록, 상기 파워부(6)에 적정한 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 부여하는 전동기 제어 장치에 있어서,

상기 기계 시스템(21)의 상태량을 관측하여, 실 응답 신호(θ)를 제공하는 회전 측정부(4);

상기 파워부(6)의 상태량을 관측하여, 실 U상 전류(Iu)와 실 V상 전류(Iv)와 실 W상 전류(Iw)를 제공하는 전류 측정부(5);

상기 실 응답 신호(θ)에 기초하여 토크 지령(Tref)과 제어 모드 지령(Km)을 제공하는 상위 제어부(20);

상기 토크 지령(Tref)과 제어 모드 지령(Km)에 기초하여 제1 d축 전류 지령(Idref1)과 제1 q축 전류 지령(Iqref1)과 제2 d축 전류 지령(Idref2)과 제2 q축 전류 지령(Iqref2)과 제3 d축 전류 지령(Idref3)과 제3 q축 전류 지령(Iqref3)을 제공하는 제2 전류 지령 발생기(15);

상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 상기 실 응답 신호(θ)에 기초하여 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)와 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)와 제3 d축 전류 신호(Id3)와 제3 q축 전류 신호(Iq3)를 제공하는 제2 모의 관측기(12);

상기 제1 d축 전류 지령(Idref1)과 상기 제1 q축 전류 지령(Iqref1)과 상기 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)에 기초하여 제1 d축 전압지령(Vd1)과 제1 q축 전압 지령(Vq1)을 제공하는 제1 제어부(10);

상기 제2 d축 전류 지령(Idref2)과 상기 제2 q축 전류 지령(Iqref2)과 상기 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)에 기초하여 제2 d축 전압 지령(Vd2)과 제2 q축 전압 지령(Vq2)을 제공하는 제2 제어부(9);

상기 제3 d축 전류 지령(Idref3)과 상기 제3 q축 전류 지령(Iqref3)과 상기 제3 d축 전류 신호(Id3)와 제3 q축 전류 신호(Iq3)에 기초하여 제3 d축 전압 지령(Vd2)과 제3 q축 전압 지령(Vq3)을 제공하는 제3 제어부(13); 및

상기 제1 d축 전압 지령(Vd1)과 상기 제1 q축 전압 지령(Vq1)과 상기 제2 d 축 전압 지령(Vd2)과 상기 제2 q축 전압 지령(Vq2)과 상기 제3 d축 전압 지령(Vd3)과 상기 제3 q축 전압 지령(Vq3)과 실 응답 신호(θ)에 기초하여 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 제공하는 제2 전압 지령 합성부(14)를 구비한 것을 특징으로 하는 전동기 제어 장치.
제 1 항에 있어서, 상기 제1 모의 관측기(8)는,

상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)에 기초하여 U상 제1a 모의 전류(Iu1a)와 V상 제1a 모의 전류(Iv1a)와 W상 제1a 모의 전류(Iw1a)를 제공하는 제1 감산기(8a);

상기 U상 제1a 모의 전류(Iu1a)와 상기 V상 제1a 모의 전류(Iv1a)와 상기 W상 제1a 모의 전류(Iw1a)와 상기 실 응답 신호(θ)에 기초하여 제1 d축 전류신호(Id1)와 제1 q축 전류 신호(Iq1)와 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)를 제공하는 제1 모의 변환기(8b)와, 상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 상기 U상 제1b 모의 전류(Iu1b)와 상기 V상 제1b 모의 전류(Iv1b)와 상기 W상 제1b 모의 전류(Iw1b)에 기초하여 U상 제2a 모의 전류(Iu2a)와 V상 제2a 모의 전류(Iv2a)와 W상 제2a 모의 전류(Iw2a)를 제공하는 제2 감산기(8c); 및

상기 U상 제2a 모의 전류(Iu2a)와 V상 제2a 모의 전류(Iv2a)와 W상 제1a 모의 전류(Iw2a)와 상기 실 응답 신호(θ)에 기초하여 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)와 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)를 제공하는 제2 모의 변환기(8d)를 구비한 것을 특징으로 하는 전동기 제어 장치.
제 2 항에 있어서, 상기 제2 모의 관측기(12)는,

상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)와 U상 제3b 모의 전류(Iu3b)와 V상 제3b 모의 전류(Iv3b)와 W상 제3b 모의 전류(Iw3b)에 기초하여 U상 제1a 모의 전류(Iu1a)와 V상 제1a 모의 전류(Iv1a)와 W상 제1a 모의 전류(Iw1a)를 제공하는 제3 감산기(12a);

상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)와 U상 제3b 모의 전류(Iu3b)와 V상 제3b 모의 전류(Iv3b)와 W상 제3b 모의 전류(Iw3b)에 기초하여 U상 제2a 모의 전류(Iu2a)와 V상 제2a 모의 전류(Iv2a)와 W상 제2a 모의 전류(Iw2a)를 제공하는 제4 감산기(12b);

상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)와 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)와 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)에 기초하여 U상 제3a 모의 전류(Iu3a)와 V상 제3a 모의 전류(Iv3a)와 W상 제3a 모의 전류(Iw3a)를 제공하는 제5 감산기(12c);

상기 U상 제1a 모의 전류(Iu1a)와 상기 V상 제1a 모의 전류(Iv1a)와 상기 W상 제1a 모의 전류(Iw1a)와 상기 실 응답 신호(θ)에 기초하여 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)와 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)를 제공하는 제1 모의 변환기(8b);

상기 U상 제2a 모의 전류(Iu2a)와 상기 V상 제2a 모의 전류(Iv2a)와 상기 W상 제1a 모의 전류(Iw2a)와 상기 실 응답 신호(θ)에 기초하여 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)와 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)를 제공하는 제2 모의 변환기(8d);

상기 U상 제3a 모의 전류(Iu3a)와 상기 V상 제3a 모의 전류(Iv3a)와 상기 W상 제3a 모의 전류(Iw3a)와 상기 실 응답 신호(θ)에 기초하여 제3 d축 전류 신호(Id3)와 제3 q축 전류 신호(Iq3)와 U상 제3b 모의 전류(Iu3b)와 V상 제3b 모의 전류(Iv3b)와 W상 제3b 모의 전류(Iw3b)를 제공하는 제3 모의 변환기(12d)를 구비한 것을 특징으로 하는 전동기 제어 장치.
제 4 항에 있어서, 상기 제3 모의 변환기(12d)는,

상기 실 응답 신호(θ)에 기초하여 제3 모의 전기 위치 신호(θ3)를 제공하는 제3a 위치 변환기(12d4);

상기 U상 제1a 모의 전류(Iu1a)와 상기 V상 제1a 모의 전류(Iv1a)와 상기 W상 제1a 모의 전류(Iw1a)와 상기 제3 모의 전기 위치 신호(θ3)에 기초하여 제3a d축 전류 신호(Id3a)와 제3a q축 전류 신호(Iq3a)를 제공하는 제3 좌표 변환기(12d1);

상기 제3a d축 전류 신호(Id3a)와 상기 제3a q축 전류 신호(Iq3a)에 기초하여 제3 d축 전류 신호(Id3)와 제1 q축 전류 신호(Iq3)를 제공하는 제3 필터(12d2); 및

상기 제3 d축 전류 신호(Id3)와 상기 제3 q축 전류 신호(Iq3)에 기초하여 U상 제3b 모의 전류(Iu3b)와 V상 제3b 모의 전류(Iv3b)와 W상 제3b 모의 전류(Iw3b)를 제공하는 제3a 역좌표 변환기(12d3)를 구비한 것을 특징으로 하는 전동기 제어 장치.
제4항에 있어서, 상기 제1 모의 변환기(8b)는,

상기 실 응답 신호(θ)에 기초하여 제1 모의 전기 위치 신호(θ1)를 제공하는 제1a 위치 변환기(8b4);

상기 U상 제1a 모의 전류(Iu1a)와 상기 V상 제1a 모의 전류(Iv1a)와 상기 W상 제1a 모의 전류(Iw1a)와 상기 제1 모의 전기 위치 신호(θ1)에 기초하여 제1a d축 전류 신호(Id1a)와 제1a q축 전류 신호(Iq1a)를 제공하는 제1 좌표 변환기(8b1);

상기 제1a d축 전류 신호(Id1a)와 상기 제1a q축 전류 신호(Iq1a)에 기초하여 제1 d축 전류 신호(Id1)와 제1 q축 전류 신호(Iq1)를 제공하는 제1 필터(8b2); 및

상기 제1 d축 전류 신호(Id1)와 상기 제1 q축 전류 신호(Iq1)에 기초하여 U상 제1b 모의 전류(Iu1b)와 V상 제1b 모의 전류(Iv1b)와 W상 제1b 모의 전류(Iw1b)를 제공하는 제1a 역좌표 변환기(8b3)를 구비한 것을 특징으로 하는 전동기 제어 장치.
제 4 항에 있어서, 상기 제2 모의 변환기(8d)는,

상기 실 응답 신호(θ)에 기초하여 제1 모의 전기 위치 신호(θ2)를 제공하는 제2a 위치 변환기(8d4);

상기 U상 제2a 모의 전류(Iu2a)와 상기 V상 제2a 모의 전류(Iv2a)와 상기 W상 제2a 모의 전류(Iw2a)와 상기 제2 모의 전기 위치 신호(θ2)에 기초하여 제2a d축 전류 신호(Id2a)와 제2a q축 전류 신호(Iq2a)를 제공하는 제2 좌표 변환기(8d1);

상기 제2a d축 전류 신호(Id2a)와 상기 제2a q축 전류 신호(Iq2a)에 기초하여 제2 d축 전류 신호(Id2)와 제2 q축 전류 신호(Iq2)를 제공하는 제2 필터(8d2); 및

상기 제2 d축 전류 신호(Id2)와 상기 제2 q축 전류 신호(Iq2)에 기초하여 U상 제2b 모의 전류(Iu2b)와 V상 제2b 모의 전류(Iv2b)와 W상 제2b 모의 전류(Iw2b)를 제공하는 제2a 역좌표 변환기(8d3)를 구비한 것을 특징으로 하는 전동기 제어 장치.
제 1 항에 있어서, 상기 제1 전압 지령 합성기(11)는,

상기 실 응답 신호(θ)에 기초하여 제1 모의 전기 위치 신호(θ1)를 제공하는 제1b 위치 변환기(11a);

상기 실 응답 신호(θ)에 기초하여 제2 모의 전기 위치 신호(θ2)를 제공하는 제2b 위치 변환기(11b);

상기 제1 d축 전압 지령(Vd1)과 상기 제1 q축 전압 지령(Vq1)과 상기 제1 모의 전기 위치 신호(θ1)에 기초하여 U상 제1 모의 전압 지령(Vuref1)과 V상 제1 모의 전압 지령(Vvref1)과 W상 제1 모의 전압 지령(Vwref1)을 제공하는 제1b 역좌표 변환기(11c);

상기 제2 d축 전압 지령(Vd2)과 상기 제2 q축 전압 지령(Vq2)과 상기 제2 모의 전기 위치 신호(θ2)에 기초하여 U상 제2 모의 전압 지령(Vuref2)과 V상 제2 모의 전압 지령(Vvref2)과 W상 제2 모의 전압 지령(Vwref2)을 제공하는 제2b 역좌표 변환기(11d); 및

상기 U상 제1 모의 전압 지령(Vuref1)과 상기 V상 제1 모의 전압 지령(Vvref1)과 상기 W상 제1 모의 전압 지령(Vwref1)과 상기 U상 제2 모의 전압 지령(Vuref2)과 상기 V상 제2 모의 전압 지령(Vvref2)과 상기 W상 제2 모의 전압 지령(Vwref2)에 기초하여 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 제공하는 제1 가산기(11e)를 구비한 것을 특징으로 하는 전동기 제어 장치.
제 2 항에 있어서, 상기 제2 전압 지령 합성기(14)는,

상기 실 응답 신호(θ)에 기초하여 제1 모의 전기 위치 신호(θ1)를 제공하는 제1b 위치 변환기(11a);

상기 실 응답 신호(θ)에 기초하여 제2 모의 전기 위치 신호(θ2)를 제공하는 제2b 위치 변환기(11b);

상기 실 응답 신호(θ)에 기초하여 제3 모의 전기 위치 신호(θ3)를 제공하는 제3b 위치 변환기(14a);

상기 제1 d축 전압 지령(Vd1)과 상기 제1 q축 전압 지령(Vq1)과 상기 제1 모의 전기 위치 신호(θ1)에 기초하여 U상 제1 모의 전압 지령(Vuref1)과 V상 제1 모의 전압 지령(Vvref1)과 W상 제1 모의 전압 지령(Vwref1)을 제공하는 제1b 역좌표 변환기(11c);

상기 제2 d축 전압 지령(Vd2)과 상기 제2 q축 전압 지령(Vq2)과 상기 제2 모의 전기 위치 신호(θ2)에 기초하여 U상 제2 모의 전압 지령(Vuref2)과 V상 제2 모의 전압 지령(Vvref2)과 W상 제2 모의 전압 지령(Vwref2)을 제공하는 제2b 역좌표 변환기(11d);

상기 제3 d축 전압 지령(Vd3)과 상기 제3 q축 전압 지령(Vq3)과 상기 제3 모의 전기 위치 신호(θ3)에 기초하여 U상 제3 모의 전압 지령(Vuref3)과 V상 제3 모의 전압 지령(Vvref3)과 W상 제3 모의 전압 지령(Vwref3)을 제공하는 제3b 역좌표 변환기(14b);

상기 U상 제1 모의 전압 지령(Vuref1)과 상기 V상 제1 모의 전압 지령(Vvref1);

상기 W상 제1 모의 전압 지령(Vwref1)과 상기 U상 제2 모의 전압 지령(Vuref2);

상기 V상 제2 모의 전압 지령(Vvref2)과 상기 W상 제2 모의 전압 지령(Vwref2);

상기 U상 제3 모의 전압 지령(Vuref3)과 상기 V상 제3 모의 전압 지령(Vvref3); 및

상기 W상 제3 모의 전압 지령(Vwref3)에 기초하여 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)을 제공하는 제2 가산기(14c)를 구비한 것을 특징으로 하는 전동기 제어 장치.
부하 기계(1);

동력을 전달하는 전달 기구(2);

상기 전달 기구(2)를 통해서 상기 부하 기계(1)를 구동하는 전동기(3); 및

U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)에 기초하여 상기 전동기(3)를 구동하는 전력을 부여하는 파워부(6)를 갖는 기계 시스템(21)에 대해서,

상기 기계 시스템(21)이 소망의 움직임이 되도록, 상기 파워부(6)에 적정한 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)를 부여하는 전동기 제어 장치에 있어서,

상기 실 U상 전류(Iu)와 상기 실 V상 전류(Iv)와 상기 실 W상 전류(Iw)를 기본(d, q) 회전 좌표에서의 직류 성분 전류와 다수의 고주파(d, q) 회전 좌표에서의 직류 성분 전류로 분해하는 모의 관측기;

상기 기본 주파(d, q) 전류를 피드백 신호로 하여, 기본 주파(d, q) 전압 지령을 제공하는 기본 주파(d, q) 전류 피드백 제어 수단;

상기 다수의 고주파(d, q) 전류를 각각의 피드백 신호로 하여, 다수의 고주파(d, q) 전압 지령을 제공하는 다수의 고주파(d, q) 전류 피드백 수단; 및

기본 주파(d, q) 전압 지령과 다수의 고주파(d, q) 전압 지령을 U상 전압 지령(Vuref)과 V상 전압 지령(Vvref)과 W상 전압 지령(Vwref)에 합성하는 전압 지령 합성 수단을 구비한 것을 특징으로 하는 전동기 제어 장치.
제 10 항에 있어서,

상기 모의 관측기;

상기 전압 지령 합성 수단; 및

상기 기본 주파(d, q) 전류 피드백 제어 수단이 다수의 프로세서로 구성되는 것을 특징으로 하는 전동기 제어 장치.
제 1 항에 있어서, 상기 상위 제어부(20)와, 상기 제1 전류 지령 발생기(7)와, 상기 제1 모의 관측기(8)와, 상기 제1 제어부(10)와, 상기 제2 제어부(9)와, 상기 제1 전압 지령 합성부(11)를 독립한 프로세서로 구성한 것을 특징으로 하는 전동기 제어 장치.
제 2 항에 있어서, 상기 상위 제어부(20)와, 상기 제2 전류 지령 발생기(15)와, 상기 제2 모의 관측기(12)와, 상기 제1 제어부(10)와, 상기 제2 제어부(9)와, 상기 제3 제어부(13)와, 상기 제2 전압 지령 합성부(14)를 독립한 프로세서로 구성한 것을 특징으로 하는 전동기 제어 장치.
제 3 항에 있어서, 상기 제1 모의 관측기(8)에 있어서,

상기 제1 감산기(8a)와, 상기 제2 감산기(8c)와, 상기 제1 모의 변환기(8b)와, 상기 제2 모의 변환기(8d)를 독립한 프로세서로 구성한 것을 특징으로 하는 전동기 제어 장치.
제 4 항에 있어서, 상기 제2 모의 관측기(12)에 있어서,

상기 제3 감산기(12a)와, 상기 제4 감산기(12b)와, 상기 제5 감산기(12c)와, 상기 제1 모의 변환기(8b)와, 상기 제2 모의 변환기(8d)와, 상기 제3 모의 변환기(12d)를 독립한 프로세서로 구성한 것을 특징으로 하는 전동기 제어 장치.
제 5 항에 있어서, 상기 제3 모의 변환기(12d)에 있어서,

상기 제3a 위치 변환기(12d4)와, 상기 제3 좌표 변환기(12d1)와, 상기 제3 필터(12d2)와, 상기 제3a 역좌표 변환기(12d3)를 독립한 프로세서로 구성한 것을 특징으로 하는 전동기 제어 장치.
제 6 항에 있어서, 상기 제1 모의 변환기(8b)에 있어서,

상기 제1a 위치 변환기(8b4)와, 상기 제1 좌표 변환기(8b1)와, 상기 제1 필터(8b2)와, 상기 제1a 역좌표 변환기(8b3)를 독립한 프로세서로 구성한 것을 특징으로 하는 전동기 제어 장치.
제 7 항에 있어서, 상기 제2 모의 변환기(8d)에 있어서,

상기 제2a 위치 변환기(8d4)와, 상기 제2 좌표 변환기(8d1)와, 상기 제2 필터(8d2)와, 상기 제2a 역좌표 변환기(8d3)를 독립한 프로세서로 구성한 것을 특징으로 하는 전동기 제어 장치.
제8항에 있어서, 상기 제1 전압 지령 합성부(11)에 있어서,

상기 제1b 위치 변환기(11a)와, 상기 제2b 위치 변환기(11b)와, 상기 제1b 역좌표 변환기(11c)와, 상기 제2b 역좌표 변환기(11d)와, 상기 제1 가산기(11e)를 독립한 프로세서로 구성한 것을 특징으로 하는 전동기 제어 장치.
제9항에 있어서, 상기 제2 전압 지령 합성부(14)에 있어서,

상기 제1b 위치 변환기(11a)와, 상기 제2b 위치 변환기(11b)와, 상기 제3b 위치 변환기(14a)와, 상기 제1b 역좌표 변환기(11c)와, 상기 제2b 역좌표 변환기(11d)와, 상기 제3b 역좌표 변환기(14b)와, 상기 제2 가산기(14c)를 독립한 프로세서로 구성한 것을 특징으로 하는 전동기 제어 장치.
제 1 항, 제 2 항 또는 제 10 항에 있어서,

사전에, sin 함수를 테이블화하여, 메모리에 보존하고,

sin 함수와 cos 함수의 값을 이용하는 좌표 변환시에 상기 메모리로부터 각도를 검색하여 상기 메모리의 어드레스를 산출하고, sin 함수의 값을 상기 메모리로부터 독출하고, 그 후, 상기 각도로부터 π/2 어긋난 각도를 검색하여, 상기 메모리의 어드레스를 산출하고, cos 함수의 값을 상기 메모리로부터 읽어 내어, 이들 sin 함수 및 cos 함수를 이용하고, 상기 모의 변환기와 상기 전압 지령 합성부의 좌표 변환 연산부를 실행하여, 상기 전동기를 제어하도록 한 것을 특징으로 하는 전동기 제어 장치.