KR20030089745A - 수소배리어막 및 그를 구비한 반도체 장치의 제조 방법 - Google Patents

수소배리어막 및 그를 구비한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20030089745A
KR20030089745A KR1020020027592A KR20020027592A KR20030089745A KR 20030089745 A KR20030089745 A KR 20030089745A KR 1020020027592 A KR1020020027592 A KR 1020020027592A KR 20020027592 A KR20020027592 A KR 20020027592A KR 20030089745 A KR20030089745 A KR 20030089745A
Authority
KR
South Korea
Prior art keywords
zirconium
titanium oxide
titanium
oxygen
capacitor
Prior art date
Application number
KR1020020027592A
Other languages
English (en)
Other versions
KR100451569B1 (ko
Inventor
윤동수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0027592A priority Critical patent/KR100451569B1/ko
Priority to US10/329,689 priority patent/US6864191B2/en
Publication of KR20030089745A publication Critical patent/KR20030089745A/ko
Application granted granted Critical
Publication of KR100451569B1 publication Critical patent/KR100451569B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 캐패시터로 수소가 확산하는 것을 방지하는데 적합한 수소배리어막 및 그를 구비한 반도체장치의 제조 방법을 제공하기 위한 것으로, 본 발명의 수소배리어막인 지르코늄-티타늄 산화물의 형성 방법은 증착챔버내에 로딩된 기판상에 지르코늄에 티타늄과 산소가 첨가된 지르코늄-티타늄 산화물을 증착하는 단계, 및 상기 지르코늄-티타늄 산화물을 조밀화시키고 상기 지르코늄-티타늄 산화물의 표면층에 산소를 충진시키기 위한 개질화 공정을 실시하는 단계를 포함한다.

Description

수소배리어막 및 그를 구비한 반도체 장치의 제조 방법{Hydrogen barrier and method for fabricating semiconductor device having the same}
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 수소배리어막(Hydrogen barrier layer)에 관한 것이다.
DRAM 및 FeRAM과 같은 반도체 메모리 소자의 캐패시터에서 유전체의 유전 특성이 캐패시터 형성 공정 이후에 수행되는 반도체 메모리 소자의 집적공정 (integration process)에서 열화된다는 것이다.
반도체 메모리 소자의 집적과정에서 캐패시터 유전막이 열화되는 문제를 이하에서 구체적으로 살펴보면, 반도체 메모리 소자의 제조에 있어서 캐패시터 형성공정을 수행한 이후에는 층간절연막(Interlayer Dielectric; ILD) 공정, 금속배선간 절연막(InterMetZr Dielectric; IMD)공정, 보호막(Passivation) 공정 등이 수행된다.
그런데, 이러한 공정들을 수행하는 동안에는 캐패시터 유전막을 열화시킬 수 있는 불순물, 특히 수소가 유발될 수 있으며, 유발된 수소는 공정이 진행되는 동안 직접적으로 캐패시터 유전막으로 침투하기도 하고, 층간절연막, 금속배선간절연막 또는 보호막내에 흡수되어 캐패시터 유전막으로 간접적으로 침투하기도 한다. 그 결과, 캐패시터 유전막의 유전 특성이 감소하게 된다.
예를 들어, FeRAM에서 캐패시터를 형성한 후에 실란(SiH4) 가스와 산소(O2) 가스를 반응가스로 이용하여 실리콘 산화막으로 이루어진 층간절연막을 형성하는공정을 진행하면, 실란가스(SiH4)와 산소가스(O2)가 반응한 후 수소가 부산물로 파생된다. 파생된 수소는 캐패시터의 유전막으로 직접적으로 확산하여 캐패시터 유전막을 열화시키기도 하고, 층간절연막내에 흡수되어 서서히 캐패시터 유전막을 열화시키기도 한다. 그 결과, 캐패시터 유전막의 유전특성이 상실되는 문제까지 발생되기도 한다.
이처럼, 반도체 메모리 소자의 집적과정에서 수소 등의 불순물로 인한 캐패시터 유전막이 열화되는 문제는 층간절연막을 형성하기 위한 층간절연막(ILD)공정에서만 발생하는 것은 아니며, 수소를 다량 함유하는 금속배선간 절연막을 형성하기 위한 금속배선간 절연막(IMD) 공정 및 보호막을 형성하기 위한 보호막 공정에서도 실질적으로 동일한 문제가 발생하게 된다.
상술한 것처럼, 종래기술에서는 캐패시터 형성후 진행되는 절연막 형성 공정에서 수소를 포함한 원료가스와 플라즈마를 사용하기 때문에 수소원자 또는 수소이온 및 수소분자를 쉽게 발생시켜 이들이 유전체로 확산하여 유전체의 특성을 저하시키는 수소 충격을 유발한다.
이러한 문제점을 해결하기 위해 최근에 Zr2O3및 TiO2의 절연막을 수소확산방지막으로 이용하고 있으나, 이들 절연막들은 수소의 확산을 완전히 차단하지 못하고 있는 실정이다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 캐패시터로 수소가 확산하는 것을 방지하는데 적합한 수소배리어막을 제공하는데 그 목적이 있다.
그리고, 본 발명은 수소의 확산에 따른 캐패시터의 유전특성 저하를 방지하는데 적합한 반도체장치의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명의 일실시예에 따른 물리기상증착 챔버를 도시한 도면,
도 2는 본 발명의 일실시예에 따른 지르코늄-티타늄 산화물을 수소배리어막으로 구비하는 반도체장치를 도시한 도면,
도 3은 본 발명의 다른 실시예에 따른 지르코늄-티타늄 산화물을 수소배리어막으로 구비하는 강유전체 메모리소자를 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 26 : 제1 층간절연막
27 : 하부전극 28 : 강유전체막
29 : 상부전극 30 : 제1 지르코늄-티타늄 산화물
31 : 제2 층간절연막 32 : 제1 금속배선
33 : 제2 지르코늄-티타늄 산화물 34 : 금속간절연막
35 : 제2 금속배선 36 : 제3 지르코늄-티타늄 산화물
37 : 보호막
상기의 목적을 달성하기 위한 본 발명의 지르코늄-티타늄 산화물의 형성 방법은 증착챔버내에 로딩된 기판상에 지르코늄에 티타늄과 산소가 첨가된 지르코늄-티타늄 산화물을 증착하는 단계, 및 상기 지르코늄-티타늄 산화물을 조밀화시키고 상기 지르코늄-티타늄 산화물의 표면층에 산소를 충진시키기 위한 개질화 공정을 실시하는 단계를 포함함을 특징으로 하고, 상기 지르코늄-티타늄 산화물을 증착하는 단계는, 상기 증착챔버내에 지르코늄타겟과 티타늄타겟을 장착시키는 단계, 상기 증착챔버내에 아르곤가스와 산소 가스의 혼합 가스를 공급하는 단계, 상기 아르곤가스를 이온화시켜 아르곤 플라즈마를 형성하는 단계, 상기 아르곤 플라즈마내 아르곤 이온을 상기 지르코늄타겟과 티타늄타겟과 충돌시키는 단계, 및 상기 충돌로 인해 떨어져 나온 지르코늄이온과 티타늄이온을 상기 산소가스와 반응시키는 단계를 포함함을 특징으로 한다.
그리고, 본 발명의 반도체장치의 제조 방법은 트랜지스터와 캐패시터 형성후 층간절연막 및 보호막 공정이 진행되는 반도체장치의 제조 방법에 있어서, 상기 캐패시터 형성후 지르코늄-티타늄 산화물로 된 수소배리어막을 형성하는 것을 특징으로 하고, 상기 지르코늄-티타늄 산화물은 물리증착법을 통해 형성함을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 종래 수소배리어막으로 사용하던 Al2O3및 TiO2보다 이론적인 밀도가 높은 ZrTiO(이하 '지르코늄-티타늄 산화물'이라 약칭함)를 제안하고, 이러한 지르코늄-티타늄 산화물은 지르코늄산화물과 티타늄산화물이 혼합된 복합산화물체로서 지르코늄산화물이 혼합되어 있어 매우 강한 화학적 결합에 의한 복잡한 망상구조를 갖고 있다.
상기한 지르코늄-티타늄 산화물과 같은 지르코늄산화물이 함유된 복합 산화물체는 높은 밀도와 복잡한 망상구조를 갖고 있기 때문에 수소확산을 효과적으로 방지할 수 있다.
이하 실시예에서는 지르코늄산화물이 함유된 복합 산화물체의 제조 방법으로서 물리증착법(PVD)을 예로 들어 설명한다.
도 1은 본 발명의 실시예에 따른 지르코늄-티타늄 산화물을 증착하기 위한 물리기상증착(PVD) 챔버를 도시한 도면이다.
도 1을 참조하면, 물리적기상증착 챔버는 반응성 증착 챔버(100)로서, 반응성 증착챔버(100)내에 기판지지대(102)에 의해 지지된 지르코늄-티타늄 산화물이 증착될 웨이퍼(101), 웨이퍼(101)에 대향하는 위치에 각각 타겟지지대(103)에 의해 지지된 지르코늄타겟(104)과 티타늄타겟(105), 반응성 증착 챔버(100)내에 스퍼터가스인 아르곤가스를 공급하기 위한 아르곤가스공급관(106), 반응성 증착 챔버(100)내에 반응가스인 산소가스를 공급하기 위한 산소가스공급관(107)으로 이루어진다.
여기서, 아르곤가스공급관(106)을 통해 아르곤과 같은 비활성가스가 공급되고, 산소가스공급관(107)을 통해 산소가스가 공급되며, 이들 아르곤가스 및 산소가스는 밸브를 통해 그 공급량 및 공급시간이 조절된다.
또한, 웨이퍼(101)의 표면이 지르코늄타겟(104)과 티타늄타겟(105)에 평행하게 일정한 간격을 유지하도록 웨이퍼(101)는 기판지지대(102)에 장착된다.
상술한 도 1에서 이루어지는 지르코늄-티타늄 산화물의 증착은, 먼저 고전압이 걸린 진공상태에서 반응성 증착챔버(100)내의 각 타겟(104,105)과 웨이퍼(101) 사이에 아르곤가스와 산소 가스의 혼합 가스를 공급한 다음, 아르곤가스를 이온화시켜 아르곤 플라즈마를 형성하고, 플라즈마를 구성하는 Ar+ 이온들을 각 타겟(104, 105)으로 전기장에 의해 가속시켜 각 타겟(104, 105)의 표면과 충돌시킨다.
이러한 충돌에 의한 운동량의 교환에 의하여 각 타겟(104,105)의 표면 원자나 분자가 튀어나오고, 튀어나온 원자나 분자들(Ti+, Zr+)은 반응가스인 산소(O) 가스와 화학반응하여 웨이퍼(101)상에 지르코늄-티타늄 산화물(ZrTiO)(108)을 증착시킨다.
도 2는 본 발명의 일실시예에 따른 지르코늄-티타늄 산화물을 수소배리어막으로 구비한 FeRAM을 도시한 도면이다.
도 2를 참조하면, 트랜지스터 제조 공정이 완료된 반도체기판(11)상에 층간절연막(12)을 증착한 후, 층간절연막(12)을 관통하여 반도체기판(11)에 접속되는 스토리지노드콘택(13)을 형성하고, 스토리지노드콘택(13)에 연결되는 하부전극(14), 유전막(15), 상부전극(16)으로 이루어지는 캐패시터를 형성한다.
계속해서, 캐패시터가 형성된 반도체기판(11)을 반응성 증착챔버내에 로딩시킨 후, 아르곤 가스와 산소가스를 유입시켜 아르곤 플라즈마를 형성시킨다. 계속해서, 아르곤 플라즈마내 이온화된 아르곤이온을 전기장에 의해 지르코늄 타겟과 티타늄 타겟에 충돌시키고, 충돌에 의해 각 타겟으로부터 떨어져 나온 지르코늄 이온과 티타늄 이온을 산소가스와 화학반응시켜 반도체기판(11)의 전면에 지르코늄-티타늄 산화물(17)을 증착시킨다.
상술한 지르코늄-티타늄 산화물(17)의 증착은 100℃∼900℃의 온도범위에서 이루어지고, 증착되는 지르코늄-티타늄 산화물(17)은 200Å∼1000Å의 두께를 가지며, 지르코늄-티타늄 산화물(17)내 지르코늄(Zr)의 조성비는 50∼90at%, 티타늄(Ti)의 조성비는 10∼50at%, 산소(O)의 조성비는 1∼80at%를 유지한다.
다음으로, 지르코늄-티타늄 산화물(17)을 증착 후공정으로서, 지르코늄-티타늄 산화물(17)을 조밀화키고 지르코늄-티타늄 산화물(17)의 표면에 산소를 충진시키는 개질화 공정을 진행한다.
지르코늄-티타늄 산화물(17)의 조밀화 및 산소충진 방법은 증착챔버내에서 이루어지거나, 또는 별도의 열처리챔버내에서 이루어진다.
먼저 열처리챔버내에서 이루어지는 지르코늄-티타늄 산화물(17)의 조밀화 및 산소 충진 방법은 지르코늄-티타늄 산화물(17)을 증착한 후, 열처리 챔버내로 이송시켜 급속열처리(Rapid Thermal Process; RTP)하는데, 급속열처리는 산소(O2) 분위기, 아르곤과 산소의 혼합분위기(Ar+O2), 또는 질소와 산소의 혼합분위기(N2+O2)에서 이루어지되 100℃∼650℃의 온도에서 1분∼5분동안 진행된다. 이 때, 각각 산소, 아르곤 및 질소의 유량을 변화시키면서 열처리한다.
다음으로, 증착챔버내에서 이루어지는 지르코늄-티타늄 산화물(17)의 조밀화 및 산소충진 방법을 설명한다.
제1예로서, 지르코늄-티타늄 산화물(17) 증착시에 반응성 증착챔버내에 산소를 유입한 후 이온화시키고, 기판쪽의 전기장에 의해 이온화된 산소를 증착되는 지르코늄-티타늄 산화물(17)측으로 가속시키므로써 막질을 조밀화시킴과 동시에 막내에 산소를 충진시킨다.
제2예로서, 증착 챔버내에 아르곤을 유입한 후 이온화시키고, 이온화된 아르곤을 증착되는 지르코늄-티타늄 산화물(17)과 충돌시키므로써 막질을 조밀하게 만들어준 후, 산소 이온을 추가로 유입시켜 지르코늄-티타늄 산화물(17)상에 균일한 산화막을 형성시킨다.
제3예로서, 증착 챔버내에 질소를 이온화시키고, 이온화된 질소를 증착되는지르코늄-티타늄 산화물(17)과 충돌시키므로써 막질을 조밀하게 만들어준 후, 산소 이온을 추가로 유입시켜 지르코늄-티타늄 산화물(17)상에 균일한 산화막을 형성시킨다.
제4예로서, 증착챔버내에 질소와 산소를 동시에 유입시킨 후 이온화시키고, 이온화된 질소를 증착되는 지르코늄-티타늄 산화물(17)과 충돌시키므로써 막질을 조밀하게 만들어준 후, 이온화된 산소를 이용하여 지르코늄-티타늄 산화물(17)상에 균일한 산화막을 형성시킨다.
제5예로서, 증착 챔버내에서 NH4로 열처리하여 지르코늄-티타늄 산화물(17)을 조밀화시킨 후 추가로 유입된 산소를 이온화시킨 후, 이온화된 산소를 이용하여 지르코늄-티타늄 산화물(17)상에 균일한 산화막을 형성시킨다.
제6예로서, 증착 챔버내에서 NH4플라즈마, 또는 NH4플라즈마 및 산소플라즈마를 동시에 처리하여 지르코늄-티타늄 산화물(17)을 조밀화시킨 후, 지르코늄-티타늄 산화물(17)상에 균일한 산화막을 형성시킨다.
제7예로서, 증착챔버내에서 UV 오존으로 열처리하여 지르코늄-티타늄 산화물(17)을 조밀화시킴과 동시에 지르코늄-티타늄 산화물(17)상에 균일한 산화막을 형성시킨다.
상술한 제1예 내지 제7예를 조합하여 지르코늄-티타늄 산화물(17)을 조밀화 및 산소충진시킬 수 있으며, 제1예 내지 제7예는 모두 100℃∼650℃의 온도에서 1분∼5분동안 이루어진다.
도 3은 본 발명의 다른 실시예에 따른 지르코늄-티타늄 산화물을 수소배리어막으로 구비한 강유전체 메모리 소자를 도시한 도면이다.
도 3을 참조하면, 반도체기판(21)에 소자간 격리를 위한 필드산화막(22)을 형성한 후, 반도체기판(21)상에 게이트산화막(23), 게이트전극(24) 및 소스/드레인(25)을 포함하는 통상의 트랜지스터 제조 공정을 실시한다.
트랜지스터 제조 공정이 완료된 후, 게이트전극(24)을 포함한 반도체기판(21)상에 제1 층간절연막(ILD-1)(26)을 증착 및 평탄화한 다음, 평탄화된 제1 층간절연막(26)상에 하부전극(27), 강유전체막(28), 상부전극(29)의 순서로 적층된 캐패시터를 형성하고, 캐패시터를 포함한 전면에 제1 지르코늄-티타늄 산화물(30)을 증착한 후, 캐패시터의 전영역을 둘러싸는 형태를 가지도록 제1 지르코늄-티타늄 산화물(30)을 식각한다.
다음으로, 제1 지르코늄-티타늄 산화물(30)을 포함한 전면에 제2 층간절연막(ILD-2)(31)을 증착한 후, 제2 층간절연막(31)과 제1 지르코늄-티타늄 산화물(30)을 선택적으로 식각하여 캐패시터의 상부전극(29)과 트랜지스터의 소스/드레인(25)의 소정 표면이 노출되는 배선용 콘택홀을 각각 형성한다.
여기서, 제1 지르코늄-티타늄 산화물(30)은 제2 층간절연막(31) 증착시 발생되는 수소의 캐패시터로의 확산을 방지한다.
계속해서, 각 배선용 콘택홀을 통해 캐패시터와 트랜지스터를 접속시키는 제1 금속배선(32)을 형성한 다음, 제1 금속배선(32)를 포함한 전면에 제2 지르코늄-티타늄 산화물(33)을 증착한다.
그리고, 제2 지르코늄-티타늄 산화물(33)상에 금속간절연막(34)을 증착한 후, 금속간절연막(34)상에 제2 금속배선(도시 생략)을 형성하고, 제2 금속배선상에 제3 지르코늄-티타늄 산화물(35)을 증착한다.
계속해서, 제3 지르코늄-티타늄 산화물(35)상에 보호막(36)을 증착한다.
여기서, 제2 지르코늄-티타늄 산화물(33)은 금속간절연막(34) 증착시 발생된 수소가 제2 층간절연막(31)을 관통하여 캐패시터로 확산하는 것을 방지하며, 제3 지르코늄-티타늄 산화물(35)은 보호막(36) 증착시 발생된 수소가 금속간절연막(34)으로 확산하는 것을 방지한다.
도 3에 도시된 강유전체 메모리 소자는 캐패시터형성후, 금속배선형성후, 보호막 형성전에 각각 지르코늄-티타늄 산화물을 형성하여 각 공정에서 발생된 수소의 확산을 방지하며, 이들 지르코늄-티타늄 산화물의 증착 및 개질화 공정은 본 발명의 일실시예를 따른다.
상술한 바와 같이, 본 발명에서 적용된 지르코늄-티타늄 산화물은 이론적인 밀도에 가깝기 때문에 종래 알루미나나 티타늄산화막보다는 수소 확산 차단능력이 우수하다.
또한, 지르코늄-티타늄 산화물에 지르코늄을 첨가시키므로써 매우 강한 화학결합에 의한 복잡한 망상구조를 얻는다.
결국, 본 발명의 지르코늄-티타늄 산화물은 밀도가 높고 매우 복잡한 망상구조를 가지므로 캐패시터 후공정에서 발생되는 수소의 확산을 효과적으로 차단한다.
도면에 도시되지 않았지만, DRAM, 특히 BST를 유전막으로 이용하는 캐패시터에서도 수소배리어막으로서 지르코늄-티타늄 산화물을 이용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 캐패시터 형성후 진행되는 후속 공정에서 발생된 수소의 캐패시터로의 확산을 효과적으로 방지하므로 캐패시터의 유전특성을 향상시킬 수 있으며, 이로 인해 소자의 신뢰성을 확보할 수 있는 효과가 있다.

Claims (9)

  1. 증착챔버내에 로딩된 기판상에 지르코늄에 티타늄과 산소가 첨가된 지르코늄-티타늄 산화물을 증착하는 단계; 및
    상기 지르코늄-티타늄 산화물을 조밀화시키고 상기 지르코늄-티타늄 산화물의 표면층에 산소를 충진시키기 위한 개질화 공정을 실시하는 단계
    를 포함하여 이루어짐을 특징으로 하는 지르코늄-티타늄 산화물의 형성 방법.
  2. 제 1 항에 있어서,
    상기 지르코늄-티타늄 산화물을 증착하는 단계는,
    상기 증착챔버내에 지르코늄타겟과 티타늄타겟을 장착시키는 단계;
    상기 증착챔버내에 아르곤가스와 산소 가스의 혼합 가스를 공급하는 단계;
    상기 아르곤가스를 이온화시켜 아르곤 플라즈마를 형성하는 단계;
    상기 아르곤 플라즈마내 아르곤 이온을 상기 지르코늄타겟과 티타늄타겟과 충돌시키는 단계; 및
    상기 충돌로 인해 떨어져 나온 지르코늄이온과 티타늄이온을 상기 산소가스와 반응시키는 단계
    를 포함하여 이루어짐을 특징으로 하는 지르코늄-티타늄 산화물의 형성 방법.
  3. 제 1 항에 있어서,
    상기 지르코늄-티타늄 산화물을 증착하는 단계는,
    100℃∼900℃의 온도에서 이루어지는 것을 특징으로 하는 지르코늄-티타늄 산화물의 형성 방법.
  4. 제 1 항에 있어서,
    상기 지르코늄-티타늄 산화물내 상기 지르코늄의 조성비는 50at%∼90at%, 상기 티타늄의 조성비는 10at%∼50at%, 상기 산소의 조성비는 1at%∼80at%인 것을 특징으로 하는 지르코늄-티타늄 산화물의 형성 방법.
  5. 제 1 항에 있어서,
    상기 개질화 공정은, 상기 지르코늄-티타늄 산화물이 증착되는 증착챔버내에서 이루어지거나 또는 별도의 열처리 챔버내에서 이루어짐을 특징으로 하는 지르코늄-티타늄 산화물의 형성 방법.
  6. 트랜지스터와 캐패시터 형성후 층간절연막 및 보호막 공정이 진행되는 반도체장치의 제조 방법에 있어서,
    상기 캐패시터 형성후 상기 제1항 내지 제5항 중 어느 한 항에 기재된 상기 지르코늄-티타늄 산화물로 된 수소배리어막을 형성하는 것을 특징으로 하는 반도체장치의 제조 방법.
  7. 제6항에 있어서,
    상기 지르코늄-티타늄 산화물은, 상기 캐패시터만을 덮는 형태로 형성되는 것을 특징으로 하는 반도체장치의 제조 방법.
  8. 제6항에 있어서,
    상기 지르코늄-티타늄 산화물로 된 수소배리어막을 형성하는 단계는,
    상기 층간절연막을 형성하기전 또는 상기 보호막을 형성하기전에 이루어지거나, 또는 상기 층간절연막과 상기 보호막을 형성하기전에 각각 이루어짐을 특징으로 하는 반도체장치의 제조 방법.
  9. 제6항에 있어서,
    상기 지르코늄-티타늄 산화물은 200Å∼1000Å의 두께로 증착되는 것을 특징으로 하는 반도체장치의 제조 방법.
KR10-2002-0027592A 2002-05-18 2002-05-18 수소배리어막을 구비한 반도체 장치의 제조 방법 KR100451569B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0027592A KR100451569B1 (ko) 2002-05-18 2002-05-18 수소배리어막을 구비한 반도체 장치의 제조 방법
US10/329,689 US6864191B2 (en) 2002-05-18 2002-12-27 Hydrogen barrier layer and method for fabricating semiconductor device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027592A KR100451569B1 (ko) 2002-05-18 2002-05-18 수소배리어막을 구비한 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030089745A true KR20030089745A (ko) 2003-11-28
KR100451569B1 KR100451569B1 (ko) 2004-10-08

Family

ID=29417429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0027592A KR100451569B1 (ko) 2002-05-18 2002-05-18 수소배리어막을 구비한 반도체 장치의 제조 방법

Country Status (2)

Country Link
US (1) US6864191B2 (ko)
KR (1) KR100451569B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667633B1 (ko) * 2004-12-20 2007-01-12 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6953730B2 (en) * 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
US7183186B2 (en) * 2003-04-22 2007-02-27 Micro Technology, Inc. Atomic layer deposited ZrTiO4 films
US7081421B2 (en) 2004-08-26 2006-07-25 Micron Technology, Inc. Lanthanide oxide dielectric layer
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7494939B2 (en) 2004-08-31 2009-02-24 Micron Technology, Inc. Methods for forming a lanthanum-metal oxide dielectric layer
US7235501B2 (en) 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
JP2007067066A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 半導体装置とその製造方法
US7972974B2 (en) 2006-01-10 2011-07-05 Micron Technology, Inc. Gallium lanthanide oxide films
KR100721206B1 (ko) * 2006-05-04 2007-05-23 주식회사 하이닉스반도체 반도체소자의 스토리지노드 컨택 형성방법
US8227310B2 (en) 2008-08-06 2012-07-24 International Business Machines Corporation Integrated circuits comprising an active transistor electrically connected to a trench capacitor by an overlying contact and methods of making
JP5433198B2 (ja) 2008-10-16 2014-03-05 日立オートモティブシステムズ株式会社 回転電機及び電気自動車
EP3857604A4 (en) 2018-10-09 2022-10-05 Micron Technology, Inc. DEVICES WITH VERTICAL TRANSISTORS WITH HYDROGEN BARRIER MATERIALS AND RELATED METHODS

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236705A (ja) * 1995-03-01 1996-09-13 Fujitsu Ltd マルチチップモジュール用薄膜コンデンサの誘電材料
KR100239418B1 (ko) * 1996-12-03 2000-01-15 김영환 반도체소자의 커패시터 및 그 제조방법
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
US6320213B1 (en) * 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
KR100436059B1 (ko) * 1997-12-30 2004-12-17 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
KR100454582B1 (ko) * 1999-01-15 2004-10-28 오리온전기 주식회사 저온 동시 소성 세라믹 커패시터 및 그 제조 방법
KR100333645B1 (ko) * 1999-06-28 2002-04-24 박종섭 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법
KR100607163B1 (ko) * 1999-09-07 2006-08-01 삼성전자주식회사 강유전체 메모리 소자 및 그 제조방법
US6429058B1 (en) * 2000-06-02 2002-08-06 International Business Machines Corporation Method of forming fully self-aligned TFT improved process window
EP1326271A4 (en) * 2000-09-18 2005-08-24 Tokyo Electron Ltd METHOD FOR FILMING A GATE INSULATOR, DEVICE FOR FILMING A GATE INSULATOR AND A CLUSTER TOOL

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667633B1 (ko) * 2004-12-20 2007-01-12 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법

Also Published As

Publication number Publication date
KR100451569B1 (ko) 2004-10-08
US20030216056A1 (en) 2003-11-20
US6864191B2 (en) 2005-03-08

Similar Documents

Publication Publication Date Title
KR100728962B1 (ko) 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법
US6723598B2 (en) Method for manufacturing aluminum oxide films for use in semiconductor devices
KR100419921B1 (ko) Ta205유전층형성방법
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100451569B1 (ko) 수소배리어막을 구비한 반도체 장치의 제조 방법
US20030052374A1 (en) Semiconductor device and method for fabricating the same
US7498628B2 (en) Capacitor for a semiconductor device and manufacturing method thereof
US20050191849A1 (en) Hydrogen barrier layer and method for fabricating semiconductor device having the same
KR100703833B1 (ko) 이중 유전막을 구비한 캐패시터의 제조 방법
US6376299B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR100424710B1 (ko) 반도체 소자의 제조방법
US20070264770A1 (en) Capacitor forming method
US6764899B2 (en) Method for fabricating semiconductor device
KR100411306B1 (ko) 수소확산방지막을 구비하는 반도체소자의 제조 방법
KR100399073B1 (ko) 반도체 소자의 캐패시터 및 그 제조방법
KR100333645B1 (ko) 수소 확산방지막으로서 지르코늄 산화막을 구비하는 반도체 메모리 소자 제조 방법
KR20010088207A (ko) 탄탈륨산화막-티타늄산화막 복합유전막 형성방법
US20030134511A1 (en) Method for depositing metal film through chemical vapor deposition process
KR100382611B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR100721208B1 (ko) 고유전율의 게이트 절연막을 갖는 반도체 소자 및 그제조방법
KR20040060334A (ko) 반도체소자의 형성방법
KR20010008414A (ko) 반도체소자의 캐패시터 형성방법
KR20080090843A (ko) 반도체 소자의 제조방법
KR20060076375A (ko) 반도체 소자의 캐패시터 형성방법
KR20040061262A (ko) 반도체소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee