KR20030088634A - 플라즈마 디스플레이 패널의 구동 방법 - Google Patents

플라즈마 디스플레이 패널의 구동 방법 Download PDF

Info

Publication number
KR20030088634A
KR20030088634A KR1020020026450A KR20020026450A KR20030088634A KR 20030088634 A KR20030088634 A KR 20030088634A KR 1020020026450 A KR1020020026450 A KR 1020020026450A KR 20020026450 A KR20020026450 A KR 20020026450A KR 20030088634 A KR20030088634 A KR 20030088634A
Authority
KR
South Korea
Prior art keywords
inductor
electrode
voltage
switching elements
switching element
Prior art date
Application number
KR1020020026450A
Other languages
English (en)
Other versions
KR100490615B1 (ko
Inventor
이주열
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0026450A priority Critical patent/KR100490615B1/ko
Publication of KR20030088634A publication Critical patent/KR20030088634A/ko
Application granted granted Critical
Publication of KR100490615B1 publication Critical patent/KR100490615B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따르면 플라즈마 디스플레이 패널을 구동하는 방법이 제공된다. 이 구동 방법에 의하면, 먼저 패널의 X 및 Y 전극 전압(Vx, Vy)이 각각 V2 및 V1을 유지하고 있는 상태에서 인덕터(L)에 에너지를 축적한다. 다음에 인덕터(L)에 축적된 에너지와 X 및 Y 전극의 전압차를 이용하여 X 및 Y 전극 전압(Vx, Vy)을 바꾸고 축적된 에너지를 회수한다. 이와 같이 하면, 인덕터(L)에 축적된 에너지를 이용함으로써 X 및 Y 전극 전압(Vx, Vy)의 변화 속도를 빠르게 할 수 있다.

Description

플라즈마 디스플레이 패널의 구동 방법{DRIVING METHOD OF PLASM DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP)과 그 구동 장치 및 구동 방법에 관한 것으로, 특히 플라즈마 디스플레이 발광에 직접 기여하는 전력 회수 회로 및 그 구동 방법에 관한 것이다.
최근 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), PDP 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 PDP는 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, PDP가 40인치 이상의 대형 표시 장치에서 종래의 음극선관(cathode ray tube, CRT)을 대체할 표시 장치로서 각광받고 있다.
PDP는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.
직류형 PDP는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전 공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 PDP에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.
일반적으로 AC형 PDP의 구동 방법은 리셋(초기화) 기간, 기록(어드레싱) 기간, 유지 기간, 소거 기간으로 구성된다.
리셋 기간은 셀에 어드레싱 동작이 원할히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 기록 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이며, 소거 기간은 셀의 벽전하를 감소시켜 유지 방전을 종료시키는 기간이다.
AC형 PDP는 그 유지 방전을 위한 주사 전극 및 유지 전극이 용량성 부하로 작용하기 때문에 주사 전극 및 유지 전극에 대한 캐패시턴스가 존재하며, 유지 방전을 위한 파형을 인가하기 위해서는 방전을 위한 전력 이외에 무효 전력이 필요하다. 이런 무효 전력을 회수하여 재사용하는 회로를 전력 회수 회로(또는 유지 방전 회로)라고 한다.
이하, 종래의 AC형 PDP의 유지 방전 회로와 그 구동 방법에 대하여 설명한다.
도 11 및 도 12는 종래의 유지 방전 회로와 그 동작 파형을 나타내는 도면이다.
도 11에 도시한 바와 같이, L.F. Weber에 의해 제안된 유지 방전 회로(미국 특허 번호 4,866,349 및 5,081,400)는 AC형 PDP의 유지 방전 회로로서, AC형 PDP의 구동 회로는 주사 전극의 유지 방전 회로(10)와 유지 전극의 유지 방전 회로(11)(도시하지 않음)가 각각 동일하게 구성된다. 이하에서는 하나의 전극에 대한 유지 방전 회로에 대해 설명한다.
종래의 유지 방전 회로(10)는 두 개의 스위치(Sa, Sb), 다이오드(D1, D2), 인덕터(Lc) 및 전력회수용 캐패시터(Cc)로 구성되는 전력 회수부와, 직렬로 연결된 두 개의 스위치(Sc, Sd)로 구성되는 유지 방전부를 포함한다.
유지 방전부의 두 개의 스위치(Sc, Sd) 사이의 접점에는 플라즈마 패널이 연결되며, 이 플라즈마 패널을 등가적으로 캐패시터(Cp)로 나타낸다.
도 12에 도시한 바와 같이, 종래의 유지 방전 회로는 스위치(Sa, Sb, Sc, Sd)의 스위칭 동작에 따라 4가지 모드로 동작하고, 스위칭 동작에 따라 출력 전압(Vp)과 인덕터(Lc)에 흐르는 전류(IL)의 파형이 각각 나타나게 된다.
초기 상태에서는 스위치(Sa)가 도통 되기 직전에 스위치(Sd)가 도통되어 있어서 패널의 양단 전압(Vp)은 0V를 유지하게 된다. 이때, 전력회수용 캐패시터(Cc)는 유지 방전 전압(Vs)의 1/2만큼의 전압(Vs/2)으로 미리 충전되어 유지 방전 개시시 돌입 전류가 발생하지 않도록 한다.
이렇게 패널의 양단 전압(Vp)을 0V로 유지한 상태에서, t0 시점이 되면, 스위치(Sa)가 도통(ON)되고 스위치(Sb, Sc, Sd)가 차단(OFF)되는 모드 1의 동작이 시작된다.
모드 1의 구간(t0∼t1)에서는 전력회수용 캐패시터(Cc), 스위치(Sa), 다이오드(D1), 인덕터(Lc) 및 패널 캐패시터(Cp)의 경로로 LC 공진 회로가 형성된다. 따라서, 도 12에 도시한 바와 같이 인덕터(Lc)에 흐르는 전류(IL)는 LC 공진에 의해 반파형을 이루며, 패널의 출력 전압(Vp)은 점차적으로 증가하여 거의 유지 방전 전압(Vs)이 된다. 이때, 패널의 출력 전압(Vp)이 유지 방전 전압(Vs)이 되는 시점에서는 인덕터(Lc)에 거의 전류가 흐르지 않는다.
모드 1이 완료되면, 스위치(Sa, Sc)가 도통되고 스위치(Sb, Sd)가 차단되는 모드 2가 시작된다. 모드 2의 구간(t1∼t2)에서는 외부 인가 전압(Vs)이 스위치(Sc)를 통해 그대로 패널 캐패시터(Cp)로 흐르게 되어 패널의 출력 전압(Vp)을 유지하게 된다.
패널의 출력 전압(Vp)의 방전을 유지한 상태에서 모드 2가 완료되면, 스위치(Sb)가 도통되고 스위치(Sa, Sc, Sd)가 차단되는 모드 3이 시작된다.
모드 3의 구간(t2∼t3)에서는, 모드 1에서와 반대의 경로인 플라즈마 패널 캐패시터(Cp), 인덕터(Lc), 다이오드(D2), 스위치(S2) 및 전력회수용 캐패시터(Cc)의 경로로 LC 공진회로가 형성되어, 도 12에서와 같이 인덕터(Lc)에 전류(IL)가 흐르고 패널의 출력 전압(Vp)은 감소하여 t3 시점에서 인덕터(Lc)의 전류(IL) 및 패널출력 전압(Vp)은 0이 된다.
모드 4의 동작구간(t3∼t4)에서는 스위치(Sb, Sd)가 도통되고, 스위치(Sa, Sc)가 차단되어 패널 출력 전압(Vp)은 0V를 그대로 유지한다. 이 상태에서 스위치(Sa)가 다시 도통되면 모드 1의 동작으로 사이클(cycle)이 반복된다.
그런데, Weber에 의해 제안된 이러한 유지 방전 회로가 제대로 동작하기 위해서는 외부 캐패시터인 전력 회수용 캐패시터가 필요하고, 이 전력 회수용 캐패시터의 전위가 Vs/2의 절반 전위를 항상 유지하고 있어야 한다. 이러기 위해서는 전력 회수용 캐패시터의 용량이 패널 캐패시터의 용량보다 매우 커야 한다. 또한 이 유지 방전 회로는 스위칭 구성이 복잡하다는 문제점이 있다.
본 발명은 이러한 문제점을 해결하기 위하여 전력 회수용 외부 캐패시터를 제거하는 것을 그 기술적 과제로 한다.
또한 본 발명은 인덕터에 미리 저장한 에너지를 이용하여 패널 캐패시터의 전압을 빨리 변화시키는 것을 그 기술적 과제로 한다.
도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 2는 본 발명의 제1 실시예에 따른 유지 방전 회로를 나타내는 도면이다.
도 3a 내지 도 3h는 각각 본 발명의 제1 실시예에 따른 각 모드의 전류 경로를 나타내는 도면이다.
도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 동작 타이밍을 나타내는 도면이다.
도 5는 본 발명과는 다르게 동작하는 플라즈마 디스플레이 패널의 동작 타이밍도이다.
도 6a 내지 도 6d는 각각 본 발명의 제2 실시예에 따른 모드 3a, 3b, 7a 및 7b에서의 전류 경로를 나타내는 도면이다.
도 7은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 동작 타이밍을 나타내는 도면이다.
도 8a 내지 도 8d는 각각 본 발명의 제3 실시예에 따른 모드 3a, 3b, 7a 및 7b에서의 전류 경로를 나타내는 도면이다.
도 9는 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 동작 타이밍을 나타내는 도면이다.
도 10은 본 발명의 제4 실시예에 따른 유지 방전 회로를 나타내는 도면이다.
도 11은 종래 기술에 따른 유지 방전 회로를 나타내는 회로도이다.
도 12는 종래 기술에 따른 유지 방전 회로에서의 동작 타이밍을 나타내는 도면이다.
본 발명에 따르면 서로 쌍을 이루어 지그재그로 배열된 복수의 제1 및 제2 전극 사이에 형성되는 패널 캐패시터, 제1 및 제2 스위칭 소자의 접점에 일단이 연결되는 적어도 하나의 인덕터, 그리고 제1 내지 제6 스위칭 소자를 포함하는 플라즈마 디스플레이 패널을 구동하는 방법이 제공된다. 이 때, 제1 및 제2 스위칭 소자는 각각 제1 및 제2 전압을 공급하는 제1 및 제2 전원 사이에 직렬로 연결되며그 접점이 패널 캐패시터의 제1 전극에 연결된다. 제3 및 제4 스위칭 소자는 제1 및 제2 사이에 직렬로 연결되며 그 접점이 패널 캐패시터의 제2 전극에 연결된다. 제5 및 제6 스위칭 소자는 인덕터에 각각 연결되며 그 접점이 제3 및 제4 스위칭 소자의 접점에 연결된다.
본 발명의 첫 번째 특징에 따른 구동 방법에 의하면, 먼저 제2 및 제3 스위칭 소자를 도통시켜 제1 및 제2 전극을 각각 제2 및 제1 전압으로 유지한다. 이 때 제6 스위칭 소자를 도통시켜 인덕터에 에너지를 저장하고, 제2 및 제3 스위칭 소자를 차단하여 인덕터에 저장된 에너지와 제2 및 제1 전극의 전압차를 이용하여 제1 및 제2 전극을 각각 제1 및 제2 전압으로 바꾼다. 그리고 제1 및 제4 스위칭 소자를 추가로 도통시켜, 인덕터에 저장된 에너지를 제1 전원으로 회수한다. 다음에 제6 스위칭 소자를 차단하여 제1 및 제2 전극을 각각 제1 및 제2 전압으로 유지한다. 이 때, 제5 스위칭 소자를 도통시켜 인덕터에 에너지를 저장하고, 제1 및 제4 스위칭 소자를 차단하여 인덕터에 저장된 에너지와 제1 및 제2 전극의 전압차를 이용하여 제1 및 제2 전극을 각각 제2 및 제1 전압으로 바꾼다. 그리고 제2 및 제3 스위칭 소자를 추가로 도통시켜, 인덕터에 저장된 에너지를 제1 전원으로 회수한다.
본 발명의 두 번째 특징에 따른 구동 방법에 의하면, 먼저 제2 및 제3 스위칭 소자를 도통시켜 제1 및 제2 전극을 각각 제2 및 제1 전압으로 유지한다. 이 때, 제6 스위칭 소자를 도통시켜 인덕터에 에너지를 저장하고, 제3 및 제2 스위칭 소자 중 어느 하나를 먼저 차단하고 다른 하나를 이어서 차단하여, 인덕터에 저장된 에너지를 이용해서 제2 및 제1 전극 중 어느 하나의 전압을 먼저 바꾸고 이어서 다른 하나의 전압을 바꾼다. 그리고 제1 및 제4 스위칭 소자를 도통시켜, 인덕터에 저장된 에너지를 제1 전원으로 회수한다. 다음에 제6 스위칭 소자를 차단하여 제1 및 제2 전극을 각각 제1 및 제2 전압으로 유지한다. 이 때, 제5 스위칭 소자를 도통시켜 인덕터에 에너지를 저장하고, 제1 및 제4 스위칭 소자 중 어느 하나를 먼저 차단하고 다른 하나를 이어서 차단하여, 인덕터에 저장된 에너지를 이용해서 제1 및 제2 전극 중 어느 하나의 전압을 먼저 바꾸고 이어서 다른 하나의 전압을 바꾼다. 그리고 제2 및 제3 스위칭 소자를 도통시켜, 인덕터에 저장된 에너지를 제1 전원으로 회수한다.
그러면 도면을 참조하여 본 발명의 바람직한 실시예에 플라즈마 디스플레이 패널과 그 구동 방법 및 구동 장치에 대하여 설명한다.
먼저, 도 1을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널에 대하여 설명한다.
도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 나타내는 도면이다.
도 1에 도시한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)를 포함한다.
플라즈마 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 지그재그로 배열되어 있는 다수의 주사전극(Y1~Yn) 및 유지전극(X1~Xn)을 포함한다.
어드레스 구동부(200)는 제어부(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가하며, 무효 전력을 회수하여 재사용하는 유지 방전 회로를 포함한다.
주사·유지 구동부(300)는 제어부(400)로부터 유지 방전 신호를 수신하여 주사 전극과 유지 전극에 서스테인 펄스 전압을 번갈아 입력함으로써 선택된 방전 셀에 대하여 유지 방전을 수행한다.
제어부(400)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지 방전 신호를 생성하여 각각 어드레스 구동부(200)와 주사·유지 구동부(300)에 인가한다.
본 발명에 따른 주사·유지 구동부(300)는 무효 전력을 회수하여 재사용하는 회로인 유지 방전 회로를 포함한다.
이하, 도 2 내지 도 4를 참조하여 본 발명의 제1 실시예에 따른 주사·유지 구동부(300)의 유지 방전 회로를 설명한다.
도 2는 본 발명의 제1 실시예에 따른 유지 방전 회로를 나타내는 도면이다.
도 2에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 유지 방전 회로(320)는 제1 및 제2 유지방전부(322, 324)와 충방전부(326)를 포함한다. 제1 및 제2 유지방전부(322, 324)는 스위칭 소자(S1, S2, S3, S4)를 포함하며, 충방전부(326)는 스위칭 소자(S5, S6) 및 인덕터(L)를 포함한다.
스위칭 소자(S1, S2)는 제1 전원(V1) 및 제2 전원(V2) 사이에 직렬로 연결되며 그 접점이 패널 캐패시터(Cp)의 X 전극에 연결되고, 스위칭 소자(S3, S4)는 제1전원(V1) 및 제2 전원(V2) 사이에 직렬로 연결되며 그 접점이 패널 캐패시터(Cp)의 Y 전극에 연결된다.
스위칭 소자(S5, S6)는 인덕터(L)의 일단에 병렬로 전기적으로 연결되어 있으면, 그 접점은 스위칭 소자(S3, S4)의 접점에 연결되어 있다. 인덕터(L)의 타단은 스위칭 소자(S1, S2)의 접점에 연결되어 있다.
또한 이러한 유지 방전 회로(320)는 인덕터(L)의 일단과 스위칭 소자(S6, S5) 사이에 각각 다이오드(D1, D2)를 더 포함할 수 있으며, 이 다이오드(D1, D2)는 인덕터에 흐르는 전류의 경로를 설정한다.
그러면 도 3a 내지 도 3f, 도 4를 참조하여 본 발명의 제1 실시예에 따른 유지 방전 회로를 포함하는 플라즈마 디스플레이 패널의 구동 방법에 대하여 설명한다.
도 3a 내지 도 3f는 각각 본 발명의 제1 실시예에 따른 각 모드의 전류 경로를 나타내는 도면이며, 도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 동작 타이밍을 나타내는 도면이다.
제1 및 제2 전원(V1, V2)이 공급하는 전압을 각각 V1 및 V2로 가정한다.
① 모드 1(M1)
도 3a 및 도 4의 M1 구간을 참조하여 모드 1에서의 동작을 설명한다.
모드 1(M1)에서는 스위칭 소자(S2, S3)가 도통되어 있어서, 패널 캐패시터(Cp)의 X 및 Y 전극 전압(Vx, Vy)은 각각 V2 및 V1을 유지한다.
② 모드 2(M2)
도 3b 및 도 4의 M2 구간을 참조하여 모드 2에서의 동작을 설명한다.
X 및 Y 전극 전압(Vx, Vy)이 각각 V2 및 V1을 유지하고 있는 상태에서 스위칭 소자(S6)를 추가로 도통시켜, 전원(V1), 스위칭 소자(S3, S6), 다이오드(D1), 인덕터(L), 스위칭 소자(S2) 및 전원(V2)으로 전류 경로를 형성한다. 이 전류 경로에서 전원(V1, V2) 사이의 전압차에 의해 인덕터(L)에 흐르는 전류(IL)의 크기는 선형적으로 증가하여, 인덕터(L)에 에너지가 축적된다.
③ 모드 3(M3)
도 3c 및 도 4의 M3 구간을 참조하여 모드 3에서의 동작을 설명한다.
인덕터(L)에 흐르는 전류의 크기가 일정한 값까지 증가하면 스위칭 소자(S2, S3)를 차단한다. 그러면 패널 캐패시터(Cp)의 Y 전극과 X 전극의 전압차 및 인덕터(L)에 흐르던 전류(IL)에 의해 Y 전극, 스위칭 소자(S6), 다이오드(D1), 인덕터(L) 및 X 전극으로 전류 경로가 형성된다. 이 전류 경로에 의해 X 전극 전압(Vx)은 V1로 증가하고 Y 전극 전압(Vy)은 V21로 감소하며, 인덕터(L)에 흐르는 전류(IL)의 크기는 LC 공진에 의해 최대값까지 증가한 후 다시 감소한다.
④ 모드 4(M4)
도 3d 및 도 4의 M4 구간을 참조하여 모드 4에서의 동작을 설명한다.
X 및 Y 전극 전압이 각각 V1 및 V2로 되면 스위칭 소자(S1, S4)를 도통시켜, 전원(V2), 스위칭 소자(S4, S6), 다이오드(D1), 인덕터(L), 스위칭 소자(S1) 및 전원(V1)으로 전류 경로를 형성한다. 이 전류 경로에 의해 인덕터(L)에 흐르던전류(IL)는 전원(V1)으로 회수된다. 그리고 스위칭 소자(S1, S4)가 도통되어 있으므로 X 및 Y 전극 전압(Vx, Vy)은 각각 V1 및 V2를 유지한다.
⑤ 모드 5(M5)
도 3e 및 도 4의 M5 구간을 참조하여 모드 5에서의 동작을 설명한다.
인덕터(L)에 흐르는 전류(IL)가 회수되어 0A로 되면 스위칭 소자(S6)만을 차단하여 X 및 Y 전극 전압(Vx, Vy)을 각각 V1 및 V2로 유지시킨다.
⑥ 모드 6(M6)
도 3f 및 도 4의 M6 구간을 참조하여 모드 6에서의 동작을 설명한다.
X 및 Y 전극 전압(Vx, Vy)이 각각 V1 및 V2를 유지하고 있는 상태에서 스위칭 소자(S5)를 추가로 도통시켜, 전원(V1), 스위칭 소자(S1), 인덕터(L), 다이오드(D2), 스위칭 소자(S5, S4) 및 전원(V2)으로 전류 경로를 형성한다. 이 전류 경로에서 전원(V1, V2) 사이의 전압차에 의해 인덕터(L)에 흐르는 전류(IL)는 선형적으로 증가하여, 인덕터(L)에 에너지가 축적된다.
⑦ 모드 7(M7)
도 3g 및 도 4의 M7 구간을 참조하여 모드 7에서의 동작을 설명한다.
인덕터(L)에 흐르는 전류가 일정한 값까지 증가하면 스위칭 소자(S1, S4)를 차단한다. 그러면 패널 캐패시터(Cp)의 Y 전극과 X 전극의 전압차 및 인덕터(L)에 흐르던 전류(IL)에 의해 X 전극, 인덕터(L), 다이오드(D2), 스위칭 소자(S5) 및 Y 전극으로 전류 경로가 형성된다. 이 전류 경로에 의해 X 전극 전압(Vx)은 V2로 감소하고 Y 전극 전압(Vy)은 V1로 증가하며, 인덕터(L)에 흐르는 전류(IL)는 LC 공진에 의해 최대값까지 증가한 후 다시 감소한다.
⑧ 모드 8(M8)
도 3h 및 도 4의 M8 구간을 참조하여 모드 8에서의 동작을 설명한다.
X 및 Y 전극 전압이 각각 V1 및 V2로 되면 스위칭 소자(S2, S3)를 도통시켜, 전원(V2), 스위칭 소자(S2), 인덕터(L), 다이오드(D2), 스위칭 소자(S5, S3) 및 전원(V1)으로 전류 경로를 형성한다. 이 전류 경로에 의해 인덕터(L)에 흐르던 전류(IL)는 전원(V1)으로 회수된다. 그리고 스위칭 소자(S2, S3)가 도통되어 있으므로 X 및 Y 전극 전압(Vx, Vy)은 각각 V2 및 V1을 유지한다.
본 발명의 제1 실시예에서는 X 및 Y 전극 전압(Vx, Vy)을 바꾸기 전에 인덕터(L)에 에너지를 축적하고, 인덕터(L)에 축적된 에너지를 이용하여 X 및 Y 전극 전압(Vx, Vy)을 바꾸고 축적된 에너지를 회수하였다. 이와는 다르게 인덕터(L)에 에너지를 축적하지 않고 X 및 Y 전극 전압(Vx, Vy)을 바꿀 수도 있다. 즉, 도 5에 도시한 바와 같이 본 발명의 제1 실시예에서의 모드 2, 4, 6 및 8 구간(M2, M4, M6, M8)을 생략하고 패널 캐패시터(Cp)와 인덕터(L)의 LC 공진에 의해 X 및 Y 전극 전압(Vx, Vy)을 각각 바꿀 수 있다.
그런데, 이와 같이 LC 공진만을 이용하여 X 및 Y 전극의 전압을 바꾸는 경우보다 제1 실시예에서와 같이 먼저 인덕터에 에너지를 축적하고 이를 이용하여 X 및 Y 전극의 전압을 바꾸는 경우가 전압이 변하는 속도를 더 빠르게 할 수 있다. 또한 인덕터에 축적된 에너지를 이용하므로 실제 회로에 존재하는 기생 성분이 존재하는 경우에도 X 및 Y 전극 전압(Vx, Vy)을 V1 또는 V2로 바꿀 수 있다. 따라서 X 및 Y 전극 전압(Vx, Vy)이 V1 또는 V2가 되었을 때 스위칭 소자(S1, S2, S3, S4)를 스위칭하므로 이들의 영전압 스위칭이 가능해진다.
그리고 본 발명의 제1 실시예에서는 X 및 Y 전극 중 한 전극 전압의 상승 구간과 다른 전극 전압의 하강 구간을 동일하게 하였지만, 이와는 달리 상승 구간과 하강 구간을 다르게 설정할 수 있다. 아래에서는 이러한 실시예에 대하여 도 6a 내지 도 6d, 도 7을 참조하여 설명한다.
도 6a 내지 도 6d는 각각 본 발명의 제2 실시예에 따른 모드 3a, 3b, 7a 및 7b에서의 전류 경로를 나타내는 도면이며, 도 7은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 동작 타이밍을 나타내는 도면이다.
도 7에 도시한 바와 같이, 본 발명의 제2 실시예의 모드 1, 2, 4, 5, 6 및 8(M1, M2, M4, M5, M6, M8)은 본 발명의 제1 실시예서와 동일하고, 제1 실시예에서의 모드 3 및 7(M3, M7)이 제2 실시예에서는 각각 모드 3a 및 3b(M3a, M3b)와 모드 7a 및 7b(M7a, M7b)로 분리되어 있다.
자세하게 설명하면, 도 6a 및 도 7에 도시한 바와 같이 모드 3a(M3a)에서는 스위칭 소자(S2, S6)가 도통된 상태에서 스위칭 소자(S3)만이 차단되어, X 전극 전압(Vx)은 V2로 유지되고 Y 전극 전압(Vy)은 인덕터(L)와 패널 캐패시터(Cp)의 LC 공진에 의해 V2로 감소한다. 다음에 도 6b 및 도 7에 도시한 바와 같이 모드 3b(M3b)에서는 Y 전극 전압(Vy)이 V2로 바뀌었을 때 스위칭 소자(S4)가 도통되고스위칭 소자(S2)가 추가로 차단되어, Y 전극 전압(Vy)은 V2로 유지되고 X 전극 전압(Vx)은 인덕터(L)와 패널 캐패시터(Cp)의 LC 공진에 의해 V1로 증가한다.
그리고 도 6c 및 도 7에 도시한 바와 같이 모드 7a(M7a)에서는 스위칭 소자(S4, S5)가 도통된 상태에서 스위칭 소자(S1)만이 차단되어, Y 전극 전압(Vy)은 V2로 유지되고 X 전극 전압(Vx)은 인덕터(L)와 패널 캐패시터(Cp)의 LC 공진에 의해 V2로 감소한다. 다음에 도 6d 및 도 7에 도시한 바와 같이 모드 7b(M7b)에서는 X 전극 전압(Vx)이 V2로 바뀌었을 때 스위칭 소자(S2)가 도통되고 스위칭 소자(S4)가 추가로 차단되어, X 전극 전압(Vx)은 V2로 유지되고 Y 전극 전압(Vy)은 V1로 증가한다.
이와 같이 본 발명의 제2 실시예에서는 모드 3a 및 3b(M3a, M3b)에서 Y 전극 전압(Vy)을 감소시킨 후 X 전극 전압(Vx)을 증가시키고, 모드 7a 및 7b(M7a, M7b)에서 X 전극 전압(Vx)을 감소시킨 후 Y 전극 전압(Vy)을 증가시켰다. 즉, 한 전극 전압의 하강 구간을 다른 전극 전압의 상승 구간보다 빠르게 하였으므로, 이와 같은 경우를 필요로 하는 플라즈마 디스플레이 패널에 적용할 수 있다.
그리고 본 발명의 제2 실시예에서는 한 전극 전압의 하강 구간을 다른 전극 전압의 상승 구간보다 빠르게 하였지만, 이와는 반대로 한 전극 전압의 상승 구간을 다른 전극 전압의 하강 구간보다 빠르게 할 수도 있다. 아래에서는 이러한 실예에 대하여 도 8a 내지 8d, 도 9를 참조하여 설명한다.
도 8a 내지 도 8d는 각각 본 발명의 제3 실시예에 따른 모드 3a, 3b, 7a 및 7b에서의 전류 경로를 나타내는 도면이며, 도 9는 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 동작 타이밍을 나타내는 도면이다.
본 발명의 제3 실시예에서도 제2 실시예에서와 같이 모드 1, 2, 4, 5, 6 및 8(M1, M2, M4, M5, M6, M8)은 본 발명의 제1 실시예서와 동일하고, 제1 실시예에서의 모드 3 및 7(M3, M7)이 제3 실시예에서는 각각 모드 3a 및 3b(M3a, M3b)와 모드 7a 및 7b(M7a, M7b)로 분리되어 있다. 그리고 이러한 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 동작은 모드 3a, 3b, 7a 및 7b(M3a, M3b, M7a, M7b)에서의 동작을 제외하고는 제2 실시예와 동일하다.
자세하게 설명하면, 도 8a 및 도 9에 도시한 바와 같이 모드 3a(M3a)에서는 스위칭 소자(S3, S6)가 도통된 상태에서 스위칭 소자(S2)만이 차단되어, Y 전극 전압(Vy)은 V1로 유지되고 X 전극 전압(Vx)은 인덕터(L)와 패널 캐패시터(Cp)의 LC 공진에 의해 V1로 증가한다. 다음에 도 7b 및 도 8에 도시한 바와 같이 모드 3b(M3b)에서는 X 전극 전압(Vx)이 V1로 바뀌었을 때 스위칭 소자(S1)가 도통되고 스위칭 소자(S3)가 추가로 차단되어, X 전극 전압(Vx)은 V1로 유지되고 Y 전극 전압(Vx)은 인덕터(L)와 패널 캐패시터(Cp)의 LC 공진에 의해 V2로 감소한다.
그리고 도 7c 및 도 8에 도시한 바와 같이 모드 7a(M7a)에서는 스위칭 소자(S1, S5)가 도통된 상태에서 스위칭 소자(S4)만이 차단되어, X 전극 전압(Vx)은 V1로 유지되고 Y 전극 전압(Vy)은 인덕터(L)와 패널 캐패시터(Cp)의 LC 공진에 의해 V1로 증가한다. 다음에 도 7d 및 도 8에 도시한 바와 같이 모드 7b(M7b)에서는 Y 전극 전압(Vy)이 V1로 바뀌었을 때 스위칭 소자(S3)가 도통되고 스위칭 소자(S1)가 추가로 차단되어, Y 전극 전압(Vy)은 V1로 유지되고 X 전극 전압(Vx)은V2로 감소한다.
이와 같이 본 발명의 제3 실시예에서는 모드 3a 및 3b(M3a, M3b)에서 X 전극 전압(Vx)을 증가시킨 후 Y 전극 전압(Vy)을 감소시키고, 모드 7a 및 7b(M7a, M7b)에서 Y 전극 전압(Vy)을 증가시킨 후 X 전극 전압(Vx)을 감소시켰다. 즉, 한 전극 전압의 상승 구간을 다른 전극 전압의 하강 구간보다 빠르게 하여 이와 같은 경우를 필요로 하는 플라즈마 디스플레이 패널에 적용 가능하다.
이와 같이 본 발명의 제1 내지 제3 실시예에서는 전력 회수용 외부 캐패시터를 사용하지 않고 전력 회수가 가능해진다. 그리고 인덕터에 에너지를 축적하고 이를 이용하여 패널 캐패시터의 단자 전압을 바꾸므로 전압의 변화 속도를 빠르게 할 수 있다.
그리고 본 발명의 제1 내지 제3 실시예에서는 하나의 인덕터를 사용하여 X 및 Y 전극 전압(Vx, Vy)을 바꾸었지만, X 전극 전압(Vx)을 올리고 Y 전극 전압(Vy)을 내리는 데 사용하는 인덕터와 X 전극 전압(Vx)을 내리고 Y 전극 전압(Vy)을 올리는 데 사용하는 인덕터를 다르게 할 수도 있다. 아래에서는 이러한 실시예에 대하여 도 10 및 도 4를 참조하여 자세하게 설명한다.
도 10은 본 발명의 제4 실시예에 따른 유지 방전 회로를 나타내는 도면이다.
도 10에 도시한 바와 같이, 본 발명의 제4 실시예에 따른 유지 방전 회로는 두 개의 인덕터(L1, L2)를 포함한다는 점을 제외하면 제1 실시예에 따른 유지 방전 회로와 동일한 구조를 가진다.
자세하게 설명하면, 제4 실시예에서 인덕터(L1, L2)의 일단은 각각 스위칭소자(S6, S5)의 일단에 전기적으로 연결되어 있으며, 인덕터(L1, L2)의 타단은 스위칭 소자(S1, S2)의 접점에 병렬로 연결되어 있다. 그리고 제4 실시예에 따른 유지 방전 회로는 다이오드(D1, D2)를 더 포함할 수 있으며, 이 다이오드(D1, D2)는 인덕터(L1)와 스위칭 소자(S6) 사이 및 인덕터(L2)와 스위칭 소자(S5) 사이에 각각 연결되어 있다. 또는 다이오드(D1, D2)와 인덕터(L1)와 스위칭 소자(S1, S2)의 접점 사이 및 인덕터(L2)와 스위칭 소자(S1, S2)의 접점 사이에 각각 연결될 수도 있다.
그리고 본 발명의 제4 실시예에 따른 유지 방전 회로를 포함하는 플라즈마 디스플레이 패널의 구동 방법에서는 본 발명의 제1 내지 제3 실시예에서의 구동 타이밍이 적용 가능하다. 이때, 모드 2, 3 및 4(M2, M3, M4)에서 전류가 흐르는 인덕터(L1)와 모드 6, 7 및 8(M6, M7, M8)에서 전류가 흐르는 인덕터(L2)가 서로 다르다는 점을 제외하면 제3 실시예는 제1 내지 제3 실시예에서와 동일하게 동작한다.
예를 들어 제1 실시예에서의 동작 타이밍 도면인 도 4를 참조하여 자세하게 설명하면, 모드 2, 3 및 4(M2, M3, M4)에서는 패널 캐패시터(Cp), 스위칭 소자(S6), 다이오드(D1) 및 인덕터(L1)의 전류 경로로 각각 Y 전극 전압(Vy)이 하강하고 X 전극 전압(Vx)이 상승한다. 그리고 모드 5 및 6(M5, M6)에서는 패널 캐패시터(Cp), 인덕터(L2), 다이오드(D2) 및 스위칭 소자(S5)의 전류 경로로 각각 X 전극 전압(Vx)이 하강하고 Y 전극 전압(Vy)이 상승한다.
이와 같이 본 발명에 의하면 외부 캐패시터를 사용하지 않고 전력 회수가 가능해지며, 또한 X 및 Y 전극 전압의 상승 및 하강 구간이 서로 다르게 되어 이러한 경우를 필요로 하는 플라즈마 디스플레이 패널에 사용할 수 있다. 그리고 상승 및 하강 구간이 동일한 경우보다 소비 전력이 줄어들고 휘도가 향상된다.

Claims (8)

  1. 서로 쌍을 이루어 지그재그로 배열된 복수의 제1 및 제2 전극 사이에 형성되는 패널 캐패시터, 각각 제1 및 제2 전압을 공급하는 제1 및 제2 전원 사이에 직렬로 연결되며 그 접점이 상기 패널 캐패시터의 제1 전극에 연결되는 제1 및 제2 스위칭 소자, 상기 제1 및 제2 사이에 직렬로 연결되며 그 접점이 상기 패널 캐패시터의 제2 전극에 연결되는 제3 및 제4 스위칭 소자, 상기 제1 및 제2 스위칭 소자의 접점에 일단이 연결되는 적어도 하나의 인덕터, 그리고 상기 인덕터에 각각 연결되며 그 접점이 상기 제3 및 제4 스위칭 소자의 접점에 연결되는 제5 및 제6 스위칭 소자를 포함하는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 제2 및 제3 스위칭 소자를 도통시켜 상기 제1 및 제2 전극을 각각 상기 제2 및 제1 전압으로 유지하는 제1 단계,
    상기 제6 스위칭 소자를 도통시켜 상기 인덕터에 에너지를 저장하는 제2 단계,
    상기 제2 및 제3 스위칭 소자를 차단하여, 상기 인덕터에 저장된 에너지와 상기 제2 및 제1 전극의 전압차를 이용하여 상기 제1 및 제2 전극을 각각 상기 제1 및 제2 전압으로 바꾸는 제3 단계,
    상기 제1 및 제4 스위칭 소자를 추가로 도통시켜, 상기 인덕터에 저장된 에너지를 상기 제1 전원으로 회수하는 제4 단계,
    상기 제6 스위칭 소자를 차단하여 상기 제1 및 제2 전극을 각각 상기 제1 및제2 전압으로 유지하는 제5 단계,
    상기 제5 스위칭 소자를 도통시켜 상기 인덕터에 에너지를 저장하는 제6 단계,
    상기 제1 및 제4 스위칭 소자를 차단하여, 상기 인덕터에 저장된 에너지와 상기 제1 및 제2 전극의 전압차를 이용하여 상기 제1 및 제2 전극을 각각 상기 제2 및 제1 전압으로 바꾸는 제7 단계, 그리고
    상기 제2 및 제3 스위칭 소자를 추가로 도통시켜, 상기 인덕터에 저장된 에너지를 상기 제1 전원으로 회수하는 제8 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  2. 제1항에 있어서,
    상기 제2 단계와 상기 제6 단계는 동일한 인덕터에 에너지를 저장하는 플라즈마 디스플레이 패널의 구동 방법.
  3. 제1항에 있어서,
    상기 제2 단계와 상기 제6 단계는 서로 다른 인덕터에 에너지를 저장하는 플라즈마 디스플레이 패널의 구동 방법.
  4. 서로 쌍을 이루어 지그재그로 배열된 복수의 제1 및 제2 전극 사이에 형성되는 패널 캐패시터, 각각 제1 및 제2 전압을 공급하는 제1 및 제2 전원 사이에 직렬로 연결되며 그 접점이 상기 패널 캐패시터의 제1 전극에 연결되는 제1 및 제2 스위칭 소자, 상기 제1 및 제2 사이에 직렬로 연결되며 그 접점이 상기 패널 캐패시터의 제2 전극에 연결되는 제3 및 제4 스위칭 소자, 상기 제1 및 제2 스위칭 소자의 접점에 일단이 연결되는 적어도 하나의 인덕터, 그리고 상기 인덕터에 각각 연결되며 그 접점이 상기 제3 및 제4 스위칭 소자의 접점에 연결되는 제5 및 제6 스위칭 소자를 포함하는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    상기 제2 및 제3 스위칭 소자를 도통시켜 상기 제1 및 제2 전극을 각각 상기 제2 및 제1 전압으로 유지하는 제1 단계,
    상기 제6 스위칭 소자를 도통시켜 상기 인덕터에 에너지를 저장하는 제2 단계,
    상기 제3 및 제2 스위칭 소자 중 어느 하나를 먼저 차단하고 다른 하나를 이어서 차단하여, 상기 인덕터에 저장된 에너지를 이용해서 상기 제2 및 제1 전극 중 어느 하나의 전압을 먼저 바꾸고 이어서 다른 하나의 전압을 바꾸는 제3 단계,
    상기 제1 및 제4 스위칭 소자를 도통시켜, 상기 인덕터에 저장된 에너지를 상기 제1 전원으로 회수하는 제4 단계,
    상기 제6 스위칭 소자를 차단하여 상기 제1 및 제2 전극을 각각 상기 제1 및 제2 전압으로 유지하는 제5 단계,
    상기 제5 스위칭 소자를 도통시켜 상기 인덕터에 에너지를 저장하는 제6 단계,
    상기 제1 및 제4 스위칭 소자 중 어느 하나를 먼저 차단하고 다른 하나를 이어서 차단하여, 상기 인덕터에 저장된 에너지를 이용해서 상기 제1 및 제2 전극 중 어느 하나의 전압을 먼저 바꾸고 이어서 다른 하나의 전압을 바꾸는 제7 단계, 그리고
    상기 제2 및 제3 스위칭 소자를 도통시켜, 상기 인덕터에 저장된 에너지를 상기 제1 전원으로 회수하는 제8 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  5. 제4항에 있어서,
    상기 제3 단계는
    상기 제3 스위칭 소자를 먼저 차단하여, 상기 인덕터에 저장된 에너지를 이용해서 상기 제2 전극을 상기 제2 전압으로 바꾸는 단계, 그리고
    상기 제4 스위칭 소자를 도통시키고 상기 제2 스위칭 소자를 차단하여, 상기 제2 전극을 상기 제2 전압으로 유지하면서 상기 인덕터에 저장된 에너지를 이용해서 상기 제1 전극을 상기 제1 전압으로 바꾸는 단계
    를 포함하며,
    상기 제7 단계는
    상기 제1 스위칭 소자를 먼저 차단하여, 상기 인덕터에 저장된 에너지를 이용해서 상기 제1 전극을 상기 제2 전압으로 바꾸는 단계, 그리고
    상기 제2 스위칭 소자를 도통시키고 상기 제4 스위칭 소자를 차단하여, 상기 제1 전극을 상기 제2 전압으로 유지하면서 상기 인덕터에 저장된 에너지를 이용해서 상기 제2 전극을 상기 제1 전압으로 바꾸는 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  6. 제4항에 있어서,
    상기 제3 단계는
    상기 제2 스위칭 소자를 먼저 차단하여, 상기 인덕터에 저장된 에너지를 이용해서 상기 제1 전극을 상기 제1 전압으로 바꾸는 단계, 그리고
    상기 제1 스위칭 소자를 도통시키고 상기 제3 스위칭 소자를 차단하여, 상기 제1 전극을 상기 제1 전압으로 유지하면서 상기 인덕터에 저장된 에너지를 이용해서 상기 제2 전극을 상기 제2 전압으로 바꾸는 단계
    를 포함하며,
    상기 제7 단계는
    상기 제4 스위칭 소자를 먼저 차단하여, 상기 인덕터에 저장된 에너지를 이용해서 상기 제2 전극을 상기 제1 전압으로 바꾸는 단계, 그리고
    상기 제3 스위칭 소자를 도통시키고 상기 제1 스위칭 소자를 차단하여, 상기 제2 전극을 상기 제1 전압으로 유지하면서 상기 인덕터에 저장된 에너지를 이용해서 상기 제1 전극을 상기 제2 전압으로 바꾸는 단계
    를 포함하는 플라즈마 디스플레이 패널의 구동 방법.
  7. 제4항에 있어서,
    상기 제2 단계와 상기 제6 단계는 동일한 인덕터에 에너지를 저장하는 플라즈마 디스플레이 패널의 구동 방법.
  8. 제4항에 있어서,
    상기 제2 단계와 상기 제6 단계는 서로 다른 인덕터에 에너지를 저장하는 플라즈마 디스플레이 패널의 구동 방법.
KR10-2002-0026450A 2002-05-14 2002-05-14 플라즈마 디스플레이 패널의 구동 방법 KR100490615B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0026450A KR100490615B1 (ko) 2002-05-14 2002-05-14 플라즈마 디스플레이 패널의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0026450A KR100490615B1 (ko) 2002-05-14 2002-05-14 플라즈마 디스플레이 패널의 구동 방법

Publications (2)

Publication Number Publication Date
KR20030088634A true KR20030088634A (ko) 2003-11-20
KR100490615B1 KR100490615B1 (ko) 2005-05-17

Family

ID=32382708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0026450A KR100490615B1 (ko) 2002-05-14 2002-05-14 플라즈마 디스플레이 패널의 구동 방법

Country Status (1)

Country Link
KR (1) KR100490615B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488451B1 (ko) * 2002-10-31 2005-05-11 엘지전자 주식회사 에너지 회수장치 및 이를 이용한 에너지 회수방법
KR100820668B1 (ko) 2006-09-12 2008-04-11 엘지전자 주식회사 플라즈마 디스플레이 장치
KR101058142B1 (ko) * 2004-10-26 2011-08-24 엘지전자 주식회사 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755201B2 (ja) * 1994-09-28 1998-05-20 日本電気株式会社 プラズマディスプレイパネルの駆動回路
KR20000015220A (ko) * 1998-08-27 2000-03-15 구자홍 플라즈마 디스플레이 패널의 에너지 회수장치와 이를 이용한 에너지 회수방법
KR20010097044A (ko) * 2000-04-19 2001-11-08 구자홍 플라즈마 디스플레이 패널의 전력 회수장치 및 방법
WO2001088893A1 (en) * 2000-05-16 2001-11-22 Koninklijke Philips Electronics N.V. A driver circuit with energy recovery for a flat panel display
KR100383889B1 (ko) * 2001-01-19 2003-05-14 주식회사 유피디 에이씨형 플라즈마 디스플레이 패널의 에너지 회수장치와이를 이용한 에너지 회수방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488451B1 (ko) * 2002-10-31 2005-05-11 엘지전자 주식회사 에너지 회수장치 및 이를 이용한 에너지 회수방법
KR101058142B1 (ko) * 2004-10-26 2011-08-24 엘지전자 주식회사 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100820668B1 (ko) 2006-09-12 2008-04-11 엘지전자 주식회사 플라즈마 디스플레이 장치
US7999764B2 (en) 2006-09-12 2011-08-16 Lg Electronics Inc. Plasma display apparatus

Also Published As

Publication number Publication date
KR100490615B1 (ko) 2005-05-17

Similar Documents

Publication Publication Date Title
KR100477985B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100463187B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 장치와 구동 방법
KR100467448B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
JP5042433B2 (ja) プラズマディスプレイパネルの駆動装置及び駆動方法
US6862009B2 (en) Plasma display panel and method for driving the same
KR100458571B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100490614B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
KR100458572B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR100497230B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100450203B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 그 구동 방법
KR100502905B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR20050033166A (ko) 플라즈마 표시 패널의 구동 장치와 구동 방법 및 플라즈마표시 장치
JP2006072317A (ja) プラズマ表示パネルとその駆動方法
KR100467450B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100490615B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100502906B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100560503B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100454025B1 (ko) 플라즈마 디스플레이 패널과 그 구동 장치 및 구동 방법
KR100490636B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100502934B1 (ko) 플라즈마 디스플레이 패널, 그의 구동 장치 및 그의 구동방법
KR100502913B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100560524B1 (ko) 플라즈마 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120427

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee