KR20030079752A - 반도체 장치 제조용 접착 시트 - Google Patents

반도체 장치 제조용 접착 시트 Download PDF

Info

Publication number
KR20030079752A
KR20030079752A KR10-2003-0020695A KR20030020695A KR20030079752A KR 20030079752 A KR20030079752 A KR 20030079752A KR 20030020695 A KR20030020695 A KR 20030020695A KR 20030079752 A KR20030079752 A KR 20030079752A
Authority
KR
South Korea
Prior art keywords
adhesive sheet
adhesive
semiconductor device
resin
resin component
Prior art date
Application number
KR10-2003-0020695A
Other languages
English (en)
Other versions
KR100633849B1 (ko
Inventor
나카바가츠지
나카지마도시히로
사토다케시
오카오사무
Original Assignee
가부시키가이샤 도모에가와 세이시쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002142056A external-priority patent/JP3857953B2/ja
Application filed by 가부시키가이샤 도모에가와 세이시쇼 filed Critical 가부시키가이샤 도모에가와 세이시쇼
Publication of KR20030079752A publication Critical patent/KR20030079752A/ko
Application granted granted Critical
Publication of KR100633849B1 publication Critical patent/KR100633849B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/10—Interconnection of layers at least one layer having inter-reactive properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2804—Next to metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)

Abstract

본 발명의 목적은 QFN 등 반도체 장치의 제조에 사용한 경우에, 와이어 본딩 불량, 몰드 플래시의 쌍방을 방지할 수 있으며, 반도체 장치의 불량품화를 방지할 수 있는 반도체 장치 제조용 접착 시트를 제공함에 있다. 이 목적을 달성하기 위해 내열성 기재의 한쪽 면에 접착제층을 적층하고, 리드 프레임에 박리 가능하게 접착되는 반도체 장치 제조용 접착 시트로서, 상기 접착제층이 열경화성 수지성분(a) 및 열가소성 수지성분(b)을 함유하며, 상기 (a)/(b)의 중량비가 0.3∼3임을 특징으로 하는 반도체 장치 제조용 접착 시트를 제공한다.

Description

반도체 장치 제조용 접착 시트{Adhesive sheet for producing semiconductor devices}
본 발명은 리드 프레임에 박리 가능하게 접착되고, QFN 등 반도체 장치(반도체 패키지)를 제조할 때에 사용하는 반도체 장치 제조용 접착 시트에 관한 것이다.
근년, 휴대형 PC, 휴대 전화 등 전자 기기의 소형화, 다기능화에 따라 전자 기기를 구성하는 전자 부품의 소형화, 고집적화 이외에, 전자 부품의 고밀도 실장기술이 필요하게 되어 있다. 이와 같은 배경 하에, 종래의 QFP(Quad Flat Package)나 SOP(Small Outline Package) 등 주변 실장형의 반도체 장치 대신에, 고밀도 실장이 가능한 CSP(Chip Scale Package) 등 면 실장형의 반도체 장치가 주목되고 있다. 또한, CSP 중에서도, 특히 QFN(Quad Flat Non-leaded)은 종래의 반도체 장치의 제조 기술을 적용해 제조할 수 있기 때문에 바람직하고, 주로 100핀 이하의 소단자형의 반도체 장치로서 사용되고 있다.
종래, QFN의 제조 방법으로서 대략 하기 방법이 알려져 있다.
우선, 접착 시트 부착 공정에 있어서, 리드 프레임의 한쪽 면에 접착 시트를 점착하고, 이어서 다이어태치 공정에 있어서, 리드 프레임에 복수 개가 형성된 반도체 소자 탑재부(다이 패드부)에 IC칩 등 반도체 소자를 각각 탑재한다. 다음에, 와이어 본딩 공정에 있어서, 리드 프레임의 각 반도체 소자 탑재부의 외주를 따라 설치된 복수 개의 리드와 반도체 소자를 본딩 와이어에 의해 전기적으로 접속한다. 다음에, 수지 봉지공정에 있어서, 리드 프레임에 탑재된 반도체 소자를 봉지 수지에 의해 봉지하고, 그 후 접착 시트 박리 공정에 있어서, 접착 시트를 리드 프레임에부터 박리함으로써 복수 개의 QFN이 배열된 QFN 유닛을 형성할 수 있다. 마지막으로, 다이싱 공정에 있어서, 이 QFN 유닛을 각 QFN의 외주를 따라 다이싱함으로써 복수 개의 QFN을 동시에 제조할 수 있다.
이상에서 대략 설명한 QFN의 제조 방법에 있어서, 리드 프레임에 부착하는 종래의 접착 시트로서는 내열성 필름을 기재로서, 이 기재의 한쪽 면에 실리콘계 점착제를 사용하여 형성된 접착제층을 구비하는 것이 널리 사용되고 있다.
그렇지만, 상기 구성의 종래의 접착 시트를 사용한 경우, 와이어 본딩 공정에 있어서 본딩 와이어와 리드 간의 접속 불량이 발생하는 일이 있었다. 이하, 본딩 와이어와 리드의 접속 불량을 "와이어 본딩 불량"이라고 한다. 또한, 수지 봉지 공정에 있어서, 접착 시트의 접착력이 저하하고 리드 프레임과 접착 시트가 부분적으로 박리되며, 그 결과 리드 프레임과 접착 시트 사이에 봉지 수지가 유입하여 리드의 외부 접속용 부분(리드의 접착 시트를 부착한 쪽의 면)에 봉지 수지가 부착하는, 소위 "몰드 플래시"가 발생하는 일이 있었다. 그리고, 이와 같이 몰드 플래시가 발생한 경우에는 리드의 외부 접속용 부분에 봉지 수지가 부착하기 때문에, 제조된 반도체 장치를 배선 기판 등에 실장할 때에 접속 불량이 발생할 우려가 있다.
그래서, 본 발명은 상기 사정을 감안하여 이루어진 것으로서, QFN 등 반도체 장치의 제조에 사용한 경우에, 와이어 본딩 불량, 몰드 플래시의 쌍방을 방지할 수 있으며, 반도체 장치의 불량품화를 방지할 수 있는 반도체 장치 제조용 접착 시트를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 반도체 장치 제조용 접착 시트를 사용하여 QFN을 제조할 때에 사용하기에 바람직한 리드 프레임의 구조를 도시한 개략 평면도이다.
도 2a 내지 도 2f는 본 발명의 반도체 장치 제조용 접착 시트를 사용하여 QFN을 제조하는 방법의 일례를 도시한 공정도이다.
[부호의 설명]
20; 리드 프레임
21; 반도체 소자 탑재부
22; 리드
본 발명은 상기 목적을 달성하기 위해, 내열성 기재의 한쪽 면에 접착제층을 적층하고, 리드 프레임에 박리 가능하게 점착되는 반도체 장치 제조용 접착 시트로서, 상기 접착제층이 열경화성 수지성분(a) 및 열가소성 수지성분(b)을 함유하며, 상기 (a)/(b)의 중량비가 0.3∼3임을 특징으로 하는 반도체 장치 제조용 접착 시트를 제공한다.
상기 반도체 장치 제조용 접착 시트에 있어서는, 접착제층이 고온에 노출되어도 적절한 탄성 특성과 높은 접착력을 가질 수 있기 때문에, 본 발명의 접착 시트를 이용해서 QFN 등 반도체 장치를 제조함으로써 와이어 본딩 불량, 몰드 플래시 및 접착제 잔류물을 방지할 수 있으며, 반도체 장치의 불량품화를 방지할 수 있다.
상기 반도체 장치 제조용 접착 시트에 있어서, 상기 내열성 기재는 내열성 필름으로서 당해 내열성 필름의 유리 전이 온도가 150℃ 이상이고, 또한 열팽창 계수가 5∼50ppm/℃인 것이 바람직하다.
상기 반도체 장치 제조용 접착 시트에 있어서, 상기 내열성 기재는 금속박으로서 당해 금속박의 열팽창 계수가 5∼50ppm/℃인 것이 바람직하다.
상기 반도체 장치 제조용 접착 시트에 있어서, 상기 금속박이 조화(粗化)면을 가지는 전해 금속박이고, 또한 조화면 쪽에 접착제층을 마련하는 것이 바람직하다.
상기 반도체 장치 제조용 접착 시트에 있어서, 상기 열경화성 수지성분(a) 이 에폭시 수지 및 페놀 수지 중 적어도 1종인 것이 바람직하다.
상기 반도체 장치 제조용 접착 시트에 있어서, 상기 열가소성 수지성분(b) 이 아미드 결합을 가지는 고분자체인 것이 바람직하다.
상기 반도체 장치 제조용 접착 시트에 있어서, 상기 열가소성 수지성분(b) 이 부타디엔함유 수지인 것이 바람직하다.
상기 반도체 장치 제조용 접착 시트에 있어서, 상기 열가소성 수지성분(b)의 중량 평균 분자량이 2,000∼1,000,000인 것이 바람직하다.
상기 반도체 장치 제조용 접착 시트에 있어서, 상기 접착제층의 경화 후에서의 저장 탄성률이 150∼250℃에 있어서 5MPa 이상인 것이 바람직하다.
상기 반도체 장치 제조용 접착 시트에 있어서, 상기 접착제층 상에 보호 필름을 마련하는 것이 바람직하다.
이하, 본 발명의 반도체 장치 제조용 접착 시트에 대해서 상세히 설명한다.
본 발명의 접착 시트는 내열성 기재의 한쪽 면에, 열경화성 수지성분(a) 및 열가소성 수지성분(b)을 함유하는 접착제층을 적층하여 구성된 것이다.
상기 내열성 기재로서는, 내열성 필름이나 금속박 등을 들 수 있다.
본 발명의 접착 시트를 사용하여 QFN 등 반도체 장치를 제조할 때에, 접착 시트는 다이어태치 공정, 와이어 본딩 공정, 수지 봉지공정에 있어서, l50∼250℃의 고온에 노출되지만, 내열성 기재로서 내열성 필름을 사용하는 경우, 당해 내열성 필름의 열팽창 계수는 유리 전이 온도(Tg) 이상이 되면 급격하게 증가하고, 금속제의 리드 프레임과의 열팽창 차가 커지기 때문에, 실온에 되돌린 때에 내열성 필름과 리드 프레임에 휨이 발생할 우려가 있다. 그리고, 이와 같이 내열성 필름과 리드 프레임에 휨이 발생한 경우에는 수지 봉지공정에 있어서, 금형의 위치 결정 핀에 리드 프레임을 장착할 수 없어서 위치 이탈 불량을 일으킬 우려가 있다.
따라서, 내열성 기재로서 내열성 필름을 사용하는 경우는, 유리 전이 온도가 150℃ 이상의 내열성 필름인 것이 바람직하고, 또한 180℃ 이상인 것이 보다 바람직하다. 또한, 내열성 필름의 150∼250℃에서의 열팽창 계수가 5∼50ppm/℃인 것이 바람직하고, 또한 10∼30ppm/℃인 것이 보다 바람직하다. 이와 같은 특성을 가지는내열성 필름으로서는, 폴리이미드, 폴리아미드, 폴리에테르 설폰, 폴리페닐렌 설파이드, 폴리에테르 케톤, 폴리에테르 에테르케톤, 트리아세틸 셀룰로스, 폴리에테르 이미드 등으로 이루어지는 필름을 예시할 수 있다.
또한, 내열성 기재로서 금속박을 사용할 경우에 있어서도, 상기 내열성 필름과 같은 이유에서, 금속박의 150∼250℃에서의 열팽창 계수가 5∼50ppm/℃인 것이 바람직하고, 또한 10∼30ppm/℃인 것이 보다 바람직하다. 금속박으로서는 금, 은, 구리, 백금, 알루미늄, 마그네슘, 티탄, 크롬, 망간, 철, 코발트, 니켈, 아연, 팔라듐, 카드뮴, 인듐, 주석, 납으로 이루어지는 박이나 이러한 금속을 주성분으로 한 합금박 혹은 이들의 도금박을 예시할 수 있다.
또한, 본 발명의 접착 시트를 사용하여 반도체 장치를 제조할 때에, 접착 시트 박리 공정에서의 접착제 잔류물을 방지하기 위해서는 내열성 기재와 접착제층의 접착 강도(Sa)와, 봉지 수지 및 리드 프레임과 접착제층의 접착 강도(Sb)의 비율(접착 강도비)(Sa/Sb)이 1.5 이상인 것이 바람직하다. Sa/Sb가 1.5 미만의 경우에서는, 접착 시트 박리 공정에 있어서 접착제 잔류물이 발생하기 쉽기 때문에 바람직하지 않다. 그리고, 접착 강도비(Sa/Sb)를 1.5 이상으로 하기 위해서는 내열성 필름의 경우에는, 접착제층을 형성하기 전에 내열성 필름의 접착제층을 형성하는 측의 표면에 코로나 처리, 플라즈마 처리, 프라이머 처리 등 내열성 필름과 접착제층의 접착 강도(Sa)를 높일 만한 처리를 사전에 수행해 두는 것이 바람직하다. 또한, 금속박의 경우에는 그 제법에서 압연 금속박과 전해 금속박으로 분류되지만, 접착 강도비(Sa/Sb)를 1.5 이상으로 하기 위해서 전해 금속박을 사용함과 동시에조면화(粗面化)된 쪽의 면에 접착제층을 마련하여 조정하는 것이 바람직하다. 또한, 전해 금속박 중에서도, 특히 전해 동박을 사용하는 것이 특히 바람직하다.
상기 접착제층은 열경화성 수지성분(a) 및 열가소성 수지성분(b)을 함유한다. 이 경우, 열경화성 수지성분(a)과 열가소성 수지성분(b)의 중량비((a)/(b))는 0.3∼3이어야 하다. 또한, (a)/(b)는 0.7∼2.3이 바람직하다. 0.3 미만의 경우에는 접착제층의 저장 탄성률이 현저하게 낮아져서 와이어 본딩 공정에 있어서 본딩 와이어와 리드 사이에 접속 불량이 발생한다. 한편, 3보다 큰 경우에는 가요성이 저하하기 때문에, 수지 봉지공정에 있어서, 접착 시트의 접착력이 저하되며, 리드 프레임과 접착 시트가 부분적으로 박리하여 몰드 플래시가 발생하고, 또한 접착제 잔존이 발생한다.
반도체 패키지를 제조하기 위한 수지 봉지공정에 있어서는, 150∼200℃로 가열하면서 5∼10GPa의 압력을 걸어서 반도체 소자를 봉지 수지에 의해 봉지하지만, 접착 시트의 접착제층이 고온에 노출되는 결과, 접착제층의 접착력(접착제층과 리드 프레임의 접착 강도)이 저하되기 때문에, 봉지 수지의 압력에 의해 접착제층이 리드 프레임으로부터 부분적으로 박리하여 몰드 플래시가 발생할 경우가 있지만, 상기 열경화성 수지성분(a) 및 열가소성 수지성분(b)을 함유하는 접착제층을 사용한 본 발명의 접착 시트에서는 접착제층의 접착력이 저하하지 않기 때문에 상기 문제는 생기지 않는다.
상기 열경화성 수지성분(a)으로서는, 요소 수지, 멜라민 수지, 벤조구아나민 수지, 아세트구아나민 수지, 페놀 수지, 레조르시놀 수지, 키실렌 수지, 퓨란 수지, 불포화 폴리에스터 수지, 디아릴프탈레이트 수지, 이소시아나트 수지, 에폭시 수지, 말레이미드 수지, 나디이미드 수지 등을 예시할 수 있다. 그리고, 이들 수지는 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 이 중에서도, 특히 에폭시 수지와 페놀 수지 중 적어도 1종을 함유함으로써 와이어 본딩 공정에서의 처리 온도 하에서 고탄성률을 가짐과 동시에 수지 봉지공정에서의 처리 온도 하에서 리드 프레임과의 접착 강도가 높은 접착제층이 얻어지기 때문에 바람직하다.
또한, 열가소성 수지성분(b)으로서는, 아크릴로니트릴-부타디엔 공중합체(NBR), 아크릴로니트릴-부타디엔―스티렌 수지(ABS), 스티렌-부타디엔-에틸렌 수지(SEBS), 스티렌-부타디엔-스티렌 수지(SBS), 폴리아크릴로니트릴, 폴리비닐부틸랄, 폴리아미드, 폴리아미드이미드, 폴리이미드, 폴리에스터, 폴리우레탄, 폴리디메틸시록산 등 을 들 수 있지만, 그 중에서도, 특히 아미드 결합을 가지는 고분자체인 폴리아미드나 폴리아미드이미드 등이 내열성 및 접착성에 뛰어나기 때문에 바람직하다. 그리고, 이들 수지는 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
또한, 상기열가소성 수지성분(b) 중에서도, 특히 부타디엔함유 수지가 바람직하다. 이 부타디엔함유 수지는 모노머 유닛으로서 부타디엔을 함유하여 탄성을 가지는 수지이다. 부타디엔함유 수지(b) 중 부타디엔의 함유량은 10중량% 이상인 것이 접착제층에 고탄성을 주며, 응집력을 높임으로써 접착 시트 박리 공정에 있어서 접착제 잔류물을 방지할 수 있기 때문에 바람직하다. 부타디엔함유 수지(b)로서는, 아크릴로니트릴-부타디엔 공중합체 수지(NBR수지), 스티렌-부타디엔-에틸렌 공중합체 수지(SEBS수지), 스티렌-부타디엔-스티렌 공중합체 수지(SBS수지), 폴리부타디엔 등을 들 수 있다. 그리고, 이들 수지는 단독으로 사용해도 되고, 2종 이상을 병용해도 된다. 또한, 부타디엔함유 수지(b)는 상기 열경화성 수지(a)와 반응시켜 접착력을 향상시키기 위해서 아미노기, 이소시아네이트기, 글리시딜기, 카르복실기(무수물을 포함함), 실라놀기, 수산기, 비닐기, 메티롤기, 메르캅토기 중 적어도 1종 이상을 함유하는 것이 바람직하다. 부타디엔함유 수지(b)로서는, 특히 아크릴로니트릴-부타디엔 공중합체 수지, 아크릴로니트릴-부타디엔-메타크릴산 공중합체 수지, 에폭시화 스티렌-부타디엔-스티렌 공중합체, 에폭시화 폴리부타디엔으로부터 선택된 적어도 1종이 내열성 및 접착성이 뛰어나기 때문에 바람직하다.
또한, 열가소성 수지성분(b)의 중량 평균 분자량이 2,000∼1,000,000, 바람직하게는 5,000∼800,000, 더 바람직하게는 10,000∼500,000인 경우에는 접착제층의 응집력을 높일 수 있으며, 접착 시트 박리 공정에서의 접착제 잔류물을 방지할 수 있기 때문에 바람직하다.
또한, 접착제층의 열팽창 계수, 열전도율, 표면 택(tack), 접착성 등을 조정하기 위해서 접착제층에 무기 또는 유기 필러를 첨가하는 것이 바람직하다. 여기서, 무기 필러로서는, 분쇄형 실리카, 용융형 실리카, 알루미나, 산화 티탄, 산화 베릴륨, 산화 마그네슘, 탄산 칼슘, 질화 티탄, 질화 규소, 질화 붕소, 붕화 티탄, 붕화 텅스텐, 탄화 규소, 탄화 티탄, 탄화 지르코늄, 탄화 몰리브덴, 마이카, 산화 아연, 카본 블랙, 수산화 알루미늄, 수산화 칼슘, 수산화 마그네슘, 3산화 안티몬 등으로 이루어지는 필러 또는 이들 표면에 트리메틸실록실기 등을 도입한 것 등을예시할 수 있다. 또한, 유기 필러로서는, 폴리이미드, 폴리아미드이미드, 폴리에테르에테르 케톤, 폴리에테르 이미드, 폴리에스터 이미드, 나일론, 실리콘 수지 등으로 이루어지는 필러를 예시할 수 있다.
내열성 기재의 한쪽 면에 접착제층을 형성하는 방법으로서는, 내열성 기재 상에 직접 접착제를 도포하여 건조시키는 캐스팅법이나 접착제를 이형성(離型性) 필름 상에 일단 도포하여 건조시킨 후, 내열성 기재 상에 전사시키는 라이네이트법 등이 바람직하다. 그리고, 열경화성 수지성분(a), 열가소성 수지성분(b) 모두 유기 용제, 예컨대 톨루엔, 키시렌, 크롤벤젠 등의 방향족계, 아세톤, 메틸에틸케톤, 메틸 이소부틸케톤 등 케톤계, 디메틸 포름아미드, 디메틸아세트아미드, N-메틸피롤리돈 등 비프로톤계 극성용제, 테트라히드로퓨란 등을 단독으로 혹은 2종 이상을 혼합하여 사용할 수 있다. 그리고, 유기 용제를 사용할 경우에는, 유기 용제 1OO중량%에 대해 상기 열경화성 수지성분(a)과 열가소성 수지성분(b)의 혼합물을 1중량% 이상, 바람직하게는 5중량% 이상 용해하여 접착제 도포액으로서 사용하는 것이 바람직하다.
본 발명에 있어서는 접착 시트의 접착제층 상에 박리 가능한 보호 필름을 점착하여 반도체 장치 제조 직전에 보호 필름을 박리하는 구성으로 해도 좋다. 이 경우에는, 접착 시트가 제조되고 나서 사용되기까지 접착제층이 손상되는 것을 방지할 수 있다. 보호 필름으로서는 이형성을 가지는 것이면 어떠한 필름을 사용해도 되지만, 예컨대 폴리에스터, 폴리에틸렌, 폴리프로필렌, 폴리에틸렌 테레프탈레이트 등 필름이나 이들 필름의 표면을 실리콘 수지 또는 불소 화합물로 이형 처리한필름 등을 예시할 수 있다.
또한, 상기 접착제층의 150∼250℃에서의 경화 후의 저장 탄성률은 5MPa 이상, 보다 바람직하게는 10MPa 이상, 또한 50MPa 이상인 것이 바람직하다. 그리고, 여기서 말하는 경화 후란, 다이어태치 공정에 있어서 가열 처리된 상태에서의 접착제층을 지칭한다. 저장 탄성률의 측정 조건 등에 대해서는 실시예에서 설명한다. 반도체 패키지를 제조하기 위한 와이어 본딩 공정에 있어서는, 본딩 와이어를 사용해서 반도체 소자와 리드 프레임을 접속하면서 당해 본딩 와이어의 양단을 150∼250℃로 가열해 60∼120kHz의 초음파로 융착한다. 그 때, 리드 프레임 바로 밑에 위치하는 접착 시트의 접착제층은 상기 가열에 의한 고온에 노출되어 저탄성화되어 초음파를 흡수하기 쉽게 되고, 그 결과 리드 프레임이 진동하여 와이어 본딩 불량이 발생하기 쉽지만, 상기 저장 탄성률을 가지는 접착제층의 본 발명 접착 시트의 경우는 이와 같은 문제가 발생하기 어려워진다.
또한, 150∼200℃에서의 접착제층과 리드 프레임의 접착 강도를 1Og/㎝ 이상으로 함으로써, 몰드 플래시를 방지할 수 있기 때문에 바람직하다.
(반도체 장치의 제조 방법)
다음에, 도 1, 도 2a 내지 도 2f에 근거하여 상술한 본 발명의 접착 시트를 사용해서 반도체 장치를 제조하는 방법의 일례에 대해서 간단히 설명한다. 이하, 반도체 장치로서 QFN을 제조하는 경우를 예로서 설명한다. 그리고, 도 1은 리드 프레임을 반도체 소자를 탑재하는 쪽에서 보았을 때의 개략 평면도이고, 도 2a 내지 도 2f는 도 1에 도시된 리드 프레임에서 QFN을 제조하는 방법을 나타내는 공정도이며, 리드 프레임을 도 1의 A-A' 선을 따라서 절단했을 때의 확대 개략 단면도이다.
우선, 도 1에 도시된 개략 구성 리드 프레임(20)을 준비한다. 리드 프레임(20)은 IC칩 등 반도체 소자를 탑재하는 섬 형상의 복수 개의 반도체 소자 탑재부(다이 버드부)(21)를 구비하고, 각 반도체 소자 탑재부(21)의 외주를 따라서 다수의 리드(22)가 설치된 것이다. 다음에, 도 2a에 도시되는 바와 같이, 접착 시트 부착공정에 있어서, 리드 프레임(20)의 한쪽 면 위에 본 발명의 접착 시트(10)를 접착제층(미도시) 쪽이 리드 프레임(20) 쪽이 되도록 부착한다. 그리고, 접착 시트(10)를 리드 프레임(20)에 부착하는 방법으로서는, 라이네이트법 등이 바람직하다. 다음에, 도 2b에 도시되는 바와 같이, 다이어태치 공정에 있어서, 리드 프레임(20)의 반도체 소자 탑재부(21)에 접착 시트(10)가 부착되어 있지 않은 쪽에서 IC칩 등 반도체 소자(30)를 다이어태치제(미도시)를 사용하여 탑재한다.
다음에, 도 2c에 도시되는 바와 같이, 와이어 본딩 공정에 있어서 반도체 소자(30)와 리드 프레임(20)의 리드(22)를 금와이어 등 본딩 와이어(31)를 통해서 전기적으로 접속한다. 다음에, 도 2d에 도시되는 바와 같이, 수지 봉지공정에 있어서 도 2c에 도시된 제조 도중의 반도체 장치를 금형 안으로 재치하고, 봉지 수지(몰드제)를 사용해 트랜서퍼 몰드(금형 성형)함으로써 반도체 소자(30)를 봉지 수지(40)에 의해 봉지한다.
다음에, 도 2e에 도시되는 바와 같이, 접착 시트 박리 공정에 있어서 접착 시트(10)를 봉지 수지(40) 및 리드 프레임(20)으로부터 박리함으로써 복수 QFN(50)이 배열된 QFN 유닛(60)을 형성할 수 있다. 마지막으로, 도 2f에 도시되는 바와 같이, 다이싱 공정에 있어서 QFN 유닛(60)을 각 QFN(50)의 외주를 따라서 다이싱함으로써 복수의 QFN(50)을 제조할 수 있다.
이와 같이 접착 시트(10)를 사용하여 QFN 등 반도체 장치를 제조함으로써 와이어 본딩 불량, 몰드 플래시, 접착제 잔류물을 방지할 수 있으며, 반도체 장치의 불량품화를 방지할 수 있다.
다음에, 본 발명에 관련된 실시예 및 비교예에 대해서 설명한다.
각 실시예, 비교예에 있어서 접착제를 조제하여 접착 시트를 제작하고, 얻어진 접착제나 접착 시트의 평가를 수행했다.
실시예 1
하기 조성 및 배합비로 혼합하여 접착제 용액을 제작했다.
다음에, 내열성 기재로서 폴리이미드 수지 필름(토레·듀퐁사제 상품명:캅톤100 EN, 두께25㎛, 유리 전이 온도 300℃ 이상, 열팽창 계수16ppm/℃)을 사용하고, 그 위에 건조 후의 두께가 6㎛이 되도록 상기 접착제 용액을 도포한 후, 100℃에 5분간 건조시켜 접착제층을 가지는 본 발명의 접착 시트를 얻었다. 그리고, 열경화성 수지성분(a)/열가소성 수지성분(b)의 중량비는 1.475이다.
[열경화성 수지성분(a)]
ㆍ 에폭시 수지(유화쉘 에폭시사제 상품명: 에피코트828, 에폭시 당량 190) 30중량부
ㆍ 페놀 수지(쇼화고분자사제 상품명: CKM-2400) 29중량부
[열가소성 수지성분(b)]
다이머산 폴리아미드(중량 평균 분자량 12,000) 40중량부
[기타]
ㆍ 경화 촉진제(시코쿠화성사제 2-에틸4-메틸이미다졸) 1중량부
실시예 2
하기 조성 및 배합비로 혼합하여 접착제 용액을 제작했다.
다음에, 접착제 용액을 상기 접착제 용액으로 변경한 것 이외는 실시예 1과 똑같게 하여 본 발명 접착 시트를 얻었다. 그리고, 열경화성 수지성분(a)/열가소성 수지성분(b)의 중량비는 1.5이다.
[열경화성 수지성분(a)]
ㆍ 페놀 수지 60중량부
[열가소성 수지성분(b)]
ㆍ 다이머산 폴리아미드(중량 평균 분자량 12,000) 40중량부
실시예 3
하기 조성 및 배합비로 혼합하여 접착제 용액을 제작했다.
다음에, 접착제 용액을 상기 접착제 용액으로 변경한 것 이외는 실시예 1과 똑같게 하여 본 발명의 접착 시트를 얻었다. 그리고, 열경화성 수지성분(a)/열가소성 수지성분(b)의 중량비는 1.425이다.
[열경화성 수지성분(a)]
ㆍ 말레이미드 수지(케이아이화성사제 상품명: BMⅠ-80) 57중량부
[열가소성 수지성분(b)]
ㆍ 다이머산 폴리아미드(중량 평균 분자량 12,000) 40중량부
[기타]
ㆍ 유기 과산화물(일본유지사제 상품명: 퍼부틸P) 3중량부
실시예 4
하기 조성 및 배합비로 혼합하여 접착제 용액을 제작했다.
다음에, 내열성 기재로서 3/4온스의 동박(미쓰이금속광업사제 상품명: 3EC- VLP, 두께 25㎛)을 사용하고, 그 조화면 위에 건조 후의 두께가 8㎛이 되도록 상기 접착제 용액을 도포하며, 100℃에서 5분간 건조시켜 접착제층을 가지는 본 발명의 접착 시트를 얻었다. 그리고, 열경화성 수지성분(a)/열가소성 수지성분(b)의 중량비는 1.475이다.
[열경화성 수지성분(a)]
ㆍ 에폭시 수지(유화쉘에폭시사제 상품명: YX-4000H, 에폭시 당량 190) 30중량부
ㆍ 페놀 수지(쇼와고분자사제 상품명: CKM-2400) 29중량부
[열가소성 수지성분(b)]
ㆍ 다이머산 폴리아미드(중량 평균 분자량 12,000) 40중량부
[기타]
ㆍ 경화 촉진제(시코쿠화성사제 2-에틸4-메틸이미다졸) 1중량부
비교예 1
하기 조성 및 배합비로 혼합하여 접착제 용액을 제작했다.
다음에, 접착제 용액을 상기 접착제 용액으로 변경한 것 이외는 실시예 1과 똑같게 하여 비교용의 접착 시트를 얻었다. 그리고, 열경화성 수지성분(a)/열가소성 수지성분(b)의 중량비는 3.9이다.
[열경화성 수지성분(a)]
ㆍ 에폭시 수지(유화쉘에폭시사제 상품명: YX- 4000H, 에폭시 당량 190) 39중량부
ㆍ 페놀 수지(쇼와고분자사제 상품명: CKM- 2400) 39중량부
[열가소성 수지성분(b)]
ㆍ 다이머산 폴리아미드(중량 평균 분자량 12,000) 20중량부
[기타]
ㆍ 경화 촉진제(시코쿠화성사제 2-에틸4-메틸이미다졸) 2중량부
비교예 2
하기 조성 및 배합비로 혼합하여 접착제 용액을 제작했다.
다음에, 접착제 용액을 상기 접착제 용액으로 변경한 것 이외는 실시예 1과 똑같게 하여 비교용의 접착 시트를 얻었다. 그리고, 열경화성 수지성분(a)/열가소성 수지성분(b)의 중량비는 0.238이다.
[열경화성 수지성분(a)]
ㆍ 에폭시 수지(유화쉘에폭시사제 상품명: YX- 4000H, 에폭시 당량 190) 10중량부
ㆍ 페놀 수지(쇼와고분자사제 상품명: CKM- 2400) 9중량부
[열가소성 수지성분(b)]
ㆍ 다이머산 폴리아미드(중량 평균 분자량 12,000) 80중량부
[기타]
ㆍ 경화 촉진제(시코쿠화성사제 2-에틸4-메틸이미다졸) 1중량부
비교예 3
내열성 기재로서, 폴리이미드 수지 필름(동레·듀퐁사제 상품명: 캅톤100 EN, 두께 25㎛, 유리 전이 온도 300℃ 이상, 열팽창 계수 16ppm/℃)을 사용하고, 그 위에 건조 후의 두께가 6㎛이 되도록 아크릴로니트릴-부타디엔 공중합체로 이루어지는 열가소성 수지성분(b)만을 도포한 후, 100℃에서 5분간 건조시켜 접착제층을 가지는 비교용의 접착 시트를 얻었다.
비교예 4
폴리알킬아알킬시록산(GE도시바 실리콘사제 상품명: TSR-1512, 중량 평균 분자량 500,000, 고형분 농도 60%)과 폴리알킬수소 시록산(GE도시바 실리콘사제 상품명: CR-5l, 중량 평균 분자량 1300)을 중량비 100:1로 혼합하여 열가소성 수지성분(b)만으로 이루어지는 실리콘계 접착제 용액을 제작했다.
다음에, 내열성 기재로서 폴리이미드 수지 필름(동레·듀퐁사제 상품명: 캅톤100 EN, 두께 25㎛, 유리 전이 온도 300℃ 이상, 열팽창 계수 16ppm/℃)을 사용하고, 그 위에 건조 후의 두께가 6㎛이 되도록 상기 접착제 용액을 도포한 후, 160 ℃에서 15분간 건조시켜 접착제층을 가지는 비교용의 접착 시트를 얻었다.
실시예 5
하기의 조성 및 배합비로 테트라히드로퓨란에 혼합하여 접착제 용액을 제작했다. 다음에, 내열성 기재로서 폴리이미드 수지 필름(동레·듀퐁사제 상품명: 캅톤100 EN, 두께 25㎛, 유리 전이 온도 300℃ 이상, 열팽창 계수 16ppm/℃)을 사용하고, 그 위에 건조 후의 두께가 6㎛이 되도록 상기 접착제 용액을 도포한 후, 100℃에서 5분간 건조시켜 접착제층을 가지는 본 발명의 접착 시트를 얻었다. 그리고, 열경화성 수지(a)/부타디엔함유 수지(b)의 중량비는 1.5이다.
[열경화성 수지(a)]
ㆍ 에폭시 수지(대일본잉크화학공업사제, 상품명: HP-7200) 4O중량부
ㆍ 페놀 수지(일본화약회사제, 상품명: TPM) 20중량부
[부타디엔함유 수지(b)]
ㆍ 아크릴로니트릴―부타디엔-메타크릴산 공중합체 수지(JSR사제, 상품명: PNR-1H, 중량 평균 분자량 330000) 40중량부
[기타]
ㆍ 경화 촉진제(시코쿠화성사제 2-에틸4-메틸이미다졸) 1중량부
실시예 6
접착제 용액을 하기 조성 및 배합비로 테트라히드로퓨란에 혼합한 접착제 용액으로 변경한 것 이외는 실시예 5와 똑같게 하여 본 발명의 접착 시트를 얻었다. 그리고, 열경화성 수지(a)/부타디엔함유 수지(b)의 중량비는 1.45이다.
[열경화성 수지(a)]
ㆍ 말레이미드 수지(케이아이화성사제, 상품명: BMI-80) 58중량부
[부타디엔함유 수지(b)]
ㆍ 에폭시화 스티렌-부타디엔-스티렌 공중합체 수지(다이셀화학공업사제, 상품명: 에포프렌드 A1020, 중량 평균 분자량 50000) 4O중량부
[기타]
ㆍ 유기 과산화물(일본유지사제 상품명: 퍼부틸P) 2중량부
실시예 7
접착제 용액을 하기 조성 및 배합비로 테트라히드로퓨란에 혼합한 접착제 용액으로 변경한 것 이외는 실시예 5와 똑같게 하여 본 발명의 접착 시트를 얻었다. 그리고, 열경화성 수지(a)/부타디엔함유 수지(b)의 중량비는 1.5이다.
[열경화성 수지(a)]
ㆍ 에폭시 수지(대일본잉크화학공업사제, 상품명: HP-7200) 40중량부
ㆍ 페놀 수지(일본화약회사제, 상품명: TPM) 20중량부
[부타디엔함유 수지(b)]
ㆍ 에폭시화 폴리부타디엔(다이셀화학공업사제, 상품명: 에포리드 PB3600, 중량 평균 분자량 20000) 40중량부
[기타]
ㆍ 경화 촉진제(시코쿠화성사제 2-에틸4-메틸이미다졸) 1중량부
실시예 8
접착제 용액을 하기 조성 및 배합비로 테트라히드로퓨란에 혼합한 접착제 용액으로 변경한 것 이외는 실시예 5와 똑같게 하여 본 발명의 접착 시트를 얻었다.그리고, 열경화성 수지(a)/부타디엔함유 수지(b)의 중량비는 1.5이다.
[열경화성 수지(a)]
ㆍ 페놀 수지(쇼와고분자사제, 상품명: CKM-908) 60중량부
[부타디엔함유 수지(b)]
ㆍ 아크릴로니트릴-부타디엔 공중합체 수지(일본제온사제, 상품명: Nipol 1001, 중량 평균 분자량 30000) 40중량부
실시예 9
하기 조성 및 배합비로 테트라히드로퓨란에 혼합하여 접착제 용액을 제작했다. 다음에, 내열성 기재로서 3/4온스의 동박(미쓰이금속광업사제 상품명: 3EC- VLP, 두께 25㎛)을 사용하고, 그 조화면 위에 건조 후의 두께가 8㎛이 되도록 상기 접착제 용액을 도포하고, 100℃에 5분간 건조시키고, 접착제층을 가지는 본 발명의 접착 시트를 얻었다. 그리고, 열경화성 수지(a)/부타디엔함유 수지(b)의 중량비는 1.5이다.
[열경화성 수지(a)]
ㆍ 에폭시 수지(대일본잉크화학공업사제, 상품명: HP-7200) 40중량부
ㆍ 페놀 수지(일본화약회사제, 상품명: TPM) 20중량부
[부타디엔함유 수지(b)]
ㆍ 아크릴로니트릴-부타디엔―메타크릴산 공중합체 수지(JSR사제, 상품명: PNR-1H, 중량 평균 분자량 330000) 40중량부
[기타]
경화 촉진제(시코쿠화성사제 2-에틸4-메틸이미다졸) 1중량부
비교예5
접착제 용액을 하기 조성 및 배합비로 테트라히드로퓨란에 혼합한 접착제 용액으로 변경한 것 이외는 실시예 5와 똑같게 하여 비교용의 접착 시트를 얻었다. 그리고, 열경화성 수지(a)/부타디엔함유 수지(b)의 중량비는 4이다.
[열경화성 수지(a)]
ㆍ 에폭시 수지(대일본잉크화학공업사제, 상품명: HP-7200) 55중량부
ㆍ 페놀 수지(일본화약회사제, 상품명: TPM) 25중량부
[부타디엔함유 수지(b)]
ㆍ 아크릴로니트릴-부타디엔―메타크릴산 공중합체 수지(JSR사제, 상품명: PNR-1H, 중량 평균 분자량 330000) 20중량부
[기타]
경화 촉진제(시코쿠화성사제 2에틸4-메틸이미다졸) 1중량부
비교예 6
접착제 용액을 하기 조성 및 배합비로 테트라히드로퓨란에 혼합한 접착제 용액으로 변경한 것 이외는 실시예 5와 똑같게 하여 비교용의 접착 시트를 얻었다. 그리고, 열경화성 수지(a)/부타디엔함유 수지(b)의 중량비는 0.25이다.
[열경화성 수지(a)]
ㆍ 에폭시 수지(대일본잉크화학공업사제, 상품명: HP-7200) 15중량부
ㆍ 페놀 수지(일본화약회사제, 상품명: TPM) 5중량부
[부타디엔함유 수지(b)]
ㆍ 아크릴로니트릴-부타디엔―메타크릴산 공중합체 수지(JSR사제, 상품명: PNR-1H, 중량 평균 분자량 330000) 80중량부
[기타]
경화 촉진제(시코쿠화성사제 2-에틸4-메틸이미다졸) 1중량부
비교예 7
부가형 실리콘 점착제(신에츠화학공업사제, 상품명: X40-3103, 중량 평균 분자량 20000, 고형분 농도60%)와 백금 촉매(신에츠화학공업사제, 상품명: PL-50T)를 고형 중량비 100:1로 혼합하여 실리콘계 접착제를 제작했다.
다음에, 내열성 기재로서, 폴리이미드 수지 필름(동레·듀퐁사제 상품명: 캅톤100 EN, 두께 25㎛, 유리 전이 온도 300℃ 이상, 열팽창 계수 16ppm/℃)을 사용하고, 그 위에 건조 후의 두께가 6㎛이 되도록 상기 접착제를 도포한 후, 100℃에서 5분간 건조시켜 접착제층을 가지는 비교용의 접착 시트를 얻었다.
비교예 8
에폭시 수지(대일본잉크화학공업사제, 상품명: HP-7200) 14중량부, 페놀 수지(일본화약회사제, 상품명: TPM) 7중량부, 아크릴산 에스테르―글리시질아크릴레이트-아크릴로이트릴 공중합체 수지(제국화학산업사제, 상품명: SGP-3DR, 중량 평균 분자량 1000000) 79중량부 및 경화 촉진제(시코쿠화성사제 2-에틸4-메틸이미다졸) 1중량부를 테트라히드로퓨란에 혼합하여 접착제 용액을 제작했다. 그리고, 열경화성 수지(a)/열 가소성 수지(b)의 중량비는 0.27이다.
다음에, 내열성 기재로서 폴리이미드 수지 필름(동레·듀퐁사제 상품명: 캅톤100 EN, 두께 25㎛, 유리 전이 온도 300℃ 이상, 열팽창 계수 16ppm/℃)을 사용하고, 그 위에 건조 후의 두께가 6㎛이 되도록 상기 접착제 용액을 도포한 후, 100℃에서 5분간 건조시켜 접착제층을 가지는 비교용의 접착 시트를 얻었다.
저장 탄성률의 측정
상기 각 실시예 및 비교예에 있어서 얻어진 접착제 용액을 이형성 필름 상에 도포한 후, 접착 시트를 제작할 때와 같은 건조 조건에서 건조하고, 또한 다이어태치의 열처리 조건(175℃에 2시간)으로 열처리를 하여 접착제층부착 이형성 필름을 제작했다. 그리고, 건조 후의 두께가 O.1mm가 되도록 접착제의 도포, 건조를 수행했다. 얻어진 샘플을 5mm×30mm로 절단했다. 탄성률 측정장치(오리엔테크사제 레오바이브론 DDV- II)를 사용하고, 실시예 1∼4 및 비교예 1∼3에서는 주파수 11Hz, 승온속도 3℃/min, 측정 온도 범위 150∼300℃에서 수행했다. 그리고, 표 1의 값은 상기 온도 범위에서의 저장 탄성률의 최소치를 나타낸다.
그리고, 비교예 4에 대해서는 상기 장치에서 측정 불가능한기 때문에, 건조 후의 두께가 1mm가 되도록 접착제의 도포, 건조를 수행했다. 얻어진 샘플을 직경 7mm의 원반 형상으로 절단하며, 탄성률 측정 장치(레오스트레스, haake사제)를 사용하고, 주파수를 1Hz, 승온속도를 3℃/min, 측정 온도 범위를 150∼300℃, 하중을 10N으로서 접착제층의 저장 탄성률의 측정을 수행했다.
또한, 실시예 5∼9 및 비교예 5∼8에서는 상기 장치를 사용하고 주파수를 11Hz, 승온속도를 3℃/min, 측정 온도 범위를 150∼250℃에서 측정을 수행했다. 마찬가지로, 표 1의 값은 상기 온도 범위에서의 저장 탄성률의 최소치를 나타낸다.
실시예 및 비교예에서 얻어진 측정 결과를 하기 표 1에 나타낸다.
접착 시트의 평가
1. 와이어 본딩 불량
얻어진 접착 시트를, 외측 치수 200×60mm의 QFN용 리드 프레임(Au-Pd- Ni 도금 Cu 리드 프레임, 4×16개(합계 64개)의 매트릭스 배열, 패키지 사이즈 10×10mm, 84핀)에 라이네이트법에 의해 부착했다. 이어서, 에폭시계 다이어태치제를 사용하고 알루미늄이 증착된 더미 칩(실시예 1∼4 및 비교예 1∼4에서는 가로/세로 3mm씩, 두께 0.4mm, 실시예 5∼9 및 비교예 5∼8에서는 가로/세로 6mm씩, 두께 0.4mm)을 리드 프레임의 반도체 소자 탑재부에 탑재한 후, 와이어 본더(FB-131, 카이죠사제)를 사용하며, 가열 온도를 210℃, 주파수를 100kHz, 하중을 150gf, 처리 시간을 10msec/핀으로서, 더미 칩과 리드를 금와이어에 의해 전기적으로 접속했다. 얻어진 패키지 64개를 검사하고, 리드 쪽 접속 불량이 발생한 패키지 수를, 와이어 본딩 불량의 발생 숫자로서 검출하여 그 결과를 표 1에 나타냈다.
2. 몰드 플래시
와이어 본딩 불량의 평가 후의 리드 프레임을 사용하여 몰드 플래시의 평가를 수행했다. 에폭시계 몰드제(비페닐에폭시계, 필러 양 85중량%)를 사용하고, 가열 온도를 180℃, 압력을 10MPa, 처리 시간을 3분간으로서,트랜서퍼 몰드(금형 성형)에 의해 더미 칩을 봉지 수지에 의해 봉지했다. 수지 봉지 후의 패키지 64개를 검사하고, 리드의 외부 접속용 부분(리드의 접착 시트 쪽의 면)에 봉지 수지가 부착하고 있는 패키지 숫자를, 몰드 플래시의 발생 숫자로서 검출하여 그 결과를 표 1에 나타냈다.
3. 접착 강도
각 실시예 및 비교예에 있어서 얻어진 접착 시트를 1㎝ 폭으로 절단하고, 50mm×100mm×0.25mm t의 동판(미쓰비시메텍스사제 상품명: MF-202) 및 그것에 금도금한 판자에, 롤라미네이션에 의해 압착시켰다. 다음에, 상기 판자를 150℃로 가열하고, 얻어진 적층체의 접착제층을 판자에 대해 90°방향으로 박리시켰을 때의 박리 강도를 측정했다. 마찬가지로, 이 박리 강도의 측정을 판자의 가열 온도를 150℃에서 200℃까지 5℃씩 상승시켜 갔다. 그리고, 150∼200℃의 각 측정 온도에서의 박리 강도 중 최소치를 접착 시트의 접착 강도로 하여 그 결과를 표 1에 나타냈다. 이 경우, 실용상 필요하게 되는 동판으로의 접착력은 금도금의 유무를 불문하고 1Og/㎝ 이상이다.
4. 접착제 잔류물
몰드 플래시의 평가와 마찬가지로 더미 칩을 몰드제에 의해 봉지한 후, 접착 시트를 리드 프레임으로부터 박리 속도 500mm/min의 조건으로 박리했다. 접착 시트의 박리 후의 패키지 64개를 검사하고, 리드의 외부 접속용 부분(리드의 접착 시트를 부착한 쪽의 면)에 접착제가 부착하고 있는 패키지 숫자를 접착제 잔류물의 발생수로서 표 1에 나타냈다.
<표 1>
저장 탄성률 (MPa) 와이어 본딩 불량(개) 몰 플래시(개) 동판에 대한 접착 강도(g/cm) 접착제 잔류물 발생 (개)
금도금 없음 금도금 있음
실시예 1 80 0 0 33 20 0
실시예 2 100 0 0 39 29 0
실시예 3 120 0 0 25 13 0
실시예 4 80 0 0 36 23 0
비교예 1 110 0 3 19 12 53
비교예 2 3 49 0 48 35 0
비교예 3 0.001 60 49 9 6 55
비교예 4 0.01 38 4 30 21 0
실시예 5 8 0 0 20 15 0
실시예 6 50 0 0 16 32 0
실시예 7 10 0 0 25 20 0
실시예 8 80 0 0 33 24 0
실시예 9 8 0 0 20 15 0
비교예 5 15 0 5 8 5 25
비교예 6 1 18 0 42 36 0
비교예 7 0.05 36 0 22 14 5
비교예 8 0.001 25 11 35 21 11
표 1에 표시된 바와 같이, 본 발명의 접착 시트는 와이어 본딩 불량, 몰드 플래시 및 접착제 잔류물이 전혀 발생하지 않았다. 이에 반해 열경화성 수지성분(a)/열가소성 수지성분(b)이 3을 넘는 접착 시트인 비교예 1 및 5에서는 몰드 플래시가 발생하며 접착제 잔류물의 발생 숫자가 많았다. 또한, 열경화성 수지성분(a)/열가소성 수지성분(b)이 0.4 미만의 접착 시트인 비교예 2 및 0.3 미만의 접착 시트인 비교예 6에서는 와이어 본딩 불량이 많이 발생했다. 또한, 열경화성 수지성분을 함유하지 않는 비교예 3 및 4의 접착 시트에서는 와이어 본딩 불량 및 몰드 플래시가 발생하고, 특히 비교예 3의 접착 시트는 접착 강도가 나빠 실용상 문제가 있는 것으로 확인되었다. 또한, 열경화성 수지성분(a)과 열가소성 수지성분(b)을 모두 함유하지 않는 비교예 7의 접착 시트에서는 와이어 본딩 불량 또는 몰드 플래시를 발생하는 것이 확인되었다. 비교예 8의 접착 시트에서는 와이어 본딩 불량, 몰드 플래시 및 접착제 잔류물이 발생하는 것이 확인되었다.
본 발명의 접착 시트는, QFN 등 반도체 장치의 제조에 사용할 경우에 와이어 본딩 불량, 몰드 플래시의 쌍방을 방지할 수 있으며, 반도체 장치의 불량품화를 방지할 수 있다.

Claims (10)

  1. 내열성 기재의 한쪽 면에 접착제층을 적층하고, 리드 프레임에 박리 가능하게 점착되는 반도체 장치 제조용 접착 시트로서, 상기 접착제층이 열경화성 수지성분(a) 및 열가소성 수지성분(b)을 함유하며, 상기 (a)/(b)의 중량비가 0.3∼3임을 특징으로 하는 반도체 장치 제조용 접착 시트.
  2. 제1 항에 있어서,
    상기 내열성 기재가 내열성 필름으로서, 당해 내열성 필름의 유리 전이 온도가 150℃ 이상이고, 또한 열팽창 계수가 5∼50ppm/℃인 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  3. 제1 항에 있어서,
    상기 내열성 기재가 금속박으로서, 당해 금속박의 열팽창 계수가 5∼50ppm/℃인 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  4. 제3 항에 있어서,
    상기 금속박이 조화면을 가지는 전해 금속박이고, 또한 조화면 쪽에 접착제층을 마련하여 이루어지는 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
  5. 제1 항에 있어서,
    상기 열경화성 수지성분(a)이 에폭시 수지와 페놀 수지 중 적어도 1종임을 특징으로 하는 반도체 장치 제조용 접착 시트.
  6. 제1 항에 있어서,
    상기 열가소성 수지성분(b)이 아미드 결합을 가지는 고분자체임을 특징으로 하는 반도체 장치 제조용 접착 시트.
  7. 제1 항에 있어서,
    상기 열가소성 수지성분(b)이 부타디엔함유 수지임을 특징으로 하는 반도체 장치 제조용 접착 시트.
  8. 제1 항에 있어서,
    상기 열가소성 수지성분(b)의 중량 평균 분자량이 2,000∼1,000,000임을 특징으로 하는 반도체 장치 제조용 접착 시트.
  9. 제1 항에 있어서,
    상기 접착제층의 경화 후에서의 저장 탄성률이 150∼250℃에 있어서 5MPa 이상임을 특징으로 하는 반도체 장치 제조용 접착 시트.
  10. 제1 항에 있어서,
    상기 접착제층 상에 보호 필름을 설치하여 이루어지는 것을 특징으로 하는 반도체 장치 제조용 접착 시트.
KR1020030020695A 2002-04-03 2003-04-02 반도체 장치 제조용 접착 시트 KR100633849B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002101703 2002-04-03
JPJP-P-2002-00101703 2002-04-03
JP2002142056A JP3857953B2 (ja) 2002-05-16 2002-05-16 半導体装置製造用接着シート
JPJP-P-2002-00142056 2002-05-16

Publications (2)

Publication Number Publication Date
KR20030079752A true KR20030079752A (ko) 2003-10-10
KR100633849B1 KR100633849B1 (ko) 2006-10-13

Family

ID=28677620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030020695A KR100633849B1 (ko) 2002-04-03 2003-04-02 반도체 장치 제조용 접착 시트

Country Status (4)

Country Link
US (1) US20030190466A1 (ko)
KR (1) KR100633849B1 (ko)
CN (1) CN1280883C (ko)
TW (1) TWI289155B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397653B2 (ja) * 2003-08-26 2010-01-13 日東電工株式会社 半導体装置製造用接着シート
JP4319892B2 (ja) * 2003-11-07 2009-08-26 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
JP4125668B2 (ja) * 2003-12-19 2008-07-30 日東電工株式会社 半導体装置の製造方法
US20050238892A1 (en) * 2004-04-22 2005-10-27 The Boeing Company Backing film and method for ply materials
JP2006028242A (ja) * 2004-07-13 2006-02-02 Tomoegawa Paper Co Ltd 電子部品用接着テープおよび電子部品
KR100637322B1 (ko) * 2004-10-22 2006-10-20 도레이새한 주식회사 전자부품용 접착테이프 조성물
KR100635053B1 (ko) * 2005-06-21 2006-10-16 도레이새한 주식회사 전자부품용 접착테이프
JP5004499B2 (ja) * 2006-04-27 2012-08-22 株式会社巴川製紙所 電子部品用接着テープ
DE102007045794A1 (de) * 2006-09-27 2008-04-17 MEC Co., Ltd., Amagasaki Haftvermittler für Harz und Verfahren zur Erzeugung eines Laminates, umfassend den Haftvermittler
KR100844383B1 (ko) * 2007-03-13 2008-07-07 도레이새한 주식회사 반도체 칩 적층용 접착 필름
KR100910672B1 (ko) * 2007-08-03 2009-08-04 도레이새한 주식회사 내열성 점착시트
TWI382072B (zh) * 2009-01-17 2013-01-11 接著劑之組成物及其應用
JP2011116809A (ja) * 2009-12-01 2011-06-16 Nitto Denko Corp 表面保護シート
US20120015283A1 (en) * 2010-07-14 2012-01-19 Oorja Protonics Inc. Composite gasket for fuel cell stack
CN101961855B (zh) * 2010-08-16 2012-03-28 河南理工大学 用于装配环形挤压永磁磁系的夹具及其装配方法
JP5937397B2 (ja) * 2012-03-26 2016-06-22 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
JP5937398B2 (ja) * 2012-03-26 2016-06-22 株式会社巴川製紙所 半導体装置製造用接着シート及び半導体装置の製造方法
JP6322026B2 (ja) * 2014-03-31 2018-05-09 日東電工株式会社 ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
SG11201701270QA (en) * 2014-08-22 2017-03-30 Lintec Corp Protective coating-forming sheet and method for manufacturing semiconductor chip provided with protective coating
EP3153430A1 (de) * 2015-10-09 2017-04-12 Constantia Teich GmbH Mehrlagiges verbundmaterial
TWI658077B (zh) * 2016-12-28 2019-05-01 日商三菱瓦斯化學股份有限公司 樹脂組成物、預浸體、疊層板、覆金屬箔疊層板、印刷配線板、及多層印刷配線板
US10128169B1 (en) * 2017-05-12 2018-11-13 Stmicroelectronics, Inc. Package with backside protective layer during molding to prevent mold flashing failure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290614A (en) * 1990-01-23 1994-03-01 Tomoegawa Paper Co., Ltd. Adhesive tapes for tape automated bonding
TW340967B (en) * 1996-02-19 1998-09-21 Toray Industries An adhesive sheet for a semiconductor to connect with a substrate, and adhesive sticking tape for tab, an adhesive sticking tape for wire bonding connection, a substrate for connecting with a semiconductor and a semiconductor device
JP3347026B2 (ja) * 1997-07-23 2002-11-20 株式会社巴川製紙所 電子部品用接着テープ
DE69832444T2 (de) * 1997-09-11 2006-08-03 E.I. Dupont De Nemours And Co., Wilmington Flexible Polyimidfolie mit hoher dielektrischer Konstante
TW487716B (en) * 1998-05-07 2002-05-21 Kanegafuchi Chemical Ind A Modified polyamide resin and a heat-resistant resin composition containing the polyamide resin
JP4619486B2 (ja) * 2000-06-01 2011-01-26 日東電工株式会社 リードフレーム積層物および半導体部品の製造方法
EP1167483A1 (en) * 2000-06-20 2002-01-02 Saehan Industries, Inc. Adhesive tape for electronic parts
JP4665298B2 (ja) * 2000-08-25 2011-04-06 東レ株式会社 半導体装置用接着剤付きテープおよびそれを用いた銅張り積層板、半導体接続用基板ならびに半導体装置

Also Published As

Publication number Publication date
TW200306344A (en) 2003-11-16
TWI289155B (en) 2007-11-01
CN1280883C (zh) 2006-10-18
CN1452227A (zh) 2003-10-29
KR100633849B1 (ko) 2006-10-13
US20030190466A1 (en) 2003-10-09

Similar Documents

Publication Publication Date Title
KR100633849B1 (ko) 반도체 장치 제조용 접착 시트
KR100618640B1 (ko) 반도체 장치 제조용 접착시트와, 반도체 장치 및 그제조방법
KR100558666B1 (ko) 반도체용 접착필름
JP4654062B2 (ja) 半導体装置製造用接着シート及び半導体装置の製造方法
JP4863690B2 (ja) 半導体装置製造用接着シート及び半導体装置並びにその製造方法
KR19990007859A (ko) 반도체 접속 기판용 접착제 시트, 접착제가 붙어 있는 ｔａｂ용테이프, 접착제가 붙어 있는 와이어 본딩 접속용 테이프, 반도체 접속용 기판 및 반도체 장치
KR100602537B1 (ko) 반도체 접속 기판용 접착제 부착 테이프 및 그것을 사용한동박 적층판
JP4125668B2 (ja) 半導体装置の製造方法
KR101485659B1 (ko) 반도체 장치 제조용 접착 시트 및 반도체 장치의 제조 방법
JP4538398B2 (ja) 半導体装置製造用接着シート及び半導体装置の製造方法
KR100596186B1 (ko) 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체장치 및 제조 방법
JP4251807B2 (ja) 半導体装置製造用接着シート
JP2006318999A (ja) 半導体装置製造用接着フィルム
JP2002275435A (ja) 半導体装置組立用マスクシートおよび半導体装置の組み立て方法
JP3779601B2 (ja) 半導体装置組立用マスクシート
JP3857953B2 (ja) 半導体装置製造用接着シート
JP4031721B2 (ja) 半導体装置製造用接着シート
JP2002338910A (ja) 半導体装置製造用粘着シート
WO2002075809A1 (fr) Masque pour l&#39;assemblage d&#39;un dispositif a semiconducteur et procede d&#39;assemblage dudit dispositif
JP2001294843A (ja) 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シートならびに半導体装置
KR100776313B1 (ko) 반도체장치 제조용 접착시트, 반도체장치, 및 그 제조방법
JP2002373921A (ja) 半導体装置用接着剤シートおよびそれを用いた部品ならびに半導体装置
JPH10144736A (ja) 半導体装置用接着剤シートおよびそれを用いた半導体集積回路接続用基板ならびに半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170922

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180921

Year of fee payment: 13