KR20030062072A - 반전 회로를 이용한 국부 발진기 발룬 - Google Patents

반전 회로를 이용한 국부 발진기 발룬 Download PDF

Info

Publication number
KR20030062072A
KR20030062072A KR1020020002493A KR20020002493A KR20030062072A KR 20030062072 A KR20030062072 A KR 20030062072A KR 1020020002493 A KR1020020002493 A KR 1020020002493A KR 20020002493 A KR20020002493 A KR 20020002493A KR 20030062072 A KR20030062072 A KR 20030062072A
Authority
KR
South Korea
Prior art keywords
circuit
output
local oscillator
node
inverting
Prior art date
Application number
KR1020020002493A
Other languages
English (en)
Other versions
KR100444179B1 (ko
Inventor
박문양
김성도
유현규
김경수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0002493A priority Critical patent/KR100444179B1/ko
Priority to US10/179,748 priority patent/US20030134611A1/en
Publication of KR20030062072A publication Critical patent/KR20030062072A/ko
Application granted granted Critical
Publication of KR100444179B1 publication Critical patent/KR100444179B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/32—Balance-unbalance networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1209—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier having two current paths operating in a differential manner and a current source or degeneration circuit in common to both paths, e.g. a long-tailed pair.
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0023—Balun circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0043—Bias and operating point
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/009—Reduction of local oscillator or RF leakage

Abstract

본 발명은 반전 회로를 이용한 국부 발진기 발룬에 관한 것으로, 국부 발진기로부터의 미약한 신호를 단일 입력하고 증폭하여 상보성의 두 신호를 출력하기 위한 상보 출력 변환 회로와, 상기 상보 출력 변환 회로로부터 출력된 두 신호에 따라 소정의 진폭을 갖는 두 신호를 출력하기 위한 차동 증폭 회로와, 상기 차동 증폭 회로의 두 출력 신호를 반전시켜 출력하기 위한 반전 회로를 포함하여 이루어져, 최대 증폭 및 적은 위상 오차의 상보 신호를 출력함으로써 길버터 형태의 고주파 더블 밸런스 주파수 변환기에서 주파수 변환기의 최대 이득 및 작은 국부 발진 누설을 구현할 수 있는 반전 회로를 이용한 국부 발진기 발룬이 제시된다.

Description

반전 회로를 이용한 국부 발진기 발룬{Local oscillator balun using inverting circuit}
본 발명은 반전 회로를 이용한 국부 발진기 발룬에 관한 것으로, 특히 변환 이득 및 잡음 특성이 우수한 길버터 형태의 더블 밸런스 주파수 변환기의 국부 발진 주파수 입력단에 외부에서 입력되는 -15∼-5dBm의 미약한 국부 발진기의 단일 입력 신호를 증폭하고 상보 신호로 변환한 후 매우 큰 용량성 부하 및 저항성 부하의 길버터 형태 주파수 변환기의 국부 발진 주파수 입력단에 스위칭 동작이 가능한 큰 진폭의 상보 신호와 정확한 180도 위상차를 상보 신호를 제공하여 주파수 변환기의 최대 이득 및 누설 신호의 저감을 달성할 수 있는 반전 회로를 이용한 국부 발진기 발룬에 관한 것이다.
무선 송/수신기는 서로 멀리 떨어진 거리에서 선이 없이 공기를 통하여 서로의 정보를 전달하기 위한 시스템이다. 이때 전달되는 정보의 품질과 신뢰성을 위하여 흔히 높은 주파수인 국부 발진 주파수에 신호를 실어 전송하는 변조와, 이와 역으로 수신된 신호에서 국부 발진 주파수를 제거하여 원래의 신호를 재생하는 복조를 수행하게 된다.
이러한 변복조의 중요한 동작을 수행하는 송/수신 주파수 변환기는 무선 송/수신기의 통신 품질을 좌우하는 가장 중요한 부분에 해당되며, 도 1에 송신 주파수 변환기를 포함하는 시스템의 구성을 나타내었다. 도 1에 도시된 바와 같이 고주파 신호(RF)를 입력하는 고주파 신호 입력 회로(10), 국부 발진기 신호(LO)를 입력하는 국부 발진 신호 입력 회로(20), 이들 신호를 이용하여 주파수를 변환하는 주파수 변환기(30) 및 중간 주파수 신호(IF)를 출력하는 중간 주파수 구동 출력 회로(40)로 이루어진다. 송/수신 주파수 변환기는 구조적인 면에서는 동일하다. 그러나, 수신 주파수 변환기는 변조된 고주파 신호(ωRF)를 국부 발진기 주파수(ωLO)를 이용하여 중간 주파수(ωIF)로 변환, 즉 중간 주파수 ωIF = ωRF - ωLO의 특성을 얻으며, 송신 주파수 변환기는 복조된 중간 주파수(ωIF)를 국부 발진기 주파수(ωLO)를 이용하여 고주파 신호(ωRF) 즉, ωRF = ωLO + ωIF의 특성을 얻는다.
이러한 주파수 변환기는 종래에는 선형성이 우수하지만, 변환 이득이 낮고 잡음 특성이 좋지 않는 수동 주파수 변환기(passive mixer)를 많이 사용하였다, 그러나, 현재 집적 회로에 사용되는 방식은 변환 이득 및 잡음 특성과 집적화가 유리한 길버터 멀티 플라이어 형태를 근간으로 한 능동 주파수 변환기(Active mixer)를 널리 사용하고 있다.
도 2는 바이어스 전압 입력을 나타내지 않은 길버터 형태의 더블 밸런스 주파수 변환기의 간략한 회로도로서, 그 구성을 설명하면 다음과 같다.
전원 단자(Vcc)와 제 1 및 제 2 노드(Q21 및 Q22) 사이에 부하 저항(31) 제 1 및 제 2 저항(R21 및 R22)이 각각 접속된다. 제 1 노드(Q21)와 제 3 노드(Q23) 사이에 제 1 국부 발진 신호(LO+)에 따라 구동되는 제 1 NMOS 트랜지스터(N21)가 접속되고, 제 3 노드(Q23)와 제 2 노드(Q22) 사이에 제 2 국부 발진 신호(LO-)에 따라 구동되는 제 2 NMOS 트랜지스터(N22)가 접속된다. 제 3 노드(Q23)와 제 4 노드(Q24) 사이에 제 1 국부 발진 신호(LO+)에 따라 구동되는 제 3 NMOS 트랜지스터(N23)가 접속되고, 제 1 노드(Q21)와 제 4 노드(Q24) 사이에 제 2 국부 발진 신호(LO-)에 따라 구동되는 제 4 NMOS 트랜지스터(N24)가 접속된다. 제 3 노드(Q23)와 접지 단자(Vss) 사이에 제 1 고주파 신호(RF+)에 따라 구동되는 제 5 NMOS 트랜지스터(N25)가 접속되며, 제 4 노드(Q24)와 접지 단자(Vss) 사이에 제 2 고주파 신호(RF-)에 따라 구동되는 제 6 NMOS 트랜지스터(N26)가 접속된다. 상기 제 1 노드(Q21)가 제 1 중간 주파수 신호(IF+) 출력 단자이고, 상기 제 2 노드(Q22)가 제 2 중간 주파수 신호(IF-) 출력 단자이다. 그리고, 각 입출력 단자에는 캐패시터가 접속되는데, 제 1 중간 주파수 신호(IF+) 출력 단자에는 제 1 캐패시터(C21), 제 2 중간 주파수 신호(IF-) 출력 단자에는 제 2 캐패시터(C22), 제1 국부 발진 신호(LO+) 입력 단자에는 제 3 캐패시터(C23), 제 2 국부 발진 신호(LO-) 입력 단자에는 제 4 캐패시터 (C24), 제 1 고주파 신호(RF+) 입력 단자에는 제 5 캐패시터(C25), 제 2 고주파 신호(RF-) 입력 단자에는 제 6 캐패시터(C26)가 각각 접속된다.
상기와 같이 구성되는 길버터 형태의 더블 밸런스 주파수 변환기는 일반적으로 상단, 하단 등 두단의 스텍으로 구성되어 있으며, 스위칭 동작이 요구되는 상단의 국부 발진 주파수 입력단과 선형 동작이 요구되는 하단은 송신 주파수 변환기의 경우 고주파(RF) 입력으로 사용되며, 수신 주파수 변환기의 경우 중간 주파수단(IF)으로 사용되고 있다. 회로에서 볼 때 국부 발진기 주파수 입력단은 높은 용량성 및 저항성 부하로 구성되어 있다.
국부 발진기 발룬은 도 1의 시스템에서 국부 발진기로 입력되는 단일 입력의 미약한 신호를 높은 용량성 및 저항성 부하의 더블 밸런스 주파수 변환기의 국부 발진 주파수 입력 회로에 연결하여 큰 변환 이득 및 작은 누설 특성을 얻기 위하여 큰 진폭의 상보 출력 및 180도의 위상차의 신호를 생성하기 위해 사용된다.
종래 회로의 경우 이를 구현하기 위해 단일 입력의 상보성 변환 회로를 구성하고 2단 또는 3단의 상보성 회로를 연결하여 사용하거나 출력 전압의 증폭 및 전압 헤드룸의 개선을 위한 부하로서 LC 병렬 공진 회로를 사용하는 등 출력단 부하의 구조를 변형하는 방법 등을 사용하고 있다. 그 예로서, 도 3에 도시된 회로는 종래의 국부 발진기 발룬(20) 회로도로서, 단일 입력의 상보 출력 변환 회로(21)와이 회로의 출력 신호에 따라 출력 신호를 결정하는 차동 증폭 회로(22)로 구성되는데, 그 구성을 설명하면 다음과 같다.
먼저, 단일 입력의 상보 출력 변환 회로(21)의 구성을 설명하면, 전원 단자(Vcc)와 제 1 및 제 2 노드(Q31 및 Q32) 사이에 제 1 및 제 2 저항(R31 및 R32)이 각각 접속된다. 제 1 노드(Q31)와 제 3 노드(Q33) 사이에 국부 발진 신호(LO) 및 제 3 저항(R33)을 통한 특정 바이어스 전압(VB)이 게이트 단자에 인가되는 제 1 NMOS 트랜지스터(N31)가 접속되고, 제 2 노드(Q32)와 제 3 노드(Q33) 사이에 접지 단자(Vss) 및 제 4 저항(R34)을 통한 특정 바이어스 전압(VB)이 게이트 단자에 인가되는 제 2 NMOS 트랜지스터(N32)가 접속된다. 제 3 노드(Q33)와 접지 단자(Vss) 사이에 소정의 바이어스(Bias)에 따라 구동되는 제 3 및 제 4 NMOS 트랜지스터(N33 및 N34)가 직렬 접속된다. 상기 국부 발진 신호(LO) 입력 단자와 제 1 NMOS 트랜지스터(N31)의 게이트 단자 사이에 제 1 캐패시터(C31)가 접속되며, 접지 단자(Vss)와 제 2 NMOS 트랜지스터(N32)의 게이트 단자 사이에 제 2 캐패시터(C32)가 접속되고, 제 4 NMOS 트랜지스터(N34)의 게이트 단자와 접지 단자(Vss) 사이에 제 3 캐패시터(C33)가 접속된다. 상기 제 1 노드(Q31)의 전위가 제 1 출력 신호(O1+)이고, 제 2 노드(Q32)의 전위가 제 2 출력 신호(O1-)이다.
차동 증폭 회로(22)의 구성을 설명하면, 전원 단자(Vcc)와 제 4 및 제 5 노드(Q34 및 Q35) 사이에 제 5 및 제 6 저항(R35 및 R36)이 각각 접속된다. 제 4 노드(Q34)와 제 6 노드(Q36) 사이에 제 2 출력 신호(O1-)에 따라 구동되는 제 5 NMOS 트랜지스터(N35)가 접속되고, 제 5 노드(Q35)와 제 6 노드(Q36) 사이에 제 1 출력신호(O1+)에 따라 구동되는 제 6 NMOS 트랜지스터(N36)가 접속된다. 그리고, 제 6 노드(Q36)와 접지 단자(Vss) 사이에 소정의 바이어스(Bias)에 따라 구동되는 제 7 NMOS 트랜지스터(N37)가 접속된다. 상기 제 2 출력 신호(O1-) 입력 단자와 제 5 NMOS 트랜지스터(N35)의 게이트 단자 사이에 제 4 캐패시터(C34)가 접속되며, 제 1 출력 신호(O1+) 입력 단자와 제 6 NMOS 트랜지스터(N36)의 게이트 단자 사이에 제 5 캐패시터(C35)가 접속된다. 또한, 제 5 NMOS 트랜지스터(N35)의 게이트 단자에는 제 7 저항(R37)을 통한 특정 바이어스 전압(VB)이 공급되고, 제 6 NMOS 트랜지스터(N36)의 게이트 단자에는 제 8 저항(R38)을 통한 특정 바이어스 전압(VB)이 공급된다. 상기에서 제 4 노드(Q34)가 제 1 출력 단자(OUT+)이고, 제 5 노드(Q35)가 제 2 출력 단자(OUT-)이다.
상기와 같이 구성되는 국부 발진기 발룬은 실제적으로 주파수 변환기의 국부 발진 주파수 입력단의 부하가 매우 크기 때문에 도 6에 도시된 바와 같이 실질적으로 큰 진폭의 신호와 정확한 180도 위상차의 상보 출력을 가진 국부 발진기 발룬의 설계는 매우 어렵다.
본 발명의 목적은 무선 통신 시스템용 주파수 혼합기에서 국부 발진 주파수를 길버터 형태 더블 밸런스 주파수 변환기에 제공하는데 있어서 국부 발진 주파수 출력의 최대 증폭 및 적은 위상 오차의 상보 출력을 얻기 위해 반전 회로를 이용하여 국부 발진기 발룬을 구현함으로써 주파수 변환기의 최대 이득 및 작은 국부 발진 누설을 구현할 수 있도록 하는데 있다.
본 발명에서는 변환 이득 및 잡음 특성이 우수한 길버터 형태의 더블 밸런스 주파수 변환기의 국부 발진 주파수 입력단에 외부에서 입력되는 -15∼-5dBm의 미약한 국부 발진기의 단일 입력 신호를 증폭하고 상보 신호로 변환한 후 매우 큰 용량성 부하 및 저항성 부하의 길버터 형태 주파수 변환기의 국부 발진 주파수 입력단에 스위칭 동작이 가능한 큰 진폭의 상보 신호와 정확한 180도 위상차를 상보 신호를 제공하여 주파수 변환기의 최대 이득 및 누설 신호의 저감을 달성한다.
도 1은 송신 주파수 변환기가 포함되는 시스템의 블럭도.
도 2는 길버터 더블 밸런스 주파수 변환기의 회로도.
도 3은 종래의 국부 발진기 발룬 회로도.
도 4는 본 발명의 제 1 실시 예에 따른 반전 회로를 이용한 국부 발진기 발룬 회로도.
도 5는 본 발명의 제 2 실시 예에 따른 반전 회로를 이용한 국부 발진기 발룬 회로도.
도 6은 종래의 국부 발진기의 출력 파형도.
도 7은 본 발명에 따른 반전 회로를 이용한 국부 발진기 발룬의 출력 파형도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 고주파 신호 입력 회로
20 : 국부 발진 신호 입력 회로
30 : 주파수 변환기
40 : 중간 주파수 구동 출력 회로
21 : 단일 입력의 상보 출력 변환 회로
22 : 차동 증폭 회로
23 : 부하 저항
24 : 푸쉬-풀 증폭기로 구성된 반전 회로
본 발명에 따른 반전 회로를 이용한 국부 발진기 발룬은 국부 발진기로부터의 미약한 신호를 단일 신호를 입력받고, 이 신호를 증폭하여 상보성의 두 신호를 출력하기 위한 상보 출력 변환 회로와, 상기 상보 출력 변환 회로로부터 출력된 두 신호에 따라 소정의 진폭을 갖는 두 신호를 출력하기 위한 차동 증폭 회로와, 상기 차동 증폭 회로의 두 출력 신호를 반전시켜 최대의 진폭으로 출력하기 위한 반전 회로를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2에 도시된 길버터 형태의 더블 밸런스 능동 주파수 변환기의 동작은 국부 발진 주파수 입력단(LO)에 소자의 스위칭이 가능한 진폭이 큰 신호가 가해져 상단의 MOS 트랜지스터가 이상적인 스위칭을 한다면, 이득은 최대 2/π이고, 출력 주파수가 ωIF = ωRF - ωLO 인 특성을 얻을 수 있다.
다시 언급하면 수신 주파수 변환기라 가정할 경우 RF 입력이 AINsin(ωINt)이고, 국부 발진 주파수 입력이 ALOsin(ωLOt)이라고 할 때 주파수 변환기의 출력은 [수학식 1]로 표현된다.
AINALO/AREF[cos((ωLO- ωIN)t)-cos((ωLO- ωIN)t)]
또한, 이때 주파수 변환기의 변환 이득은 [수학식 2]로 표현된다.
MixerConversionGain = AIN·ALO/AREF
[수학식 1] 및 [수학식 2]에서 볼 때 큰 국부 발진 주파수(LO) 진폭은 주파수 변환기의 변환 이득을 증가시킨다는 것을 알 수 있다.
또한, 주파수 변환기에 입력되는 국부 발진 주파수의 상보 출력의 위상차 또한 주파수 변환기 출력의 국부 발진 주파수 누설 및 시스템의 이미지 제거 및 잡음 등에 매우 크게 영향을 미치며, 이에 따라 국부 발진 주파수단의 상보 출력의 위상 오차가 가급적 적어야 우수한 성능의 시스템을 구현 할 수 있게 된다.
이를 구현하기 위하여 본 발명에서는 도 4에 도시된 바와 같이 논리 회로에서 많이 이용되는 반전 회로를 응용하였다.
도 4는 본 발명의 제 1 실시 예에 따른 반전 회로를 이용한 국부 발진기 발룬의 회로도로서, 단일 입력의 상보 출력 변환 회로(21), 차동 증폭 회로(22) 및 푸쉬-풀 증폭기로 구성된 반전 회로(24)로 구성되는데, 그 구성을 설명하면 다음과 같다.
단일 입력의 상보 출력 변환 회로(21)의 구성을 설명하면, 전원 단자(Vcc)와 제 1 및 제 2 노드(Q41 및 Q42) 사이에 제 1 및 제 2 저항(R41 및 R42)이 각각 접속된다. 제 1 노드(Q41)와 제 3 노드(Q43) 사이에 국부 발진 신호(LO) 및 제 3 저항(R43)을 통한 특정 바이어스 전압(VB)이 게이트 단자에 인가되는 제 1 NMOS 트랜지스터 (N41)가 접속되고, 제 2 노드(Q42)와 제 3 노드(Q43) 사이에 접지 단자(Vss) 및 제 4 저항(R44)을 통한 특정 바이어스 전압(VB)이 게이트 단자에 인가되는 제 2 NMOS 트랜지스터(N42)가 접속된다. 제 3 노드(Q43)와 접지 단자(Vss) 사이에 소정의 바이어스 (Bias)에 따라 구동되는 제 3 및 제 4 NMOS 트랜지스터(N43 및 N44)가 직렬 접속된다. 상기 국부 발진 신호(LO) 입력 단자와 제 1 NMOS 트랜지스터(N41)의 게이트 단자 사이에 제 1 캐패시터(C41)가 접속되며, 접지 단자(Vss)와 제 2 NMOS 트랜지스터(N42)의 게이트 단자 사이에 제 2 캐패시터(C42)가 접속되고, 제 4 NMOS 트랜지스터(N44)의 게이트 단자와 접지 단자(Vss) 사이에 제 3 캐패시터(C43)가 접속된다. 상기 제 1 노드(Q41)의 전위가 제 1 출력 신호(O1+)이고, 제 2 노드(Q42)의 전위가 제 2 출력 신호(O1-)이다.
차동 증폭 회로(22)의 구성을 설명하면, 전원 단자(Vcc)와 제 4 및 제 5 노드(Q44 및 Q45) 사이에 제 5 및 제 6 저항(R45 및 R46)가 각각 접속된다. 제 4 노드(Q44)와 제 6 노드(Q46) 사이에 제 2 출력 신호(O1-)에 따라 구동되는 제 5 NMOS 트랜지스터(N45)가 접속되고, 제 5 노드(Q45)와 제 6 노드(Q46) 사이에 제 1 출력 신호(O1+)에 따라 구동되는 제 6 NMOS 트랜지스터(N46)가 접속된다. 그리고, 제 6 노드(Q46)와 접지 단자(Vss) 사이에 소정의 바이어스(Bias)에 따라 구동되는 제 7 NMOS 트랜지스터(N47)가 접속된다. 상기 제 2 출력 신호(O1-) 입력 단자와 제 5 NMOS 트랜지스터(N45)의 게이트 단자 사이에 제 4 캐패시터(C44)가 접속되며, 제 1 출력 신호(O1+) 입력 단자와 제 6 NMOS 트랜지스터(N46)의 게이트 단자 사이에 제 5 캐패시터(C45)가 접속된다. 또한, 제 5 NMOS 트랜지스터(N45)의 게이트 단자에는 제 7 저항(R47)을 통한 특정 바이어스 전압(VB)이 공급되고, 제 6 NMOS 트랜지스터(N46)의 게이트 단자에는 제 8 저항(R48)을 통한 특정 바이어스 전압(VB)이 공급된다. 상기에서 제 4 노드(Q45)가 제 1 출력 단자(OUT+)이고, 제 5 노드(Q45)가 제 2 출력 단자(OUT-)이다.
푸쉬-풀 증폭기로 구성되는 반전 회로(24)의 구성을 설명하면, 전원 단자(Vcc)와 제 7 노드(Q47) 사이에 제 1 출력 단자(OUT+)의 전위에 따라 구동되는 제 1 PMOS 트랜지스터(P41)가 접속되고, 제 7 노드(Q47)와 제 9 노드(Q49) 사이에 제 1 출력 단자(OUT+)의 전위에 따라 구동되는 제 8 NMOS 트랜지스터(N48)가 접속된다. 그리고, 제 1 출력 단자(OUT+)와 제 7 노드(Q47) 사이에 발룬의 초기 상태를 조절하기 위한 제 9 저항(R49)이 접속된다. 전원 단자(Vcc)와 제 8 노드(Q48) 사이에 제 2 출력 단자(OUT-)의 전위에 따라 구동되는 제 2 PMOS 트랜지스터(P42)가 접속되고, 제 8 노드(Q48)와 제 9 노드(Q49) 사이에 제 2 출력 단자(OUT-)의 전위에따라 구동되는 제 9 NMOS 트랜지스터(N49)가 접속된다. 그리고, 제 2 출력 단자(OUT-)와 제 8 노드(Q48) 사이에 발룬의 초기 상태를 조절하기 위한 제 10 저항(R50)이 접속된다. 또한, 제 9 노드(Q49)와 접지 단자(Vss) 사이에 소정의 바이어스(Bias)에 따라 구동되어 발룬의 전류를 제어하기 위한 제 10 NMOS 트랜지스터(N50)가 접속된다. 한편, 상기 제 7 노드(Q47)는 제 1 출력 단자(OUT1)이고, 제 8 노드(Q48)가 제 2 출력 단자(OUT2)이다.
상기와 같이 본 발명에 따른 반전 회로를 이용한 국부 발진기 발룬은 3단으로 구성된다. 단일 입력의 상보 출력 변환 회로(21)는 단일 입력으로 국부 발진기로부터 입력되는 미약한 신호를 상보성 출력으로 만들기 위한 차동 증폭기로 구성된다. 차동 증폭 회로(22)는 단일 입력의 상보 출력 변환 회로(21)의 출력에 따라 저항 부하를 이용하여 반전 회로(24)로 구성되는 푸쉬-풀 증폭기를 구동 할 수 있는 크기의 전압 진폭을 만든다. 푸쉬-풀 증폭기로 구성되는 반전 회로(24)는 차동 증폭 회로(22)의 출력에 따라 최종적으로 주파수 혼합기 회로를 구동하기 위한 신호를 출력한다. 상보 출력 변환 회로(21) 및 차동 증폭 회로(22)는 일반적인 CMOS 차동 증폭기 구조를 가지며, 부하 저항(23)의 경우 저항성 부하 대신 인덕터 또는 인덕터-캐패시터(LC) 공진 회로를 이용한 부하를 이용하기도 한다. 이렇게 구성할 경우 출력 전압 진폭은 크게 할 수 있으나, 광대역 특성을 갖지 못하는 단점이 있을 수도 있다. 반전 회로(24)를 구성하는 2개의 푸쉬-풀 증폭기는 차동 증폭기(22)의 제 1 및 제 2 출력을 입력받으며, 논리 반전 회로와 비슷한 CMOS 푸쉬-풀 증폭기이다. 반전 회로(24)의 기본적인 구성은 논리 반전 회로(inverter)이고, PMOS 트랜지스터와 NMOS 트랜지스터로 구성되며, 각 동작은 입력 전압에 따라 결정되는데, 동작을 설명하면 다음과 같다.
먼저 입력으로 로우(low) 상태의 전압, 즉 접지 전위(Vss)의 전압이 인가되면 PMOS 트랜지스터가 동작(ON)되어 쇼트 상태로 유지되며, 반전 회로 출력에는 전원 전위(Vcc)의 전압이 출력된다. 이때 NMOS 트랜지스터는 동작하지 않는 상태(OFF)로 유지되어 출력측과는 단락된 상태로 있게 된다. 반대로 입력으로 하이 상태(high) 전압, 즉 전원 전위(Vcc)의 전압이 인가되면 종전과 반대로 PMOS 트랜지스터는 동작하지 않는 상태(OFF)로 유지되며 NMOS 트랜지스터는 동작 상태(ON)로 되어 출력측에는 접지 전위(Vss)와 같게 된다. 이와 같이 입력과 출력은 항시 반전된 동작을 함으로써 반전 회로(inverter)라고 불리워지며, 출력은 전원 전위(Vcc)에서 접지 전위(Vss)까지 변하게 된다. 그리고 입력이 로우 상태에서 하이 상태로 천이될 때에는 위에서 설명한 정적인 동작 상태에서 NMOS 트랜지스터 및 PMOS 트랜지스터의 동작이 빠른 시간 내에 바뀌어지게 되며, 접지 전위(Vss)와 전원 전위(Vcc)의 중간 전위에서는 두 종류의 트랜지스터가 동시에 ON되는 상태를 맞을 수가 있으나, 이러한 상태는 일반적으로 사용하지 않으며, 신호가 계속적으로 변하게 되어 짧은 시간동안 동시에 동작되는 상태에 있을 수가 있다. 이와 같은 반전 회로는 트랜지스터의 면적에 따라 동작 속도가 다르게 되며, 요구되는 속도 및 특성에 따라 다르게 설계하게 된다. 또한 부하 구동면에서 입력의 로우 및 하이 상태에 따라 부하에 전원 전위(Vcc)의 전압 및 접지 전위(Vss)의 전압이 연결되어 부하에 충전 및 방전을 수행하게 됨으로써 빠른 동작이 가능하게 되며, 충전 및 방전이 완료된 상태에서는 더 이상 전류가 흐르지 않게 된다. 그러므로 큰 부하 용량이 존재하더라도 빠른 속도 특성과 큰 전압 진폭을 가진 출력을 생성할 수 있게 된다. 이의 동작은 일반적인 전자 회로에 관련한 문헌에도 잘 나타나 있으며, Kluwer Academic Publishers, John P. Uyemura 저 "Circuit Design for CMOS VLSI"의 Chapter 3 The CMOS Inverter에도 잘 나타나 있다.
이와 같은 NMOS 트랜지스터와 PMOS 트랜지스터로 구성된 2개의 논리 반전 회로 형태의 푸쉬-풀 증폭기는 길버터 형태의 더블 밸런스 주파수 혼합기의 국부 발진 주파수 입력단에 연결되어 혼합기의 높은 용량성 및 저항성 부하에 대해 단시간에 많은 전류를 공급하여 부하에 충전하거나, 반대로 충전된 전하를 방전시키는 기능을 이용하여 높은 부하 구동 능력을 구현한다. 또한 출력 진폭은 푸쉬-풀 증폭기의 특성인 전원 전압과 접지 전원까지의 큰 전압 진폭을 얻을 수 있으므로 주파수 혼합기의 국부 발진 주파수단의 CMOS 소자의 스위칭 동작을 가능하게 한다. 이러한 결과는 주파수 변환기의 최대 변환 이득을 실현할 수 있는 조건이 되며, 설명은 종래 회로 기술에 간략히 나타낸 바 있다. 또한 본 발명에 따른 회로는 높은 용량성 부하에 대해 푸쉬-풀 증폭 회로의 빠른 천이(transition time) 스위칭 특성을 나타내어 컴퓨터 모의 실험 결과 종래 회로에 비해서 상보 출력의 위상차가 일반적인 차동 증폭기의 위상차에 비해 20% 이상 감소되는 성능을 발휘할 수 있으며, 이 결과 또한 주파수 변환기의 누설 신호를 작게하여 주파수 변환기의 성능을 향상시킬 수 있게 된다.
도 4의 반전 회로를 이용한 발룬 회로의 경우 초기 상태 조절 저항(25)을 이용하여 초기 상태의 안정적인 동작을 구현할 수 있으며, 본 발명의 제 1 실시 예인 전류 조절 소자를 가진 반전 회로를 이용한 발룬 회로와 최대 동작 전류로로 구성된 도 5에 도시된 제 2 실시 예를 나타내었으며, 두 회로의 차이는 외부 바이어스 전위에 따라 제한된 특정 전류로 동작하는 제 10 NMOS 트랜지스터를 가진 반전 회로(24)가 전류를 제한하지 않고, 트랜지스터가 구동할 수 있는 최대 전류로 동작되는 또다른 형태의 반전 회로(27)의 차이로서 구현 시스템의 요구 특성에 따라 구별하여 사용할 수 있게 한다.
상술한 바와 같이 본 발명에 따른 반전 회로를 이용한 국부 발진기 발룬을 컴퓨터 모의 실험에 의한 발명의 효과를 비교한 결과, 종래 회로에 비하여 도 7에 도시된 바와 같이 구동 진폭이 월등히 향상된 결과를 보여주고 있으며, 두 상보성 출력의 위상차 또한 최소 30 % 이상의 감소 효과를 알 수 있다. 이에 따라 주파수 혼합기의 변환 이득 및 국부 발진 신호의 누설을 줄이며, 나아가 잡음 특성을 향상시켜 우수한 주파수 변환기를 구현할 수 있다.
또한 미세한 국부 발진 신호의 입력에도 높은 저항성 및 용량성 부하를 구동하기 위한 구동 능력 및 구동 전압으로 인하여 외부 국부 발진 주파수 발생 회로 설계에서 출력 회로의 구동 부담이 경감되어, 전체 시스템 구현 차원에서 회로의 구현이 수월해진다. [표 1]에는 종래의 회로와 본 발명에 따른 회로의 모의 실험결과를 비교한 것이다.
종래 회로 본 발명 회로
국부발진 신호 전압진폭(VP-P) 0.48 1.53
국부발진신호출력 위상오차(도)(@1.65㎓) 2.7도 2도(30% 향상)

Claims (4)

  1. 국부 발진기로부터의 미약한 신호를 단일 입력하고 증폭하여 상보성의 두 신호를 출력하기 위한 상보 출력 변환 회로와,
    상기 상보 출력 변환 회로로부터 출력된 두 신호에 따라 소정의 진폭을 갖는 두 신호를 출력하기 위한 차동 증폭 회로와,
    상기 차동 증폭 회로의 두 출력 신호를 반전시켜 출력하기 위한 반전 회로를 포함하여 이루어진 것을 특징으로 하는 반전 회로를 이용한 국부 발진기 발룬.
  2. 제 1 항에 있어서, 상기 반전 회로는 CMOS 푸쉬-풀 증폭기로 구성되는 것을 특징으로 하는 반전 회로를 이용한 국부 발진기 발룬.
  3. 제 1 또는 제 2 항에 있어서, 상기 반전 회로는 상기 반전 회로의 초기 상태를 제어하기 위한 저항을 포함하여 이루어진 것을 특징으로 하는 반전 회로를 이용한 국부 발진기 발룬.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 반전 회로는 상기 반전 회로의 전류를제어하기 위해 소정의 바이어스에 따라 구동되는 전류 제한 수단을 포함하여 이루어진 것을 특징으로 하는 반전 회로를 이용한 국부 발진기 발룬.
KR10-2002-0002493A 2002-01-16 2002-01-16 반전 회로를 이용한 국부 발진기 발룬 KR100444179B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0002493A KR100444179B1 (ko) 2002-01-16 2002-01-16 반전 회로를 이용한 국부 발진기 발룬
US10/179,748 US20030134611A1 (en) 2002-01-16 2002-06-24 Local oscillator balun using inverting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0002493A KR100444179B1 (ko) 2002-01-16 2002-01-16 반전 회로를 이용한 국부 발진기 발룬

Publications (2)

Publication Number Publication Date
KR20030062072A true KR20030062072A (ko) 2003-07-23
KR100444179B1 KR100444179B1 (ko) 2004-08-09

Family

ID=19718515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0002493A KR100444179B1 (ko) 2002-01-16 2002-01-16 반전 회로를 이용한 국부 발진기 발룬

Country Status (2)

Country Link
US (1) US20030134611A1 (ko)
KR (1) KR100444179B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638669B1 (ko) * 2005-01-17 2006-10-30 삼성전기주식회사 전압 제어 발진기
KR100717993B1 (ko) * 2005-09-27 2007-05-14 한국전자통신연구원 능동 바룬기
KR100878392B1 (ko) * 2007-06-13 2009-01-13 삼성전기주식회사 Ｒｆ 신호 증폭기

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104414A (ja) * 2002-09-09 2004-04-02 Nec Corp プッシュプル増幅器及び周波数変換回路
TWI345369B (en) * 2004-01-28 2011-07-11 Mediatek Inc High dynamic range time-varying integrated receiver for elimination of off-chip filters
DE102004056765B4 (de) * 2004-11-24 2010-08-19 Infineon Technologies Ag Polarmodulator und dessen Verwendung
US11265034B1 (en) * 2020-08-07 2022-03-01 Hangzhou Geo-Chip Technology Co., Ltd. Signal mixing circuit device and receiver
US11843361B2 (en) 2021-01-15 2023-12-12 International Business Machines Corporation LO leakage suppression in frequency conversion circuits

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156283A (en) * 1972-05-30 1979-05-22 Tektronix, Inc. Multiplier circuit
JPH01191506A (ja) * 1988-01-26 1989-08-01 Nippon Telegr & Teleph Corp <Ntt> 光受信増幅器
JPH0777346B2 (ja) * 1988-12-28 1995-08-16 株式会社東芝 論理レベル変換回路
JPH06334440A (ja) * 1993-03-26 1994-12-02 Sanyo Electric Co Ltd ダブルバランスミキサ回路
JP3538442B2 (ja) * 1993-09-20 2004-06-14 富士通株式会社 レベル変換回路
KR0142966B1 (ko) * 1995-06-30 1998-08-17 김광호 센스 앰프
JP2773692B2 (ja) * 1995-07-28 1998-07-09 日本電気株式会社 入力バッファ回路
JPH10188589A (ja) * 1996-12-26 1998-07-21 Canon Inc サンプル・ホールド回路
FR2818465B1 (fr) * 2000-12-14 2003-03-07 St Microelectronics Sa Amplificateur compact a gain ajustable

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638669B1 (ko) * 2005-01-17 2006-10-30 삼성전기주식회사 전압 제어 발진기
KR100717993B1 (ko) * 2005-09-27 2007-05-14 한국전자통신연구원 능동 바룬기
US7420423B2 (en) 2005-09-27 2008-09-02 Electronics And Telecommunications Research Institute Active balun device
KR100878392B1 (ko) * 2007-06-13 2009-01-13 삼성전기주식회사 Ｒｆ 신호 증폭기

Also Published As

Publication number Publication date
US20030134611A1 (en) 2003-07-17
KR100444179B1 (ko) 2004-08-09

Similar Documents

Publication Publication Date Title
US6947720B2 (en) Low noise mixer circuit with improved gain
US7414468B2 (en) Amplifier, filter using the same, and radio communication device
US6639447B2 (en) High linearity Gilbert I Q dual mixer
US6259301B1 (en) Method and apparatus for selecting from multiple mixers
US7352241B2 (en) Variable gain amplifier
US6606489B2 (en) Differential to single-ended converter with large output swing
EP1636901B1 (en) Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal
JP2013509045A (ja) 成分マッチングが改善された二重平衡変調器（ｄｏｕｂｌｅｄｂａｌａｎｃｅｄｍｉｘｅｒ）
US6750715B2 (en) Logarithmic IF amplifier with dynamic large signal bias circuit
JP4536528B2 (ja) 差動用低雑音バイアス回路及び差動信号処理装置
TW201417493A (zh) 接收機射頻前端電路及低雜訊放大器
KR100444179B1 (ko) 반전 회로를 이용한 국부 발진기 발룬
US20060091944A1 (en) I/Q quadrature demodulator
US7521981B2 (en) Mixer with carrier leakage calibration
US5721500A (en) Efficient CMOS amplifier with increased transconductance
US7274317B2 (en) Transmitter using vertical BJT
CN110120786A (zh) 混频器及无线通信装置
US6850752B2 (en) Single-to-differential conversion circuit outputting DC-balanced differential signal
CN110120784B (zh) 混频器、接收机及无线通信设备
TWI742455B (zh) 接收器
US7498861B2 (en) Mixer
US9641127B1 (en) Operational transconductance amplifier of improved linearity
JP4535859B2 (ja) 差動増幅器
KR101013382B1 (ko) 주파수 혼합기
KR100456238B1 (ko) 시모스 소자의 주파수 상향 변환 믹서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee