KR20030059804A

KR20030059804A - 전계 강도 검출 회로 및 리미터 앰프

Info

Publication number: KR20030059804A
Application number: KR10-2003-7004862A
Authority: KR
Inventors: 이케다다케시; 미야기히로시
Original assignee: 니이가타세이미츠 가부시키가이샤
Priority date: 2000-10-06
Filing date: 2001-09-26
Publication date: 2003-07-10
Also published as: CN1468475A; WO2002033860A1; TW519568B; US20030164734A1; EP1330057A1; CN1249938C; JP2002118432A; US6774720B2; KR100843756B1

Abstract

제1 차동 증폭기(11)가 다단 접속되어 이루어지는 차동 증폭 회로에 대하여, 적어도 일부의 제1 차동 증폭기(11)에 제2 차동 증폭기(12)를 병렬로 추가 배치하고, 제2 차동 증폭기(12)로부터 트랜지스터 Qi로 피검파 신호를 얻도록 함으로써, 제1 차동 증폭기(11)를 구성하는 정전류 회로 I_i1에 큰 전류가 흐르게 함으로써 차동 증폭의 게인을 크게 취하는 동시에, 제2 차동 증폭기(12)를 구성하는 정전류 회로 I_i12에 작은 전류가 흐르게 함으로써 검파를 위한 신호 레벨을 크게 취할 수 있도록 한다.

Description

전계 강도 검출 회로 및 리미터 앰프 {ELECTRIC FIELD INTENSITY DETECTING CIRCUIT AND LIMITER AMPLIFIER}

일반적으로, 라디오 수신기, 휴대 전화기, 무선 전화기, 텔레비젼 수상기 등과 같이 고주파 신호(RF신호)를 수신하여 처리하는 전자 기기에는, 수신한 고주파 신호의 전계 강도를 검출하고, 그 전계 강도에 따른 레벨의 직류 신호를 출력하는 전계 강도 검출 회로가 사용되고 있다.

도 1은, 종래의 전계 강도 검출 회로의 구성을 나타낸 도면이다. 도 1에 있어서, 콘덴서 C 및 저항 R에 의해 입력단의 하이 패스 필터(1)가 구성되어 있다. 이 하이 패스 필터(1)의 후단에는, n개의 차동 증폭기(2),(3),(4)가 다단 접속되어 있다. 이 다단 접속된 n개의 차동 증폭기(2),(3),(4)에 의해 리미터 앰프가 구성된다.

각 차동 증폭기(2),(3),(4)는 각각, 2개의 저항 R_i1,R_i2(i=1~n)와 2개의 트랜지스터 Q_i1, Q_i2(i=1~n)로 이루어지는 차동 쌍 및 정전류 회로 I_i(i=1~n)로 구성된다. 즉, 개개의 차동 쌍을 구성하는 2개의 트랜지스터 Q_i1, Q_i2의 소스 끼리가 서로 공통으로 접속되고, 이들 공통 소스에 정전류 회로 I_i(i=1~n)가 각각 접속되어 있다. 또한, 이들 각 트랜지스터 Q_i1, Q_i2의 공통 소스는, 각각 트랜지스터 Qi(i=1~n)를 통하여 정전류 회로 I에 접속되어 있다.

또, 각 트랜지스터 Q_i1, Q_i2의 드레인은, 각각 저항 R_i1,R_i2를 통하여 전원 VDD에 접속되어 있다. 또, 각 트랜지스터 Q_i1, Q_i2의 게이트에는, 초단의 차동 증폭기(2)를 제외하고, 전단의 차동 증폭기로부터의 출력 신호 V_OUTi(i=1~n-1)가 입력된다. 초단의 차동 증폭기(2)의 각 트랜지스터 Q_i1,Q_i2의 게이트에는, 하이 패스 필터(1)를 통과한 입력 신호 V_in가 입력된다.

상술한 각 트랜지스터 Q_i및 정전류 회로 I는, 리미터 앰프의 후단에 접속되는 검파 회로의 일부를 이루는 것이다. 검파 회로는, n개의 차동 증폭기(2),(3),(4)의 출력 신호를 입력하고, 그것을 평활화하여 출력함으로써, 직류의 전계 강도 검출 신호 V_DC를 얻는다.

도 2는, 전계 강도 검출 회로의 입출력 특성, 즉 입력 신호 V_in(전압치)와 출력 신호 VDC(전압치)와의 관계를 나타낸 도면이다. 전계 강도 검출 회로에서는, 입력 전압 V_in의 대수(對數)와 출력 전압 VDC와의 관계가 가능한 한 양호한 직선성을 가지도록 하는 것이 요구된다. 예를 들면, 라디오 수신기의 경우는, O[dBμ](1μV)~80[dBμ](1OmV) 정도의 넓은 레인지에 걸쳐 리니어리티(linearity)를 확보할 필요가 있다. 이를 위해, 리미터 앰프를 구성하는 차동 증폭기를 복수 설치하여 이들을 다단 접속하고, 각 단에 있어서의 차동 증폭기(2),(3),(4)의 게인을 정전류 회로 I_i(i=1~n)에 흐르는 전류의 크기로 조정하고 있다.

즉, 상기와 같이 구성된 리미터 앰프에 있어서, 초단의 차동 증폭기(2)의 트랜지스터 Q_i1,Q_i2에 입력된 신호 V_in은, 소정 레벨만 증폭되어 출력된다. 이 회로에 있어서는, 트랜지스터 Q₁₁가 역상 출력, 트랜지스터 Q₁₂가 동상 출력이 된다. 여기서 증폭되어 출력된 신호는, 2단째의 차동 증폭기(3)의 트랜지스터 Q₂₁,Q₂₂의 베이스에 입력되어, 해당 차동 증폭기(3)에서 더욱 신호가 증폭되어 출력된다.

이하 마찬가지로 하여, 각 단의 차동 증폭기(2),(3),(4)에 의해 신호가 순차 증폭되어 간다. 이로써, 1단째의 차동 증폭기(2)에의 입력 신호 V_in는, 후단이 됨에 따라 진폭이 커진다. 그러나, 각 단의 신호출력 레벨이 전원 전압 VDD를 넘지 않으므로, 각 단에의 입력 신호의 어떤 일정 레벨 이상은 증폭되지 않고 포화해 버린다.

n단째의 차동 증폭기(4)에의 신호 입력 레벨은 다른 단에 비해 가장 크기 때문에, 저입력 레벨로 가장 빨리 포화된다. 한편, 1단째의 신호 입력 레벨 V_in은 다른 단에 비해 가장 작기 때문에, 고입력 레벨까지 입력하지 않으면 포화되지 않는다. 이러한 특징을 가지는 각 단에 있어서의 차동 증폭기(2),(3),(4)의 출력 전압을 평활화함으로써, 도 2에 나타낸 바와 같은 가능한 한, 직선성이 양호한 특성을 얻도록 한다.

리미터 앰프를 구성하는 차동 증폭기를 1단만 설치했을 경우에는, 그 증폭율이 크면 곧바로 신호 레벨이 포화해 버리고, 증폭율이 작으면 원하는 레벨까지 증폭하는데 많은 시간이 걸리므로, 입출력 특성에 관해 양호한 직선성을 얻을 수 없다. 그러므로, 위에서 설명한 바와 같이 복수의 차동 증폭기(2),(3),(4)를 다단 접속하여 리미터 앰프를 구성하고 있다.

이 경우에 있어서, 각 단의 차동 증폭기(2),(3),(4)에 있어서 각각 소정의 게인을 얻기 위해, 각 단의 정전류 회로 I_i(i=1~n)에 대하여 게인에 적당한 전류가 흐르게 할 필요가 있다. 이 때, n단째의 차동 증폭기(4)의 게인이 가장 크기 때문에, 대응하는 정전류 회로 I_n에는 다른 단보다 큰 전류가 흐르지 않으면 안 된다.

그렇지만, 큰 게인을 확보하기 위해서 각 단의 정전류 회로 I_i(i=1~n)에 흐르는 전류를 크게 하면, 검파 회로를 구성하는 각 트랜지스터 Q_i(i=1~n)에 입력되는 신호의 레벨(도 1 중 나타낸 각 노드 a₁~a_n의 전압 레벨)이 본래의 레벨보다 작아져 버려, DC검파 효율이 악화되어 버린다고 하는 문제가 생긴다. 이것을 도 3을 참조하여, 이하에 설명한다.

도 3은, 각 트랜지스터 Q_i(i=1~n)의 게이트에 입력되는 신호(각 노드 a₁~a_n에 나타나는 신호)의 파형을 나타낸 도면이다. 리미터 앰프의 후단(노드 a_n측)으로감에 따라 정전류 회로 I_i의 전류치를 크게 하고 있으므로, 도 3에 나타낸 바와 같이, 후단측의 신호 레벨은 상한이 되어 본래의 레벨보다 작아져 버린다. 그 때문에, DC검파 효율이 악화되어 버리고, 특히 후단측에서는 AC인 채 신호가 빠져 버리는 경우도 있어, 상술한 리니어리티를 확보할 수 없다고 하는 문제가 있었다.

본 발명은, 이러한 문제를 해결하기 위해서 이루어진 것이며, 차동 증폭기가 다단 접속된 리미터 앰프의 게인을 크게 취하면서도, DC검파 효율을 양호하게 할 수 있도록 하는 것을 목적으로 한다.

본 발명은 전계 강도 검출 회로 및 리미터 앰프에 관한 것이며, 특히 직선성이 양호한 전계 강도 검출 신호를 얻도록 개선한 전계 강도 검출 회로 및 이것에 사용하는 리미터 앰프에 관한 것이다.

도 1은, 종래의 전계 강도 검출 회로의 구성을 나타낸 도면이다.

도 2는, 전계 강도 검출 회로의 입출력 특성을 나타낸 도면이다.

도 3은, 각 트랜지스터 Q_i의 게이트에 입력되는 신호의 파형을 나타낸 도면이다.

도 4는, 본 실시예에 의한 전계 강도 검출 회로의 구성의 일부를 나타낸 도면이다.

본 발명의 전계 강도 검출 회로는, 전단으로부터의 입력 신호를 증폭하여 다음 단에 출력하는 제1 차동 증폭기가 다단 접속되어 이루어지는 차동 증폭 회로와, 상기 차동 증폭 회로를 구성하는 n개의 제1 차동 증폭기 중 적어도 일부에 대하여 병렬로 배치된 제2 차동 증폭기를 구비하고, 상기 제2 차동 증폭기로부터 피검파 신호를 얻도록 하는 것을 특징으로 한다.

본 발명의 다른 양태에서는, 상기 제1 차동 증폭기는, 한쌍의 저항 및 한쌍의 트랜지스터로 이루어지는 차동 쌍과, 상기 한쌍의 트랜지스터에 공통으로 접속된 제1 정전류 회로를 구비하는 것을 특징으로 한다.

본 발명의 다른 양태에서는, 상기 제2 차동 증폭기는, 한쌍의 트랜지스터로이루어지는 차동 쌍과, 상기 한쌍의 트랜지스터에 공통으로 접속된 제2 정전류 회로를 구비하는 것을 특징으로 한다.

본 발명의 다른 양태에서는, 상기 제2 차동 증폭기는, 상기 차동 증폭 회로를 구성하는 n개의 제1 차동 증폭기 중 후단측 수 개에 대하여만 병렬로 배치되는 것을 특징으로 한다.

또, 본 발명의 리미터 앰프는, 전단으로부터의 입력 신호를 증폭하여 다음 단에 출력하는 제1 차동 증폭기가 다단 접속되어 이루어지는 차동 증폭 회로와, 상기 차동 증폭 회로를 구성하는 n개의 제1 차동 증폭기 중 적어도 일부에 대하여 병렬로 배치된 제2 차동 증폭기를 포함하는 것을 특징으로 한다.

본 발명은 상기 기술 수단에 의해 이루어지므로, 제1 차동 증폭기를 구성하는 제1 정전류 회로에 큰 전류를 흐르게 함으로써 차동 증폭의 게인을 크게 취하는 동시에, 제2 차동 증폭기를 구성하는 제2 정전류 회로에 작은 전류를 흐르게 함으로써 검파를 위한 신호 레벨을 크게 취할 수 있다. 이로써, 차동 증폭의 게인을 크게 취하면서도 검파 효율을 양호하게 할 수 있다.

본 발명의 다른 특징에 의하면, 차동 증폭의 게인을 특히 크게 취하는 것이 필요한 후단측 수 개의 제1 차동 증폭기에 대하여만 제2 차동 증폭기가 병렬로 배치되므로, 소자수의 증가를 필요 최소한으로 억제할 수 있다. 이로써, 소자수의 증가에 의한 회로 면적의 증대를 억제하는 동시에, 차동 증폭의 게인을 크게 취하면서 검파 효율을 양호하게 할 수 있게 된다.

이하, 본 발명의 일실시예를 도면을 참조하여 상세하게 설명한다.

도 4는, 본 실시예에 의한 전계 강도 검출 회로의 구성의 일부를 나타낸 도면이다. 여기서는 i단째의 구성에 대하여 나타내고 있지만, 마찬가지의 구성이 i=1~n까지 다단 접속된다.

도 4에 나타낸 바와 같이, 본 실시예의 전계 강도 검출 회로는, i단째에 있어서, 2개의 저항 R_i1,R_i2와 2개의 트랜지스터 Q_i1, Q_i2와의 차동 쌍 및 정전류 회로 I_i1로 이루어지는 제1 차동 증폭기(11)를 구비하고 있다. 상기 차동 쌍을 구성하는 2개의 트랜지스터 Q_i1, Q_i2의 소스 끼리는 서로 공통으로 접속되고, 이 공통 소스에정전류 회로 I_i1가 접속되어 있다.

또, 각 트랜지스터 Q_i1, Q_i2의 드레인은, 각각 저항 R_i1,R_i2를 통하여 전원 VDD에 접속되어 있다. 또, 각 트랜지스터 Q_i1, Q_i2의 게이트에는, 전단의 제1 차동 증폭기(도시하지 않음)로부터의 출력 신호가 입력된다. 그리고, i=1의 경우(초단의 경우), 해당 초단의 차동 증폭기의 각 트랜지스터 Q_i1,Q_i2의 게이트에는, 도 1에 나타낸 하이 패스 필터(1)를 통과한 입력 신호 V_in가 입력된다.

상기 제1 차동 증폭기(11)는, 도 1에 나타낸 차동 증폭기(2),(3),(4)와 마찬가지의 것이다. 본 실시예에서는, 이 제1 차동 증폭기(11)에 더하여, 이미 1개 제2 차동 증폭기(12)를 병렬로 설치하고 있다. 제2 차동 증폭기(12)는, 2개의 트랜지스터 Q_i3,Q_i4의 차동 쌍 및 정전류 회로 I_i2로 구성되어 있다. 즉, 상기 차동 쌍을 구성하는 2개의 트랜지스터 Q_i3,Q_i4의 소스 끼리는 서로 공통으로 접속되고, 이 공통 소스에 정전류 회로 I_i2가 접속되어 있다.

또, 각 트랜지스터 Q_i3,Q_i4의 드레인은, 각각 전원 VDD에 접속되어 있다. 또, 각 트랜지스터 Q_i3,Q_i4의 게이트에는, 전단의 제1 차동 증폭기(도시하지 않음)로부터의 출력 신호가 입력된다. 또한 i=1의 경우(초단의 경우), 해당 초단의 차동 증폭기의 각 트랜지스터 Q_i3,Q_i4의 게이트에는, 도 1에 나타낸 하이 패스 필터(1)를 통과한 입력 신호 V_in가 입력된다.

본 실시예의 전계 강도 검출 회로에 있어서, 검파 회로를 구성하는 트랜지스터 Q_i의 게이트에는, 제1 차동 증폭기(11)를 구성하는 각 트랜지스터 Q_i1, Q_i2의 공통 소스가 아니고, 본 실시예에 있어서 새로 설치한 제2 차동 증폭기(12)를 구성하는 각 트랜지스터 Q_i3,Q_i4의 공통 소스를 접속하고 있다.

또, 2개의 차동 증폭기(11),(12)를 구성하는 각 정전류 회로 I_i1,I_i2중, 제1 차동 증폭기(11)의 정전류 회로 I_i1에는, 종래와 마찬가지로 비교적 큰 전류가 흐른다. 이로써, 차동 증폭이 큰 게인을 확보할 수 있도록 하고 있다. 한편, 제2 차동 증폭기(12)의 정전류 회로 I_i2에는 비교적 작은 전류가 흐르게 한다. 이로써, 트랜지스터 Qi의 게이트에 입력되는 신호의 레벨이 본래의 레벨보다 작아지지 않으므로, DC검파 효율을 양호하게 유지할 수 있도록 하고 있다.

상술한 것처럼, 이 도 4와 같은 구성을 i=1~n까지 다단 접속함으로써, 본 실시예의 리미터 앰프를 구성한다. 다단 접속하는 단수는, 예를 들면 6~8단이다. 본 실시예에서는, 이와 같이 다단 접속한 모든 단에 제2 차동 증폭기(12)를 설치해도 되지만, 적어도 일부의 단에만 제2 차동 증폭기(12)를 설치하도록 해도 된다.

즉, 본 실시예에서는, 종래의 전계 강도 검출 회로와 비교해 제2 차동 증폭기(12)의 분만큼 소자수가 많아지고 있으므로, 모든 단에 제2 차동 증폭기(12)를 설치하면, 그 만큼 소자수가 많아져 회로 면적이 커져 버린다. 그래서, 필요한 단의 곳에만 제2 차동 증폭기(12)를 추가함으로써, 소자수의 증가를 억제할 수 있다.

예를 들면, 다단 접속된 차동 증폭기(11)의 초단측보다 후단측이 차동 증폭의 게인이 크기 때문에, 초단으로부터 수단은 제1 차동 증폭기(11)만이며 제2 차동 증폭기(12)는 설치하지 않고, 후단측의 수 단(예를 들면 최후의 2단)에 있어서만 제2 차동 증폭기(12)를 설치하도록 하는 것이 가능하다. 이와 같이 하면, 소자수를 그만큼 많이 하지 않고, 차동 증폭의 게인을 크게 취하면서도 DC검파 효율을 양호하게 할 수 있게 된다.

그리고, 상기 설명한 실시예는, 본 발명을 실시하는 데 있어서의 구체화의 일례를 나타낸 것에 지나지 않고, 이것에 의해 본 발명의 기술적 범위가 한정적으로 해석되어서는 안된다. 즉, 본 발명은 그 사상, 또는 그 주요한 특징으로부터 일탈하는 일 없이, 여러가지 형태로 실시할 수 있다.

본 발명은, 차동 증폭기가 다단 접속된 리미터 앰프의 게인을 크게 취하면서도, DC검파 효율을 양호하게 할 수 있도록 하는데 유용하다.

Claims

전단(前段)으로부터의 입력 신호를 증폭하여 다음 단에 출력하는 제1 차동 증폭기가 다단 접속되어 이루어지는 차동 증폭 회로와,

상기 차동 증폭 회로를 구성하는 n개의 제1 차동 증폭기 중 적어도 일부에 대하여 병렬로 배치된 제2 차동 증폭기

를 포함하며,

상기 제2 차동 증폭기로부터 피검파 신호를 얻도록 하는 것을 특징으로 하는 전계 강도 검출 회로.
제1항에 있어서,

상기 제1 차동 증폭기는 한쌍의 저항 및 한쌍의 트랜지스터로 이루어지는 차동 쌍과, 상기 한쌍의 트랜지스터에 공통으로 접속된 제1 정전류 회로를 포함하는 것을 특징으로 하는 전계 강도 검출 회로.
제1항에 있어서,

상기 제2 차동 증폭기는 한쌍의 트랜지스터로 이루어지는 차동 쌍과, 상기 한쌍의 트랜지스터에 공통으로 접속된 제2 정전류 회로를 포함하는 것을 특징으로 하는 전계 강도 검출 회로.
제1항에 있어서,

상기 제2 차동 증폭기는 상기 차동 증폭 회로를 구성하는 n개의 제1 차동 증폭기 중 후단측 수 개에 대하여만 병렬로 배치되는 것을 특징으로 하는 전계 강도 검출 회로.
전단으로부터의 입력 신호를 증폭하여 다음 단에 출력하는 제1 차동 증폭기가 다단 접속되어 이루어지는 차동 증폭 회로와,

상기 차동 증폭 회로를 구성하는 n개의 제1 차동 증폭기 중 적어도 일부에 대하여 병렬로 배치된 제2 차동 증폭기

를 포함하는 것을 특징으로 하는 리미터 앰프.
제5항에 있어서,

상기 제2 차동 증폭기는 상기 차동 증폭 회로를 구성하는 n개의 제1 차동 증폭기 중 후단측 수 개에 대하여만 병렬로 배치되는 것을 특징으로 하는 리미터 앰프.