JPH0484509A

JPH0484509A - リミッタアンプ

Info

Publication number: JPH0484509A
Application number: JP2199757A
Authority: JP
Inventors: Hiroyuki Morikawa; 森川　浩之
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-07-26
Filing date: 1990-07-26
Publication date: 1992-03-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明はアナログ信号を増幅するとともにその振幅を制
限して出力するリミッタアンプに関する。

〈従来の技術〉この種のリミットアンプは例えばＦＭ復調回路の前段に
備えられるが、従来、第２図及び第３図に示すような回
路が使用されていた。

まず、第２図に示す回路について説明する。このリミッ
タアンプは４段の差動増幅器ｆ、ｇ、、ｈ、ｉを直列に
接続した回路構成となっている。１段目の差動増幅器ｆ
の一方の入力には入力信号αが導入されている一方、他
方の入力にはＣ２、Ｒ１１等からなる帰還回路ｅ１が接
続されている。また、差動増幅器ｆにおける一対のトラ
ンジスタＱ１、Ｑ２の各ベースにはバイアス回路ｊによ
り生成されたバイアス電位がＲ１、ＲＩＯを通じて夫々
与えられている。なお、帰還回路ｅ１の出力である直流
電圧がトランジスタＱ２のベースに与えられていること
で、出力オフセット電圧が抑え込まれるようになってい
る。また、差動増幅器ｆの二出力（トランジスタＱ１、
Ｑ２の各コレクタ電圧）は、トランジスタＱ３、Ｑ４、
電流源Ｉ２、Ｉ３からなる２つのホロワ回路を介して２
段目の差動増幅器ｇの２入力に夫々導入されている。

３段目、４段目の差動増幅器り、ｉの構成については２
段目の差動増幅器ｇと同じであるが、４段目の差動増幅
器ｉの一出力（トランジスタＱ１３のコレクタ電圧）は
トランジスタＱ１５　、電流源１１１からなるホロワ回
路を通じて出力されるようなっている。

次に、第３図に示す回路例について説明する。

このリミッタアンプも第１の従来例と同じく４段の差動
増幅器に、　！！、、ｍ、ｎを直列に接続した回路構成
となっている。１段目の差動増幅器ｋにおけるトランジ
スタＱ１、Ｑ２の各ベースには抵抗Ｒ１４、コンデンサ
Ｃ２からなる帰還回路ｅ２が抵抗Ｒ１、Ｒ，１０を介し
て夫々接続されており、これで帰還回路ｅ２から出力さ
れた直流電圧がバイアス電位として与えられるようにな
っている。

また、差動増幅器にの一出力（トランジスタＱ２のコレ
クタ電圧）は、トランジスタＱ３、電流源■２からなる
ホロワ回路を介して２段目の差動増幅器！におけるトラ
ンジスタＱ４のベースに導かれている。一方、トランジ
スタＱ５のベースには抵抗Ｒ１１を介して帰還回路ｅ２
が接続されており、これで帰還回路ｅ２から出力された
直流電圧がバイアス電位として与えられるようになって
いる。更に、差動増幅器ｌの一出力（トランジスタＱ５
のコレクタ電圧）は、トランジスタＱ６、定電流源■４
からなるホロワ回路を介して３段目の差動増幅器ｍの一
入力に導入されている。

３．４段目の差動増幅器ｍ、、ｎについては２段目の差
動増幅器！と同じで、４段目の差動増幅器ｎの一出力（
トランジスタＱｌｌのコレクタ電圧）は、トランジスタ
ロ１２、電流源Ｉ８からなるホロワ回路を通じて出力さ
れるようなっている。

なお、第２図に示す回路例を第１の従来例、第３に示す
回路例を第２の従来例とする。

〈発明が解決しようとする課題〉しかしながら、第１の従来例による場合にはバイアス回
路ｊが必要不可欠で、それ故、全体の回路構成が複雑化
するという欠点が指摘されている。

これに対して第２の従来例による場合には、バイアス回
路は必要としないものの、各段の差動増幅器は図示する
ように不平衡入力である故に、第１の従来例のものと比
較すると利得が低いという欠点がある。

本発明は上記事情に鑑みて創案されたものであり、その
目的とするところは、特別なバイアス回路を必要とせず
、しかも利得の低減を必要最小限に抑えることが可能な
リミッタアンプを提供することにある。

く課題を解決するための手段〉本発明にかかるリミッタアンプは、差動増幅器を直列に
０段接続したアンプ回路にオフセット消去用の帰還回路
を備えてあるリミッタアンプであって、一対のトランジ
スタの各ベースには帰還回路により生成された帰還電圧
がバイアス電位として与えられている１段目の差動増幅
器と、一対のトランジスタの一方のベースには１段目の
差動増幅器の一出力が不平衡入力として導入されている
一方、他方のベースには前記帰還電圧がバイアス電位と
して与えられている２段目の差動増幅器と、一対のトラ
ンジスタの各ベースには２段目の差動増幅器の二出力が
平衡入力として夫々導入されている３段目の差動増幅器
とを具備している。

〈作用〉帰還回路により生成された帰還電圧により１段目の差動
増幅器における一対のトランジスタがバイアスされる。

一方、ｎ段目の差動増幅器の出力にオフセットが現れる
と、１段目の差動増幅器の二入力は同じように変化する
ので、その出力にはオフセットの影響が現れない。ただ
、２段目の差動増幅器の二入力は違った変化をするので
、その出力にはオフセットの影響が現れ、３段目以降の
差動増幅器にてオフセットが抑え込まれることになる。

〈実施例〉以下、本発明にかかるリミッタアンプの一実施例を第１
図を参照して説明する。

ここに掲げるリミッタアンプは、ＦＭ復調回路の前段に
備えられているもので、４段の差動増幅器ａ１　ｂ、、
ｃ、、ｄを直列に接続したアンプ回路に抵抗Ｒ１２、コ
ンデンサＣからなる帰還回路ｅを備えた基本回路構成と
なっている。なお、入力信号αはコンデンサＣを介して
１段目の差動増幅器ａにおけるトランジスタＱ１のベー
スに導かれている。

１段目の差動増幅器ａは、一対のトランジスタＱ１、Ｑ
２、電流源■１、抵抗Ｒ２、Ｒ３とからなる回路であっ
て、トランジスタＱ１、Ｑ２の各ベースには抵抗Ｒ１、
ＲＩＯを介して帰還回路ｅが接続されており、これで帰
還回路ｅから出力された直流電圧がバイアス電位として
与えられるようになっている。また、１段目の差動増幅
器ａの一出力（トランジスタＱ２のコレクタ電圧）は、
トランジスタＱ３、電流源Ｉ２からなるホロワ回路を介
して２段目の差動増幅器すにおけるトランジスタＱ４の
ベースに導かれている。

２段目の差動増幅器すは、一対のトランジスタＱ４、Ｑ
５、抵抗Ｒ４、Ｒ５、電流源Ｉ３からなる回路であって
、トランジスタＱ５のベースには抵抗Ｒ’ｌｌを介して
帰還回路ｅが接続されており、これで帰還回路ｅから出
力された直流電圧がバイアス電位として与えられるよう
になっている。また、２段目の差動増幅器すの二出力（
トランジスタＱ５、Ｑ６のコレクタ電圧）は、トランジ
スタＱ６、Ｑ７、電流源■４、Ｉ５からなるホロワ回路
を夫々介して、３段目の差動増幅器Ｃにおけるトランジ
スタＱ８、Ｑ９の各ベースに夫々導入されている。

３段目の差動増幅器Ｃは、一対のトランジスタＱ８、Ｑ
９、抵抗Ｒ６、Ｒ７、電流源■６からなる回路であって
、二出力（トランジスタＱ８、Ｑ９のコレクタ電圧）は
４段目の差動増幅器ｄにおけるトランジスタＱ１２、Ｑ
１３の各ベースに夫々導入されている。

４段目の差動増幅器ｄは、一対のトランジスタＱ１２、
Ｑ１３、抵抗Ｒ８、Ｒ９、電流源Ｔ　１．０からなる回
路であって、−出力（トランジスタＱ１３のコレクタ電
圧）は、トランジスタＱ１４、電流源１１０からなるホ
ロワ回路を介して信号出力されるようになっている。

なお、帰還回路已における抵抗Ｒ１２、コンデンサＣ２
の定数は、出力に含まれる高周波成分を除去するに必要
な値に設定されている。

以上のように構成されたリミッタアンプの動作について
説明する。

オフセットによりトランジスタＱ１４のエミッタ電圧が
上昇したとすると、これに伴って帰還回路ｅにおけるコ
ンデンサＣ２の直流電圧が上昇する。と同時に、１段目
の差動増幅器ａのトランジスタＱ１、Ｑ２及び２段目の
差動増幅器すのトランジスタＱ５のベース電圧が上昇す
るが、トランジスタＱｌ、Ｑ２の各ベース電圧の変化は
互いに同じであるので、１段目の差動増幅器ａの出力は
変化しない。従って、トランジスタＱ１４のエミッタ電
圧が上昇したとしてもトランジスタＱ３のエミッタ電圧
に変化せず、２段目の差動増幅器すにおけるトランジス
タＱ４のベース電圧に変化はない。だが、トランジスタ
Ｑ５のベース電圧はオフセットにより上昇する。すると
、２段目の差動増幅器すの二出力には変化が現れ、トラ
ンジスタＱ６のベース電圧は上昇する一方、トランジス
タＱ７のベース電圧が下降する。これにより、３段目の
差動増幅器ＣのトランジスタＱ８のベース電圧は下降す
る一方、トランジスタＱ９のベース電圧は上昇する。同
様に、４段目の差動増幅器ｄのトランジスタＱ１２のベ
ース電圧は下降する一方、トランジスタＱ１３のベース
電圧は上昇する。その結果、トランジスタＱ１４のエミ
ッタ電圧は下降し、これでオフセットを抑え込まれるこ
とになる。

従って、本実施例によるリミッタアンプによる場合には
、第２図に示す回路例とは異なって特別なバイアス回路
を必要としない上に、第３図に示す回路例と比べると２
段目の入力が片側入力である分だけ、即ち、６ｄＢだけ
総合利得が下がるとはいえ、第２図に示す回路例よりは
品かに大きな総合利得を得ることができる。

なお、本発明にかかるリミッタアンプは如何なる種類の
差動増幅器でも適用可能なことは勿論のこと、３段以上
であれば差動増幅器の段数についても制限されない。

〈発明の効果〉以上、本発明にかかるリミッタアンプによる場合には、
回路構成上、特別なバイアス回路を必要とせず、しかも
利得の低減を最小限に抑えることができる。それ故、所
定の総合利得を得るにあたり差動増幅器の段数を必要以
上に増やす必要もないので、全体としての回路構成を簡
単化する上で非常に大きなメリットがある。

【図面の簡単な説明】

第１図は本発明にかかるリミッタアンプの一実施例を説
明するための図であって差動増幅器が４段の例の回路図
である。第２図及び第３図は従来のリミッタアンプを説
明するための図であって何れも第１図に対応する図であ
る。ａ・・・１段目の差動増幅器ｂ・・・２段目の差動増幅器・３段目の差動増幅器・帰還回路

Claims

【特許請求の範囲】

（１）差動増幅器を直列にｎ段接続したアンプ回路にオ
フセット消去用の帰還回路を備えてあるリミッタアンプ
において、一対のトランジスタの各ベースには帰還回路
により生成された帰還電圧がバイアス電位として与えら
れている１段目の差動増幅器と、一対のトランジスタの
一方のベースには１段目の差動増幅器の一出力が不平衡
入力として導入されている一方、他方のベースには前記
帰還電圧がバイアス電位として与えられている２段目の
差動増幅器と、一対のトランジスタの各ベースには２段
目の差動増幅器の二出力が平衡入力として夫々導入され
ている３段目の差動増幅器とを具備していることを特徴
とするリミッタアンプ。