KR20030059467A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20030059467A
KR20030059467A KR1020010088330A KR20010088330A KR20030059467A KR 20030059467 A KR20030059467 A KR 20030059467A KR 1020010088330 A KR1020010088330 A KR 1020010088330A KR 20010088330 A KR20010088330 A KR 20010088330A KR 20030059467 A KR20030059467 A KR 20030059467A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
film
insulating film
gettering
semiconductor device
Prior art date
Application number
KR1020010088330A
Other languages
English (en)
Inventor
박상종
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010088330A priority Critical patent/KR20030059467A/ko
Publication of KR20030059467A publication Critical patent/KR20030059467A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 반도체 기판상에 제1층간절연막을 형성한 후, 상기 제1층간절연막내에 금속배선을 형성하는 단계; 상기 제1층간절연막상에 게터링막을 형성하는 단계; 상기 게터링막 전면상에 제2층간절연막, 식각정지층 및 제3층간절연막을 적층하는 단계; 및 상기 제3층간절연막 및 제2층간절연막을 선택적으로 제거하여 트렌치와 비아홀을 형성하는 단계를 포함하며, 배리어막을 대신하여 게터링 특성이 있는 박막(게터링막)을 적용함으로써 유효 유전율값을 감소시켜 소자의 동작 속도 특성을 향상시킬 수 있는 것이다.

Description

반도체 소자의 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 동작속도와 신뢰성을 향상시키는 반도체 소자의 제조방법에 관한 것이다
종래 기술에 따른 반도체 소자의 제조방법에 있어서, 금속배선을 형성하는 데는 일반적으로 2가지 방법이 있는데, 우수한 전기적 특성을 얻을 수 있으며 제조비용이 적게 되는 다마신(damanscene) 공정을 적용하는 것이 확대되어 가고 있다.
특히, 듀얼 다마신(dual damascene) 공정으로 금속배선을 형성하는 경우에는, 도 1에 도시된 바와 같이, 금속배선(12)이 형성된 제1층간절연막(10)상에 배리어막(14)을 형성하고, 상기 배리어막(14)상에 비아홀(17:via hole)용 제2층간절연막(16)을 형성한다.
그다음, 상기 제2층간절연막(16)상에 식각정지층(18)과 트렌치(21:trench)용 제3층간절연막(20)을 형성한다. 여기서, 금속배선(12)은 구리를 사용하고, 층간절연막(10)(16)(20)은 저유전물질을 사용하는 것이 반도체 소자의 동작 속도 특성 향상을 위해 바람직하다.
이때, 유전율이 3.0 이하인 저유전율 물질을 층간절연막에 적용하기 위해선 주로 유기(organic)계 물질이 적용되고 있는데, 이러한 유기계 물질은 열적 특성상 아웃개싱(outgassing) 문제가 있다. 이를 해결하고 또한 구리의 높은 이동도(mobility)로 인한 구리 원자의 확산 방지를 위하여 상기와 같이 배리어막(barrier layer)을 형성한다.
이와 같이, 구리 및 저유전물질을 사용한 반도체 소자는 구리에 의한 저항값(R) 감소와 저유전물질로 인한 캐패시턴스(C)값 감소로 인하여 소자의 동작 속도가 향상되는 장점이 있다. 또한, 배리어막의 존재로 인하여 층간절연막의 유기계 물질의 아웃개싱 문제와 구리 원자의 확산 등을 방지하는 장점이 있다.
그러나, 상기 종래 기술에 따른 반도체 소자의 제조방법에 있어서는 다음과 같은 문제점이 있었다.
종래 기술에 있어서는, 층간절연막의 저유전율 물질의 아웃개싱과 구리 원자의 확산을 방지하기 위한 배리어막으로는 질화물 또는 탄화물을 사용한다. 그런데, 상기 질화물 또는 탄화물은 유전율이 5.0 이상으로 유효 유전율(effective k)값이 크기 때문에 반도체 소자의 동작 특성이 나빠지는 문제점이 있다.
이에, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 구리 원자 및 저유전물질에서 아웃개싱되는 물질을 게터링(gettering) 할 수 있는 막(layer)을 적용함으로써 캐패시턴스값을 낮추고 소자의 동작 속도 특성을 향상시키는 반도체 소자의 제조방법을 제공함에 있다.
도 1은 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명에 따른 반도체 소자의 제조방법에 있어서, 게터링막의 게터링 작용을 도시한 화학 구조식.
< 도면의 주요부분에 대한 부호의 설명 >
100: 제1층간절연막110: 콘택홀
120: 금속배선140: 게터링막
160: 제2층간절연막170: 비아홀
180: 제3층간절연막200: 제3층간절연막
210: 트렌치220: 하드마스크
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은, 반도체 기판상에 제1층간절연막을 형성한 후, 상기 제1층간절연막내에 금속배선을 형성하는 단계; 상기 제1층간절연막상에 게터링막을 형성하는 단계; 상기 게터링막 전면상에 제2층간절연막, 식각정지층 및 제3층간절연막을 적층하는 단계; 및 상기 제3층간절연막 및 제2층간절연막을 선택적으로 제거하여 트렌치와 비아홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체 소자의 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이고, 도 3은 본 발명에 따른 반도체 소자의 제조방법에 있어서, 게터링막의 게터링 작용을 도시한 화학 구조식이다.
본 발명에 따른 반도체 소자의 제조방법은, 도 2a에 도시된 바와 같이, 반도체 기판(미도시)상에 형성된 제1층간절연막(100)상에 포토레지스트 패턴(미도시)을 형성한 다음, 상기 포토레지스트 패턴(미도시)을 마스크로 상기 제1층간절연막(100)을 선택적으로 제거하여 콘택홀(110)을 형성한다.
그런다음, 금속배선용 물질층을 상기 콘택홀(110)을 매립할 수 있도록 상기 제1층간절연막(100) 상에 충분한 두께로 증착한 다음, CMP 공정 등으로 상기 금속배선용 물질층을 평탄화시켜 상기 제1층간절연막(100)속에 매립되는 형태의 금속배선(120)을 형성한다. 이때, 상기 금속배선용 물질로는 구리를 사용하고, 상기 제1층간절연막(100)을 비롯한 제2 및 제3층간절연막(160)(200)으로는 저유전율 물질을 사용하는 것이 각각 저항값과 캐패시턴스를 감소시키는데 바람직하다.
이어서, 상기 금속배선(120)이 형성된 제1층간절연막(100) 게터링(gettering) 특성을 나타내는 소정의 박막, 즉 게터링막(140; gettering layer)을 형성한다. 상기 게터링막(140)은 후술하는 바와 같이 구리 원자 및 저유전물질에서 아웃개싱(outgassing) 되는 물질을 게터링(gettering) 할 수 있는 박막으로서, 얇은 박막(film)에 댕글링 본드(dangling bond) 또는 넌브릿징 본드(nonbridging bond)를 형성하여 주므로써 가능하다.
상기 게터링막(140)을 형성하는 데 있어서, 먼저 댕글링 본드(danglingbond) 형성의 경우는 이산화규소(SiO2) 박막에 인(P)을 첨가하여 PSG (phospho-silicate-glass)막을 형성하는 방법이다. 상기 PSG, 즉 인규산유리는 산화막에 인(P)이 첨가된 것으로 절연특성이 양호하며 낮은 온도에서도 리플로우(reflow) 되는 특성을 갖는 물질이다.
또한, 상기 게터링막(140)을 형성하는 데 있어서, 넌브릿징 본드(nonbridging bond) 형성의 경우는 이산화규소(SiO2) 박막에 여분의 수소(extra hydrogen)를 첨가하거나, 또는 불소(F)를 첨가하여 SiOF를 형성하는 것이다.
상기와 같은 방법으로 형성된 게터링막(140)은, 도 3에 도시된 바와 같이, 구리 원자로 하여금 산소 원자와 결합하게 하여 구리 원자를 포획(capturing) 한다.
한편, 상기 게터링막(140)은 유전율이 4.0 이하로서 소자의 유효 유전율(effective k) 값을 낮추게 한다.
이어서, 도 2b에 도시된 바와 같이, 상기 게터링막(140) 전면상에 후술하는 바와 같이 상기 금속배선(120)을 일부 노출시키는 비아홀(170)이 형성될 제2층간절연막(160)을 저유전율 물질로 형성한다.
그다음, 상기 제2층간절연막(160)상에 식각정지층(180)을 형성하고, 상기 식각정지층(180) 상에 후술하는 바와 같이 트렌치(210)가 형성될 제3층간절연막(200)을 형성한다. 이때, 상기 제3층간절연막(200) 상에는 하드마스크(220)를 더 형성할 수 있다.
상기 식각정지층(180)은 후술하는 바와 같이 트렌치(210)를 형성할 목적으로 제3층간절연막(200)을 선택적으로 제거하는 경우 상기 제2층간절연막(160)까지 과도하게 식각되어 결함을 발생하는 것을 방지하기 위한 식각정지층(etch stop layer) 역할을 한다.
이어서, 도 2c에 도시된 바와 같이, 상기 하드마스크(220)상에 포토레지스트 패턴(미도시)을 형성한 다음, 상기 포토레지스트 패턴(미도시)을 마스크로 상기 제2층간절연막(160) 표면 일부가 노출되도록 상기 하드마스크(220)와 제3층간절연막(200) 및 식각정지층(180)을 선택적으로 제거하여 트렌치(210)를 형성한다.
계속하여, 상기 금속배선(120)이 노출되도록 상기 노출된 제2층간절연막(160) 일부를 선택적으로 제거하여 비아홀(170)을 형성하여 듀얼 다마신 패턴(dual damascene pattern)을 형성한다.
이후, 예정된 후속 공정을 진행하여 반도체 소자를 완성한다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 소자의 제조방법에 의하면, 배리어막을 대신하여 게터링 특성이 있는 박막(게터링막)을 적용함으로써 유효 유전율값을 감소시켜 소자의 동작 속도 특성을 향상시킬 수 있는 효과가 있다.

Claims (2)

  1. 반도체 기판상에 제1층간절연막을 형성한 후, 상기 제1층간절연막내에 금속배선을 형성하는 단계;
    상기 제1층간절연막상에 게터링막을 형성하는 단계;
    상기 게터링막 전면상에 제2층간절연막, 식각정지층 및 제3층간절연막을 적층하는 단계; 및
    상기 제3층간절연막 및 제2층간절연막을 선택적으로 제거하여 트렌치와 비아홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 게터링막은 이산화규소 박막에 댕글링 본드(dangling bond) 또는 넌브릿징 본드(nonbridging bond)를 구성하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020010088330A 2001-12-29 2001-12-29 반도체 소자의 제조방법 KR20030059467A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088330A KR20030059467A (ko) 2001-12-29 2001-12-29 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088330A KR20030059467A (ko) 2001-12-29 2001-12-29 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20030059467A true KR20030059467A (ko) 2003-07-10

Family

ID=32215901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088330A KR20030059467A (ko) 2001-12-29 2001-12-29 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20030059467A (ko)

Similar Documents

Publication Publication Date Title
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
US6800550B2 (en) Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon
KR100430472B1 (ko) 듀얼 다마신 공정을 이용한 배선 형성 방법
JP2002353310A (ja) 半導体素子の連結配線形成方法
US6815331B2 (en) Method for forming metal wiring layer of semiconductor device
KR20050110538A (ko) 유기성 플루오라이드 계열 완충 용액을 사용해서 반도체장치를 제조하는 방법들
JPH10116904A (ja) 半導体装置の製造方法
JP4717972B2 (ja) 集積回路の製造方法
KR100367695B1 (ko) 반도체소자의비아콘택형성방법
KR20030059467A (ko) 반도체 소자의 제조방법
KR100774802B1 (ko) 이온주입공정에 의한 저 유전상수를 갖는 층간 절연막형성방법
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR100475536B1 (ko) 반도체 소자의 제조 방법
JP4338748B2 (ja) 半導体装置の製造方法
KR100243279B1 (ko) 금속배선의 층간절연막 형성방법
KR100439111B1 (ko) 반도체소자의 금속배선 형성방법
JP2004072107A (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
KR100604414B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100226250B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100244713B1 (ko) 반도체 소자의 제조방법
KR100849773B1 (ko) 반도체 소자의 제조 방법
KR100265828B1 (ko) 반도체소자 제조방법
KR100415988B1 (ko) 반도체 장치의 비아홀 형성 방법
KR100648858B1 (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination