KR20030057622A - 분극특성을 향상시킨 강유전체 캐패시터 제조방법 - Google Patents

분극특성을 향상시킨 강유전체 캐패시터 제조방법 Download PDF

Info

Publication number
KR20030057622A
KR20030057622A KR1020010087695A KR20010087695A KR20030057622A KR 20030057622 A KR20030057622 A KR 20030057622A KR 1020010087695 A KR1020010087695 A KR 1020010087695A KR 20010087695 A KR20010087695 A KR 20010087695A KR 20030057622 A KR20030057622 A KR 20030057622A
Authority
KR
South Korea
Prior art keywords
lower electrode
ferroelectric capacitor
electrode
manufacturing
ferroelectric
Prior art date
Application number
KR1020010087695A
Other languages
English (en)
Other versions
KR100472724B1 (ko
Inventor
김남경
염승진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0087695A priority Critical patent/KR100472724B1/ko
Publication of KR20030057622A publication Critical patent/KR20030057622A/ko
Application granted granted Critical
Publication of KR100472724B1 publication Critical patent/KR100472724B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 높은 분극값을 갖는 강유전체 캐패시터 제조방법에 관한 것으로 이를 위한 본 발명은, 기판상에 제1 하부전극을 일축 결정방향으로 형성하는 단계; 상기 제1 하부전극상에 제2 하부전극을 상기 일축 결정방향으로 형성하는 단계; 및 상기 제2 하부전극상에 유전체를 상기 일축 결정방향으로 형성하는 단계를 포함하여 이루어진다.

Description

분극특성을 향상시킨 강유전체 캐패시터 제조방법{Method of fabricating Ferroelectric Random Access Memory with improved polarization characteristic}
본 발명은 강유전체 캐패시터 제조방법에 관한것으로 특히, 강유전체의 분극값을 향상시켜 캐패시터를 제조하는 방법에 관한것이다.
일반적으로, 반도체 메모리 소자에서 강유전체를 캐패시터에 사용함으로써 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(Refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다.
이러한 강유전체를 이용하는 강유전체 메모리 소자(Ferroelectric Random Access Memory; 이하 'FeRAM'이라 약칭함)는 비휘발성 메모리 소자(Nonvolatile Memory device)의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
이러한 FeRAM 소자의 유전체로는 페로브스카이트(Perovskite) 구조를 갖는 (Bi,La)4Ti3O12(이하 BLT), Bi4Ti3O12(이하, BTO), SrBi2Ta2O9(이하 SBT), SrxBiy(TaiNbj)2O9(이하 SBTN), BaxSr(1-x)TiO3(이하, BST), Pb(Zr,Ti)O3(이하 PZT) 와 같은 강유전체가 주로 사용되며, 이러한 강유전체는 상온에서 유전상수가 수백에서 수천에 이르고 두 개의 안정한 잔류분극(Remnant polarization; Pr) 상태를 갖고 있어 이를 박막화하여 비휘발성(Nonvolatile) 메모리 소자로의 응용이 실현되고 있다.
강유전체를 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 '1'과 '0'을 저장하는 히스테리시스 (Hysteresis) 특성을 이용한다.
BLT, BTO, SBT, SBTN 과 같은 강유전체는 그 유전율이 매우 높아서 메모리 소자의 셀 캐패시터로 사용되는 경우에 작은 캐패시터 면적에서도 충분한 정전용량을 확보할 수 있는 장점이 있다. 이 때문에 수 기가(giga) 비트급 메모리소자에서 셀 캐패시터로서 BLT, BTO, SBT, SBTN 박막을 이용한 강유전체 캐패시터에 관한 개발이 많이 이루어지고 있다.
강유전체 메모리 소자의 캐패시터 제조공정에서는, 유전체 형성 후, 유전체를 결정화시키는 고온의 열공정이 필수적인데 이와 같은 결정화 공정이 필요한 이유는, 강유전체가 다결정질 (Polycrystal)의 구조를 갖는 경우에, 높은 유전상수와 잔류 분극성질 등 강유전체로서의 성질을 제대로 가질 수 있기 때문이다.
그리고 고집적 강유전체 메모리소자의 안정적인 동작을 위해서는 스토리지노드 플러그의 안정성이 뒷받침 되어야 하는데, 이는 전술한 바와 같은 고온의 산소분위기에서 수행되는 결정화 공정과는 서로 양립할 수 없는 성질을 가지고 있다.
고온의 산소분위기에서 수행되는 결정화 공정은 스토리지노드 플러그의 열화를 초래하고, 이를 억제하기 위해서 저온에서 결정화공정을 수행하는 경우에는 강유전체의 결정화가 제대로 이루어지지 않아, 원하는 만큼의 높은 분극값을 가질 수 없어 강유전체로서의 성질을 제대로 나타내지 못하기 때문이다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 높은 분극값과 안정된 스토리지노드 플러그를 갖는 강유전체 캐패시터 제조방법을 제공함을 그 목적으로 한다.
도1 내지 도7은 본 발명의 일실시예에 따른 강유전체 캐패시터 제조공정을 도시한 도면
*도면의 주요부분에 대한 부호의 설명*
0 : 기판1 : 필드절연막
2 : 게이트전극3 : 스페이서
4 : 제1 층간절연막5 : 비트라인
6 : 제2 층간절연막7 : 폴리실리콘 플러그
8 : 배리어 메탈9 : 루테늄 전극
10 : 백금 전극11 : 강유전체
12 : 상부전극
상기한 목적을 달성하기 위한 본 발명은, 기판상에 제1 하부전극을 일축 결정방향으로 형성하는 단계; 상기 제1 하부전극상에 제2 하부전극을 상기 일축 결정방향으로 형성하는 단계; 및 상기 제2 하부전극상에 유전체를 상기 일축 결정방향으로 형성하는 단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
(Bi,La)4Ti3O12(이하, BLT), Bi4Ti3O12(이하, BTO) 강유전체는 강한 비등방성 (anisotropy)의 분극특성을 갖는데, c축으로는 약 5uC/cm2으로 매우 작은 반면에, a축으로는 약 50uC/cm2의 분극값을 갖는다. 따라서, 분극값이 증가된 BLT 또는 BTO 강유전체를 얻기 위해서는 c축 배향성은 억제하고 a축 배향성은 증가시켜야 한다.
a축 배향성이 증가된 강유전체를 얻기 위하여, 본 발명에서는 a축 방향으로성장된 루테늄을 시드레이어(seed layer)로 사용하고 그 위에, 백금 등과 같이 결정성이 우수한 귀금속물질을 이용하여 하부전극을 형성한다.
시드레이어로는 a축 방향으로 성장시킨 루테늄이외에도 CeO2, SrTiO3, LNO(LaNiO3), LAlO(LaAlO3), RTN(RuxTiyNz)등이 있지만, 현재의 대구경 웨이퍼 상에서 양산가능성이 있는 물질은 루테늄이외에는 많지 않은 실정이다.
백금은 방향성이 우수하지만 백극만으로 하부전극을 형성할 경우에는, 원하는 일축 방향을 갖게 하부전극을 형성하기가 용이하지 않다. 따라서, 일축방향을 갖는 루테늄을 시드레이어로 사용하고 그 상부에 백금을 형성하면, 루테늄과 동일한 축 방향을 갖는 백금 하부전극을 용이하게 형성할 수 있다.
따라서, 본 발명에서는 a축 방향으로 루테늄 전극을 형성하고,그 상부에 백금전극을 형성하되, 루테늄 전극의 결정방향과 결정부정합(Crystal mismatch)을 이루지 않고, a축 방향으로 성장된 백금전극을 형성하여 BLT 또는 BTO 강유전체의 분극값을 향상시켰다. BLT 와 BTO 이외에도, SBT, SBTN, PZT 등과 같은 강유전체와 Ta2O5, BST, STO 등과 같은 고유전체도 우선배향을 시키면 분극값이 증가하는 특성을 갖는다.
도1 내지 도7은 본 발명에 따른 강유전체 캐패시터의 제조공정을 도시한 도면으로 이를 참조하여 설명한다.
먼저, 폴리실리콘 플러그공정까지는 통상의 제조방법을 이용하여 형성하는데 도1과 도2를 참조하면, 필드산화막(1)이 형성된 반도체 기판(0)에 게이트전극(2)과스페이서(3)를 형성하고 드레인/소오스(미도시)를 형성한다.
이후, 제1 층간절연막(4)을 이용하여 비트라인 (5)까지 형성한 후에, 제2 층간절연막(6)을 형성한 다음, 제2 층간절연막(6)상에 감광막을 이용한 콘택마스크를 형성하고, 이 콘택마스크로 제2 층간절연막(6)를 식각하여 반도체기판(0)의 소정 표면이 노출되는 콘택홀을 형성한 후, 콘택홀을 포함한 제2 층간절연막(6)상에 폴리실리콘(7)을 매립한다.
이후, 도2에 도시된 바와 같이 에치백(Etch back) 공정을 수행하여, 폴리실리콘을 소정 깊이만큼 리세스(recess)시켜 콘택홀의 소정 부분에 매립되는 폴리실리콘플러그(7)를 형성한다.
그리고, 전면에 티타늄(Ti)을 증착하고 급속열처리(Rapid Thermal Process; RTP)하여 폴리실리콘플러그(7)의 실리콘(Si) 원자와 티타늄(Ti)의 반응을 유발시켜 폴리실리콘플러그(7)상에 티타늄실리사이드(Ti-silicide)(미도시)를 형성한다. 이 때,티타늄실리사이드는 폴리실리콘플러그(7)와 후속으로 형성될 하부전극과의 오믹 콘택(Ohmic contact)을 형성해 준다.
계속해서, 티타늄실리사이드상에 티타늄질화막(TiN)(8)을 형성한 후, 제1 층간절연막(12)의 표면이 노출될 때까지 티타늄질화막(8)을 화학적기계적연마 (Chemical Mechanical Polishing; CMP) 또는 에치백하여 콘택홀 내에만 잔류시킨다.
이 때 티타늄질화막(8)은 후속 열처리공정시, 하부전극으로부터 폴리실리콘플러그(7) 또는 반도체기판(0)으로 물질들이 확산하는 것을 방지하는 역할을 하는배리어 메탈이다.
이어서, 도3과 도4에 도시된 바와 같이 배리어 메탈(8)을 포함한 제2 층간절연막(6) 상에 하부전극을 형성한다. 본 발명의 일실시예에서는 (200) 방향으로 성장시킨 루테늄 전극(9)을 먼저 형성한다. 루테늄 전극은 시드레이어의 역할의 하게 되며 루테늄은 a축 방향이 (200)방향이기 때문에 (200) 방향을 갖는 루테늄을 먼저 형성한다.
(200)방향으로 성장시킨 루테늄전극(9)을 형성하고 나서, 그 상부에 백금전극(10)을 형성하는데, 상기 루테늄전극의 결정방향과 결정부정합을 이루지 않도록, (100) 방향으로 성장된 백금전극(10)을 형성한다. 백금의 경우, a축 방향이 (100)방향이다.
루테늄전극(9)과 백금전극(10)은 물리기상증착법 (Physical Vapor Deposition), 화학기상증착법 (Chemical Vapor Deposition) 또는 단원자증착법 (Atomic Layer Deposition)을 이용하여 형성하며, 두께는 100 ∼ 3000Å으로 한다.
전술한 PVD법, CVD법 또는 ALD법으로 루테늄 전극(9)과 백금전극(10)을 형성할때의 공정온도는 25 ∼ 700℃로 하며, 반응가스로는 O2, N2O, H2O2, N2+ O2, Ar, NH3등의 가스를 사용한다. PVD법으로 루테늄 전극(9)과 백금전극(10)을 형성하는 경우의 공정압력은 0.1m Torr ∼ 10 Torr로 하며, ALD법으로 루테늄 전극(9)과 백금전극(10)을 형성하는 경우의 반응에너지는 플라즈마를 이용할 수 있다.
이와 같이 하부전극을 형성한 이후에, 백금전극(10) 상에 BLT 또는 BTO 강유전체를 형성하는데, 스핀온(spin-on) 방법, PVD법, CVD법 또는 ALD법을 이용하여 a축 방향으로 우선배향(Preferred Orientation)시킨 강유전체(11)를 형성한다.
BLT, BTO 강유전체(11)를 스핀온 방법으로 형성할 경우에, BLT, BTO 강유전체는 핵 생성을 위한 급속열처리(Rapid Thermal Process : RTP) 공정과 결정립 성장을 위한 로(furnace) 열처리공정을 거쳐서 형성된다.
본 발명은 일축방향으로 성장시킨 하부전극을 이용하여 그 상부에 동일한 축방향으로 유전체를 형성하기 때문에 높은 분극값을 갖는 강유전체를 얻을 수 있으며, 이에 따라 후속 열처리공정에서 종래와 같은 고온의 필요치 않아, 고온으로 인한 플러그 열화현상을 억제할 수 있다.
핵생성을 위한 급속열처리 공정시에, 공정온도은 400 ∼ 650℃ 이며 승온속도(ramp-up rate)는 50℃/sec ∼ 300℃/sec 의 범위를 갖는다. 또한, RTP 공정에서 사용되는 반응가스로는 O2, N2, N2O, N2+ O2등의 가스를 사용한다
결정립성장을 위한 로 열처리는 400 ∼ 650℃의 온도와 상압에서 N2, Ar, Ne, He 등의 환원가스를 이용하여 수행된다.
BLT, BTO 강유전체(11)를 화학기상증착법을 이용하여 형성할 경우에, 반응가스로는 O2, N2, N2O, N2+ O2, Ar등의 가스를 사용하며, 형성온도는 200 ∼ 650℃의 범위를 갖고, 압력은 0.1m Torr ∼ 10 Torr로 한다.
이와 같이 BLT 또는 BTO 강유전체를 형성한 후에 강유전체(11)상에 상부전극(12)을 형성하는데, 상부전극을 형성하는 물질로는 백금(Pt), 이리듐(Ir), 이리듐산화막(IrOx), 루테늄(Ru), 루테늄산화막(RuOx) 텅스텐(W), 텅스텐질화막(WN), 텅스텐산화막(WOx) 또는 티타늄질화막(TiN)등을 사용한다.
이후에 상기 상부전극, 강유전체, 하부전극을 패터닝하여 캐패시터 제조공정을 완료한다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
본 발명을 강유전체 캐패시터 제조에 적용하게 되면, 비교적 저온에서도 큰 분극값을 갖는 강유전체 캐패시터를 제조할 수 있어, 강유전체 메모리소자의 특성이 향상되는 효과가 있다.

Claims (12)

  1. 기판상에 제1 하부전극을 일축 결정방향으로 형성하는 단계;
    상기 제1 하부전극상에 제2 하부전극을 상기 일축 결정방향으로 형성하는 단계; 및
    상기 제2 하부전극상에 유전체를 상기 일축 결정방향으로 형성하는 단계
    를 포함하는 강유전체 캐패시터 제조방법.
  2. 제1항에 있어서,
    상기 제1 하부전극은 루테늄인 것을 특징으로 하는 강유전체 캐패시터 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 하부전극은 백금인 것을 특징으로 하는 강유전체 캐패시터 제조방법.
  4. 제1항 또는 제3항에 있어서,
    상기 유전체는 BLT 또는 BTO 인 것을 특징으로 하는 강유전체 캐패시터 제조방법.
  5. 제1항에 있어서,
    상기 제2 하부전극상에 유전체를 일축방향으로 형성하는 단계는
    열처리 공정을 포함하며, 상기 열처리 공정시 온도는 400 ∼ 650℃ 인 것을 특징으로 하는 강유전체 캐패시터 제조방법.
  6. 제2항에 있어서,
    상기 제1 하부전극은
    화학기상증착법, 물리기상증착법 또는 단원자증착법 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 강유전체 캐패시터 제조방법.
  7. 제6항에 있어서,
    상기 제1 하부전극의 두께는 100 ∼ 3000Å 인 것을 특징으로 하는 강유전체 캐패시터 제조방법.
  8. 제3항에 있어서,
    상기 제2 하부전극은
    화학기상증착법, 물리기상증착법 또는 단원자증착법 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 강유전체 캐패시터 제조방법.
  9. 제8항에 있어서,
    상기 제2 하부전극의 두께는 100 ∼ 3000Å 인 것을 특징으로 하는 강유전체 캐패시터 제조방법.
  10. 제6항 또는 제8항에 있어서,
    공정온도는 400 ∼ 650℃ 이고, 반응가스는 O2, N2O, H2O2, N2+ O2, Ar, NH3인 것을 특징으로 하는 강유전체 캐패시터 제조방법.
  11. 제6항 또는 제8항에 있어서,
    상기 물리기상증착법을 이용하는 경우에,
    공정압력은 0.1m Torr ∼ 10 Torr 인 것을 특징으로 하는 강유전체 캐패시터 제조방법.
  12. 제6항 또는 제8항에 있어서,
    상기 단원자증착법을 이용하는 경우에,
    반응에너지는 플라즈마를 이용하는 것을 특징으로 하는 강유전체 캐패시터 제조방법.
KR10-2001-0087695A 2001-12-29 2001-12-29 분극특성을 향상시킨 강유전체 캐패시터 제조방법 KR100472724B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087695A KR100472724B1 (ko) 2001-12-29 2001-12-29 분극특성을 향상시킨 강유전체 캐패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087695A KR100472724B1 (ko) 2001-12-29 2001-12-29 분극특성을 향상시킨 강유전체 캐패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20030057622A true KR20030057622A (ko) 2003-07-07
KR100472724B1 KR100472724B1 (ko) 2005-03-08

Family

ID=32215395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0087695A KR100472724B1 (ko) 2001-12-29 2001-12-29 분극특성을 향상시킨 강유전체 캐패시터 제조방법

Country Status (1)

Country Link
KR (1) KR100472724B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191133A (ja) * 1994-11-10 1996-07-23 Sony Corp 半導体素子のキャパシタ構造及びその作製方法
KR100324587B1 (ko) * 1998-12-24 2002-04-17 박종섭 고온 열처리로 인한 전극의 특성 저하를 방지할 수 있는 강유전체 캐패시터 제조 방법
JP2001107238A (ja) * 1999-07-28 2001-04-17 Sharp Corp プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法
JP2001332514A (ja) * 2000-05-23 2001-11-30 Sony Corp 配向性金属薄膜の成膜方法及び配向性金属薄膜を有する機能素子

Also Published As

Publication number Publication date
KR100472724B1 (ko) 2005-03-08

Similar Documents

Publication Publication Date Title
US6162744A (en) Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6352898B2 (en) Method of manufacturing a semiconductor memory device incorporating a capacitor therein
US20020125524A1 (en) Semiconductor device and method of manufacturing same
US20050255663A1 (en) Semiconductor device and method of manufacturing the same
US6756261B2 (en) Method for fabricating capacitors in semiconductor devices
JP2001127258A (ja) 半導体装置およびその製造方法
US20050070043A1 (en) Semiconductor device and method for manufacturing the same
WO2005036612A2 (en) Ferroelectric capacitor with a complex-oxide hard-mask top electrode and method for manufacturing the same
KR100472724B1 (ko) 분극특성을 향상시킨 강유전체 캐패시터 제조방법
JP4289843B2 (ja) 半導体素子のキャパシタ製造方法
US20050274999A1 (en) Semiconductor device and method of manufacturing the same
KR100443362B1 (ko) 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법
KR100448233B1 (ko) 텅스텐 플러그를 구비한 강유전체 캐패시터 제조방법
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same
KR100390837B1 (ko) 캐패시터 제조 방법
KR100772707B1 (ko) 강유전체 메모리 소자의 캐패시터 및 그 제조방법
KR100388465B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR20030054054A (ko) 강유전체 메모리소자의 캐패시터 제조방법
KR100353809B1 (ko) 강유전체 캐패시터의 제조 방법
KR20020045157A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100448242B1 (ko) 반도체 소자의 캐패시터 상부전극 제조방법
KR100517907B1 (ko) 반도체 소자의 강유전체 캐패시터 제조방법
JP4167792B2 (ja) 半導体装置及びその製造方法
KR20010113111A (ko) 초고압 열처리를 이용한 커패시터 형성방법
KR100388466B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee