KR20030053694A - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR20030053694A KR20030053694A KR1020010083642A KR20010083642A KR20030053694A KR 20030053694 A KR20030053694 A KR 20030053694A KR 1020010083642 A KR1020010083642 A KR 1020010083642A KR 20010083642 A KR20010083642 A KR 20010083642A KR 20030053694 A KR20030053694 A KR 20030053694A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- thin film
- lower thin
- reflective layer
- etched
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 72
- 239000010409 thin film Substances 0.000 claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000008569 process Effects 0.000 claims abstract description 21
- 238000011065 in-situ storage Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- 230000003667 anti-reflective effect Effects 0.000 claims description 30
- 239000002861 polymer material Substances 0.000 claims description 21
- 239000010408 film Substances 0.000 claims description 12
- 235000011194 food seasoning agent Nutrition 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000011109 contamination Methods 0.000 abstract description 8
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 239000006117 anti-reflective coating Substances 0.000 abstract description 3
- 239000006227 byproduct Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체소자의 제조방법을 제공한다. 본 발명은 반도체 기판 상에 하부 박막을 적층하고 그 위에 유기 비반사층을 적층시키고 콘택홀을 위한 감광막의 패턴을 형성시킨다. 이후, 하나의 식각챔버에서 인시튜 상태로 상기 유기 비반사층을 O2/N2계열 플라즈마에 의해 식각시키고 상기 하부 박막을 C-F 계열 플라즈마에 의해 건식 식각시킨다. 따라서, 상기 하부 박막에 콘택홀의 최종 패턴이 형성된다. 더욱이, 상기 유기 비반사층의 식각 전에 상기 C-F 계열 플라즈마에 의해 상기 식각챔버의 내측벽에 고분자 물질을 증착시키고, 상기 유기 비반사층의 식각 때에 상기 고분자 물질을 식각시키며 상기 하부 박막의 식각 때에 상기 고분자 물질을 증착시킨다.
따라서, 본 발명은 식각챔버의 추가 구입이 불필요하므로 경제적 비용부담이 경감된다. 또한, 공정 단순화와 생산성 향상이 가능하다. 그리고 상기 고분자 물질에 의한 반도체 기판의 오염이 방지될 수 있다. 그 결과, 제품의 수율을 향상시키고 설비의 가동율을 향상시킨다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 기판의 유기 비반사층과 하부 박막을 인시튜(In-Situ) 상태로 식각시키면서 반응 부산물의 오염을 방지시키도록 한 반도체소자의 제조방법에 관한 것이다.
일반적으로, 반도체소자의 고집적화 추세에 따라 패턴의 미세화가 요구된다.이를 위해 기존의 노광장치에 의한 사진식각기술 대신에 딥유브이(Deep Ultra Violet: DUV)를 광원으로 이용한 새로운 노광장치에 의한 사진식각기술이 채택되어 왔다.
상기 딥유브이 광원을 이용한 사진식각기술에서 하부 박막에 의한 반사 문제가 패턴의 선폭 변화 및 임계 선폭(CD: Critical Dimension) 제어에 영향을 주므로 반도체소자의 동작 및 생산 수율에 직접적으로 영향을 미치는 중요한 요인으로 대두되고 있다. 이와 같은 하부 박막의 막질 특성에 의한 반사 문제를 해결하는 방안의 하나로 비반사층(Anti-Reflected Coating)을 도입하는 방안이 제시되었다.
상기 비반사층은 감광막의 하부에서 상기 하부 박막의 그레인(Grain) 등에 의한 입사광의 산란 및 정재파(Standing Wave) 효과의 발생을 방지하는 역할을 담당한다. 또한, 상기 정재파 효과에 의한 패턴 낫칭(Notching) 효과를 완화시켜 안정된 미세 패턴을 형성 가능하게 한다.
상기 비반사층은 유기 비반사층과 무기 비반사층으로 대별될 수 있다. 상기 무기 비반사층은 비반사층의 두께를 조절함으로써 상기 하부 박막과 상기 비반사층 사이에서 반사한 반사광과, 상기 비반사층과 그 위의 감광막 패턴 사이에서 반사한 반사광을 상쇄 간섭시켜 상기 하부 박막으로부터의 반사광을 줄인다. 상기 유기 비반사층은 상기 하부 박막으로부터 반사되는 광원의 광을 흡수함으로써 반사광을 줄인다.
이러한 비반사층의 도입은 감광막의 패턴을 식각 마스크로 이용하여 상기 하부 박막의 식각공정 이전에 상기 비반사층의 식각공정을 식각하여 상기 하부 박막을 노출시키는 식각공정을 수반하는 것을 필요로 한다. 상기 비반사층의 식각공정은 상기 하부 박막의 식각공정과는 별도의 장비 및 별도의 식각 가스를 사용함으로써 가능하다.
종래에는 도 1에 도시된 바와 같이, 먼저, 반도체 기판(10) 상에 식각 대상인 하부 박막(20)을 적층시키고, 상기 하부 박막(20) 상에 유기 비반사층(30)을 적층시키고, 상기 유기 비반사층(30) 상에 도 3의 콘택홀(21)에 해당하는 개구부(41)를 갖는 감광막(40)의 패턴을 형성시킨다. 따라서, 상기 개구부(41)에서 상기 비반사층(30)이 노출된다.
그런 다음, 도 2에 도시된 바와 같이, 상기 감광막(40)의 패턴을 식각 마스크로 이용하여 상기 유기 비반사층(30)을 CF4/O2계열의 혼합 식각가스로부터 여기된 플라즈마(51)에 의해 건식 식각시킨다. 이때, 상기 유기 비반사층(30)이 식각되고 나면, 상기 하부 박막(20)이 노출됨으로써 상기 하부 박막(20)도 상기 플라즈마(51)에 의해 일부 두께(D)만큼 식각된다. 한편, 상기 유기 비반사층(30)을 식각시키는 상기 혼합 가스에 의한 플라즈마(51)로는 상기 하부 박막(20), 예를 들어 산화막을 원하는 프로파일 또는 선택비를 확보하는 것이 어렵다. 이로써, 상기 하부 박막(20)을 식각하기 위해서는 C-F 계열의 식각가스를 사용하는 식각공정이 별도로 진행되어야 한다.
이어서, 도 3에 도시된 바와 같이, 상기 감광막(40)의 패턴을 식각 마스크로 이용하여 상기 하부 박막(20)을 C-F 계열의 식각가스로부터 여기된 플라즈마(53)에의해 건식 식각시킨다. 따라서, 상기 하부 박막(20)에 콘택홀(21)의 최종 패턴이 형성된다.
그런데, 종래에는 상기 유기 비반사층(30)이 식각챔버(도시 안됨)에서 식각될 때, 반응 부산물이 생성되어서 상기 챔버의 내측벽에 증착되는데, 상기 반응 부산물이 약하고 무른 다공성 고분자물질의 성질을 가지므로 상기 반응 부산물의 일부분이 파티클(Particle)의 형태로 상기 챔버의 내측벽으로부터 상기 반도체 기판으로 떨어지기 쉽다. 반면에, 상기 하부 박막(20)인 산화막이 상기 챔버에서 식각 때에도, 반응 부산물이 생성되어서 상기 챔버의 내벽에 증착되지만, 상기 반응 부산물은 단단하고 치밀한 구조를 가지며 상기 유기 비반사층(30)의 식각 때에 생성되는 반응 부산물과는 전혀 다르다. 그 결과, 상기 반도체 기판이 상기 파티클에 의해 오염될 가능성이 높다. 이는 제품의 양품 수율 저하를 가져오고, 상기 챔버의 정기 보수주기를 단축시킴으로써 설비의 가동율을 저하시킨다.
이를 해결하기 위해서는 도 4에 도시된 바와 같이, 상기 하부 박막(20)을 식각하기 위한 식각챔버(61)에 추가하여 상기 유기 비반사층(30)을 식각하기 위한 고가의 식각챔버(63)가 필요하다.
그러나, 2개의 식각챔버(61),(63)가 사용되므로 경제적 부담이 가중되고 나아가 생산비용이 증가한다. 더욱이, 상기 별도의 식각챔버가 추가 설치되면, 상기 하부 박막(20)과 상기 유기 비반사층(30)의 식각을 위해서는 상기 반도체 기판(10)이 각각의 챔버(61),(63) 사이에서 반송되어야 하므로 주변 대기에 의한 반도체 기판(10)의 오염 가능성이 높아질 뿐만 아니라 상기 챔버(61),(63)간의 반송에 따른 공정 단계가 증가하고 공정 시간이 길어지므로 생산성이 저하된다.
또한, 상기 유기 비반사층(30)의 식각이 되고 나면, 상기 유기 비반사층(30)의 식각가스인 CF4/O2계열의 혼합 가스의 잔류물이 상기 노출된 하부 박막(20)에 잔류할 가능성이 높고, 상기 잔류물이 상기 하부 박막(20)의 식각가스인 C-F 계열의 식각가스와 재반응할 수 있으므로 상기 하부 박막(20)의 식각 단계에서 상기 하부 박막(20)의 식각 불량 또는 오염이 유발될 수가 있다.
따라서, 본 발명의 목적은 하나의 챔버에서 상기 유기 비반사층과 그 아래의 하부 박막을 각각 플라즈마 식각시킴으로써 챔버의 추가 구입에 따른 경제적 부담의 가중을 경감시키도록 한 반도체소자의 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 공정 단순화와 생산성 향상을 이루도록 한 반도체 소자의 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 반도체 기판의 오염을 방지하도록 한 반도체소자의 제조방법을 제공하는데 있다.
도 1 내지 도 3은 종래의 반도체소자의 제조방법을 나타낸 단면 공정도.
도 4는 종래의 반도체소자의 제조방법에 적용된 2개의 식각챔버를 나타낸 예시도.
도 5 내지 도 7은 본 발명에 의한 반도체소자의 제조방법을 나타낸 단면 공정도.
도 8은 본 발명에 의한 반도체소자의 제조방법에 적용된 인시튜 상태의 식각을 나타낸 플로우차트.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체소자의 제조방법은
반도체 기판 상에 하부 박막을 적층하고 그 위에 유기 비반사층을 적층시킨후 상기 유기 비반사층 상에 개구부를 갖는 감광막의 패턴을 형성시키는 단계; 및
상기 감광막을 식각 마스크로 이용하여 하나의 식각챔버에서 인시튜 상태로 상기 유기 비반사층을 O2/N2계열 플라즈마에 의해 식각시키고, 연이어 상기 하부 박막을 C-F 계열 플라즈마에 의해 식각시키는 단계를 포함하는 반도체소자의 제조방법.
바람직하게는, 상기 유기 비반사층을 식각시키기 전에 상기 식각챔버의 내측벽에 시즈닝(Seasoning) 공정에 의해 상기 C-F 계열 플라즈마에 의해 고분자 물질을 증착시킬 수 있다.
바람직하게는, 상기 유기 비반사층을 식각시킴과 아울러 상기 내측벽에 증착된 고분자 물질을 일정 두께 식각시킨다.
바람직하게는, 상기 하부 박막을 식각시킴과 아울러 상기 식각된 고분자 물질 상에 동일한 재질의 고분자 물질을 증착시킨다.
이하, 본 발명에 의한 반도체소자의 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.
도 5 내지 도 7은 본 발명에 의한 반도체소자의 제조방법을 나타낸 단면 공정도이고, 도 8은 본 발명에 의한 반도체소자의 제조방법에 적용된 인시튜 상태의 식각을 나타낸 플로우차트이다.
먼저, 단계(S10)에서는 도 5에 도시된 바와 같이, 반도체 기판(10) 상에 식각 대상인 하부 박막(20)을 적층시키고, 상기 하부 박막(20) 상에 유기 비반사층(30)을 적층시키고, 상기 유기 비반사층(30) 상에 도 6의 콘택홀(21)에 해당하는 개구부(41)를 갖는 감광막(40)의 패턴을 형성시킨다. 따라서, 상기 개구부(41)에서 상기 비반사층(30)이 노출된다.
그런 다음, 더미(Dummy) 기판을 상기 식각챔버에 투입하지 않은 상태에서 C-F 계열 플라즈마(71), 예를 들어 Co/C4F8플라즈마에 의해 일정시간 동안 시즈닝(Seasoning)공정을 진행시킨다. 이때, 상기 식각챔버의 세정된 내측벽에 일정량의 단단하고 치밀한 구조의 고분자 물질이 증착된다. 한편, 상기 더미 기판을 상기 식각챔버에 투입한 상태에서 상기 시즈닝공정을 진행시키는 것도 가능하다.
단계(S20)에서는 상기 시즈닝공정이 완료되고 난 후 상기 유기 비반사층(30)의 플라즈마 식각과, 상기 하부 박막(20)의 플라즈마 식각을 인시튜(In-Situ) 상태로 진행시킨다.
이를 좀 더 상세히 언급하면, 단계(S21)에서는 도 6에 도시된 바와 같이, 상기 시즈닝공정이 완료되고 난 후, 상기 반도체 기판(10)을 상기 식각챔버(도시 안됨)에 투입시키고 나서 상기 감광막(40)의 패턴을 식각 마스크로 이용하여 상기 유기 비반사층(30)을 O2/N2계열의 혼합 식각가스로부터 여기된 플라즈마(73)에 의해 건식 식각시킨다. 이때, 상기 식각챔버의 내측벽에 증착된 고분자 물질의 층이 상기 플라즈마(73)의 드라이 클리닝에 의해 식각됨으로써 얇아진다.
또한, 상기 유기 비반사층(30)이 식각되고 나면, 상기 하부 박막(20)이 노출됨으로써 상기 하부 박막(20)도 상기 플라즈마(73)에 의해 일부 두께(D1)만큼 식각된다.
단계(S20)의 단계(S23)에서는 도 7에 도시된 바와 같이, 상기 유기 비반사층(30)의 식각이 완료된 후, 상기 반도체 기판(10)을 인시튜(In-Situ) 상태, 즉 상기 식각챔버에서 다른 식각챔버로 반송시키지 않고 상기 식각챔버에 그대로 놓아두며 시간적인 지체없이 연이어 상기 하부 박막(20)을 C-F 계열 플라즈마(75), 예를 들어 Co/C4F8플라즈마에 의해 건식 식각시킨다. 따라서, 상기 하부 박막(20)에 콘택홀(21)의 최종 패턴이 형성된다.
이때, 상기 시즈닝(Seasoning) 공정 때에 상기 식각챔버의 내측벽에 증착되었던 단단하고 치밀한 구조의 고분자 물질 상에 동일한 재질의 고분자 물질이 증착되므로 상기 식각챔버의 내측벽 상의 고분자 물질이 두껍게 형성된다.
이와 같이, 상기 고분자 물질의 식각, 증착이 상기 식각챔버에 반도체 기판을 투입할 때마다 반복되므로 여러장의 반도체 기판을 식각처리하더라도 상기 식각챔버의 내측벽에 고분자 물질이 두껍게 증착하는 것이 억제되고 상기 고분자 물질로 인한 상기 반도체 기판의 오염 가능성이 낮아진다. 그 결과, 상기 식각챔버의 정기 보수주기가 연장되므로 설비의 가동율이 향상된다.
따라서, 본 발명은 하나의 동일 식각챔버에서 인시튜 상태로 상기 유기 비반사층과 그 아래의 하부 박막을 각각의 서로 다른 플라즈마에 의해 건식 식각시킨다. 그 결과, 식각챔버의 추가 구입이 불필요하므로 경제적 비용부담이 경감된다. 또한, 공정 단순화와 생산성 향상이 가능하다. 그리고 상기 하부 박막의 식각에 따라 생성된 고분자 물질을 상기 유기 비반사층의 식각과 함께 식각시킬 수 있으므로 상기 반도체 기판의 오염이 방지될 수 있다. 이는 제품의 수율을 향상시키고 설비의 가동율을 향상시킨다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체소자의 제조방법은 반도체 기판 상에 하부 박막을 적층하고 그 위에 유기 비반사층을 적층시키고 콘택홀을 위한 감광막의 패턴을 형성시킨다. 이후, 하나의 식각챔버에서 인시튜 상태로 상기 유기 비반사층을 O2/N2계열 플라즈마에 의해 식각시키고 상기 하부 박막을 C-F 계열 플라즈마에 의해 건식 식각시킨다. 따라서, 상기 하부 박막에 콘택홀의 최종 패턴이 형성된다.
더욱이, 본 발명은 상기 유기 비반사층의 식각 전에 상기 C-F 계열 플라즈마에 의해 상기 식각챔버의 내측벽에 고분자 물질을 증착시키고, 상기 유기 비반사층의 식각 때에 상기 고분자 물질을 식각시키며 상기 하부 박막의 식각 때에 상기 고분자 물질을 증착시킨다.
따라서, 본 발명은 식각챔버의 추가 구입이 불필요하므로 경제적 비용부담이 경감된다. 또한, 공정 단순화와 생산성 향상이 가능하다. 그리고 상기 고분자 물질에 의한 반도체 기판의 오염이 방지될 수 있다. 그 결과, 제품의 수율을 향상시키고 설비의 가동율을 향상시킨다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.
Claims (4)
- 반도체 기판 상에 하부 박막을 적층하고 그 위에 유기 비반사층을 적층시킨 후 상기 유기 비반사층 상에 개구부를 갖는 감광막의 패턴을 형성시키는 단계; 및상기 감광막을 식각 마스크로 이용하여 하나의 식각챔버에서 인시튜 상태로 상기 유기 비반사층을 O2/N2계열 플라즈마에 의해 식각시키고, 연이어 상기 하부 박막을 C-F 계열 플라즈마에 의해 식각시키는 단계를 포함하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 유기 비반사층을 식각시키기 전에 상기 식각챔버의 내측벽에 시즈닝(Seasoning) 공정에 의해 상기 C-F 계열 플라즈마에 의해 고분자 물질을 증착시키는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 2 항에 있어서, 상기 유기 비반사층을 식각시킴과 아울러 상기 내측벽에 증착된 고분자 물질을 일정 두께 식각시키는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 3 항에 있어서, 상기 하부 박막을 식각시킴과 아울러 상기 식각된 고분자 물질 상에 동일한 재질의 고분자 물질을 증착시키는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0083642A KR100418121B1 (ko) | 2001-12-22 | 2001-12-22 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0083642A KR100418121B1 (ko) | 2001-12-22 | 2001-12-22 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030053694A true KR20030053694A (ko) | 2003-07-02 |
| KR100418121B1 KR100418121B1 (ko) | 2004-02-14 |
Family
ID=32212356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0083642A KR100418121B1 (ko) | 2001-12-22 | 2001-12-22 | 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100418121B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688776B1 (ko) * | 2004-12-27 | 2007-03-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 시즈닝 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03291929A (ja) * | 1990-04-09 | 1991-12-24 | Nippon Telegr & Teleph Corp <Ntt> | ドライエッチング方法 |
| KR0167060B1 (ko) * | 1995-10-27 | 1999-02-01 | 김광호 | 반도체 건식에칭방법 |
| KR970052727A (ko) * | 1995-12-16 | 1997-07-29 | 김주용 | 인 슈트(In-Situ)공정에 의한 폴리실리콘막/산화막/폴리실리콘막의 다층박막 식각 방법 |
| JP3219149B2 (ja) * | 1999-08-31 | 2001-10-15 | プロモス テクノロジー インコーポレイテッド | ボトル型ディープトレンチの製造方法 |
-
2001
- 2001-12-22 KR KR10-2001-0083642A patent/KR100418121B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688776B1 (ko) * | 2004-12-27 | 2007-03-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 시즈닝 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100418121B1 (ko) | 2004-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101184956B1 (ko) | 다수의 마스킹 단계를 이용하여 임계 치수를 감소시키는 방법 | |
| US6884734B2 (en) | Vapor phase etch trim structure with top etch blocking layer | |
| US7358111B2 (en) | Imageable bottom anti-reflective coating for high resolution lithography | |
| US7977242B2 (en) | Double mask self-aligned double patterning technology (SADPT) process | |
| US7785484B2 (en) | Mask trimming with ARL etch | |
| US7635649B2 (en) | Method for manufacturing semiconductor device | |
| US7390753B2 (en) | In-situ plasma treatment of advanced resists in fine pattern definition | |
| JP7382512B2 (ja) | 照射フォトレジストパターニングのための統合乾式プロセス | |
| JP3003657B2 (ja) | 半導体装置の製造方法 | |
| CN115362414A (zh) | 用于增强euv光刻性能的暴露前光致抗蚀剂固化 | |
| JP2023531102A (ja) | フォトレジストの乾式裏面及びベベルエッジ洗浄 | |
| US20020052107A1 (en) | Wiring forming method | |
| CN100472730C (zh) | 半导体装置的制造方法和制造系统 | |
| KR100464579B1 (ko) | 반도체 장치 제조 방법 | |
| KR100418121B1 (ko) | 반도체소자의 제조방법 | |
| CN101169600A (zh) | 半导体制造中去除钛或氮化钛层上的光刻胶的方法 | |
| US7195716B2 (en) | Etching process and patterning process | |
| US7435681B2 (en) | Methods of etching stacks having metal layers and hard mask layers | |
| CN102141742A (zh) | 修整光致抗蚀剂图案的方法 | |
| US20240036474A1 (en) | Control of metallic contamination from metal-containing photoresist | |
| JP3802900B2 (ja) | レジストパターン形成方法および半導体装置の製造方法 | |
| JPH1174274A (ja) | 配線形成法 | |
| KR19980048845A (ko) | 반도체소자의 패턴형성방법 | |
| KR100807521B1 (ko) | 반도체 소자 제조 방법 | |
| KR100436772B1 (ko) | 반도체소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080103 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |