JPH03291929A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH03291929A
JPH03291929A JP9217690A JP9217690A JPH03291929A JP H03291929 A JPH03291929 A JP H03291929A JP 9217690 A JP9217690 A JP 9217690A JP 9217690 A JP9217690 A JP 9217690A JP H03291929 A JPH03291929 A JP H03291929A
Authority
JP
Japan
Prior art keywords
etching
gas
insulating film
composition ratio
silicon insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9217690A
Other languages
English (en)
Inventor
Masakatsu Kimizuka
君塚 正勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP9217690A priority Critical patent/JPH03291929A/ja
Publication of JPH03291929A publication Critical patent/JPH03291929A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [a業上の利用分野] 本発明は、ドライエツチング方法に係り、特に、半導体
基体上にシリコン絶縁膜をドライエツチング法を用いて
加工する際における半導体基体内部へのプラズマ照射損
傷の少ないドライエツチング方法に関するものである。
[従来の技術] 半導体デバイスの高集積化に伴ってプラズマを利用した
ドライエツチング技術が広く利用されている。LSI製
造プロセスにおいて、アクティブ領域形成工程、コンタ
クトホール加工工程などでは、半導体基体上に堆積した
シリコン絶縁膜を、反応性イオンエツチング(以下RI
Eと略称する)を用いて加工している。これらの工程に
おいて、RIEによりシリコン絶縁膜を選択エッチング
する際には、膜厚の不均一性および加工特性の変動等を
補償するために、必ず、オーバーエツチングを行う、こ
のとき、半導体基板はオーバーエツチング時間だけプラ
ズマにさらされることになる。RIEの場合には比較的
高いエネルギーを有するイオンが基板に照射されるため
に、基板表面近傍にはダメージ層が発生し易い。このよ
うなダメージ層があると、半導体基板中で励起されたキ
ャリアがバルク中を移動するとき、キャリアは、そこで
捕捉され、エレクトロン・ホールベアとなって再結合し
、消滅する。その結果、ライフタイムは劣化し、デバイ
スの製造歩留りは低下する。
このようなプラズマ照射ダメージの影響を避けるために
、従来から行われている方法に、ドライエツチングとウ
ェットエツチングを組合せたものがある。すなわち、シ
リコン絶縁膜加工の大半をRIEで行い、残膜の加工を
ウェットエツチングで行い、基板へのプラズマ照射ダメ
ージを避けている。
しかし、この方法には、ウェットエツチングの制御性が
悪いこと、バタン側壁のアンダーカットは避けられない
ことなどの欠点があり、サブミクロン領域の高精度加工
を要する工程への適用は不可能である。
また、プラズマ照射ダメージの影響を極力少なくするた
めに、RIEのエツチング条件の最適化の検討が多方面
で進められているが、良好な結果は報告されていない。
[発明が解決しようとする課題] 本発明の目的は、デバイス特性へのプラズマ照射ダメー
ジの影響を低減し、半導体装置の歩留り向上に寄与し得
るドライエツチング方法を提供することにある。
ci*aを解決するための手段] 本発明のドライエツチング方法は、半導体基体上にシリ
コン絶縁膜を堆積する工程と、このシリコン絶縁膜上に
レジストを塗布する工程と、リングラフィ工程により所
定のレジストパターンを形成する工程と、前記レジスト
パターンをマスクとして、前記シリコン絶縁膜をドライ
エツチングする工程とを少なくとも有する半導体装置の
製造方法において、前記エツチングを、ハロゲン元素を
含む炭化水素系ガスに対する酸素ガスの組成比が10%
以上のガスをエツチングガスとして用いて前記シリコン
絶縁膜をエツチングする第一のエツチング工程と、ハロ
ゲン元素を含む炭化水素系ガスあるいはハロゲン元素を
含む炭化水素系ガスに対する酸素ガスの組成比が10%
未満のガスをエツチングガスとして用いて、反応生成物
を堆積させながら前記シリコン絶縁膜をエツチングする
第二のエツチング工程とにより行い、次いで前記所定の
パターンが転写されたパターン化シリコン絶縁膜を有す
る半導体基体に酸素ガスプラズマ処理を行うことを特徴
とする。
すなわち、本発明は、絶縁膜のRIEを二段階に分けて
°行い、第1ステツプで、絶縁霞め大半をエッチレート
の高い条件でエツチングし、3@2ステツプで絶縁膜の
残膜を、プラズマ重合反応の起り易い条件で反応生成物
を堆積させつつ、エツチングすることを最も主要な特徴
とする。
[作用コ 従来のRIEを用いた絶縁膜の加工法では、1ステツプ
またはマルチステップのエツチング法が行われているが
、いずれの場合でも絶縁膜は下地Si基板に対する絶縁
膜のエッチレート比の高い条件を用いてエツチングして
いる場合が多い。これはオーバーエツチング時に下地S
i基板の掘れ込み量を極力小さくする必要があるからで
ある。
しかし、この場合でもSt基体は絶縁膜のエツチングに
必要な、比較的高いエネルギーを有するイオンの衝撃を
受けるために、これに起因するSi結晶欠陥が基板表面
近傍に発生し、デバイス特性の劣化をもたらしている。
本発明者は、結晶欠陥を低減し得る方法を探究すべく多
大な実験を重ねたところ、エツチングガスとしてハロゲ
ン元素を含む炭化水素系ガスを用いた場合、酸素の存在
が結晶欠陥の発生に影響を与えることを知見した。
そこで、さらに実験を重ねたところ、ハロゲン元素を含
む炭化水素系ガスに対する酸素の組成比が、結晶欠陥の
発生に大きく影響していることをつきとめ、その臨界値
は10%(流量比)であることを解明した。
すなわち、ハロゲン元素を含む炭化水素系ガスに対する
酸素の組成比を10%末till(0%の場合、すなわ
ち、ハロゲン元素を含む炭化水素系ガス単独の場合を含
む)にすると、プラズマ重合反応が起り易くなり、その
反応組成物が基体表面に堆積する。この反応生成物はプ
ラズマの緩衝材としての作用を有していることを本発明
者は知見し、その結果、結晶欠陥が減少することを解明
した。
本発明は、エツチング工程を2段階に分け、第1の段階
では、酸素を10%以上とすることにより、エツチング
レートな高くし、′!7J2段階では酸素を10%未満
とすることにより、高いエツチングレートを保ちつつ、
かつ、結晶欠陥を低減させることが可能となる。
また、第2段階における酸素の組成は、結晶欠陥の低減
という観点からは少ないほど好ましいが、少なすぎると
エツチングレートが低下するため、5〜9%が好ましい
。゛ 本発明は、プラズマ重合反応の起り易い条件を用いて、
絶縁膜をエツチングすることにより、下地Si基体が露
出しても、基体表面に堆積した一反応生成物がイオン衝
撃の緩衝材となり、これによりイオン照射ダメージを軽
減することを可能たらしめているものである。なお、シ
リコン絶縁膜は一層構造でもよいが、二層以上の多層構
造としてもよい0例えば、基体側にシリコン酸化膜を、
その上にシリコン窒化膜を形成すればよい。
[実施例〕 本発明の一実施例を図面を用いて具体的に説明する。
第1図(A)〜第1図(D)は、本発明のドライエツチ
ング方法をアクティブ領域形成工程に適用した一実施例
を説明するための各工程における形成構造を示す断面図
である。
本実施例のドライエツチング方法は、まず半導体基板1
の上に絶縁膜としてシリコン酸化膜2およびシリコン窒
化11i3を形成し、さらに、リソグラフィ技術によっ
て所望のパターンを有するマスク層4を形成する(¥S
1図(A))。
次に、前記マスク層4をマスクとして、二層構造を有す
る絶縁膜をドライエツチングする。エツチング法として
は、RIEを用い、エツチングを二段階に分けて行う、
まず、シリコン窒化Il!3およびシリコン酸化膜2の
途中までを、第一のエツチング条件で行い(第1図(B
))、次に、シリコン酸化膜2の残膜を第二のエツチン
グ条件で行うものである(第1図C))、3N−のエツ
チング条件としては、例えば、エツチングガスにC1(
F3と02の混合ガスを用い、CHF、流量11005
CC,02流量30SCCM、圧力50mTorr%R
F電力1100Wとすれば、このときのシリコン窒化I
l!3およびシリコン酸化膜2のニッチレートはそれぞ
れ300゜220人/ m i nであり、所望の膜厚
を比較的短時間でエツチングできる。1J二のエツチン
グ条件としては、例えば、CHF3流量11005CC
,Oa流量5SCCM、圧力5゜mTorr、RF電力
1roowとすれば、シリコン酸化膜2のエッチレート
は70人/minであり、かつ、下地シリコン基板1は
ほとんどエツチングされない。第二のエツチング条件で
は、CHF、に対する02組成比が小さいために、CH
F、ガスの解離およびマスク材である有機高分子膜の分
解等によりプラズマ重合反応が促進され、シリコン酸化
膜2のエッチレートは減少する。その結果、シリコン酸
化膜2が除去された後、シリコン基板1はほとんどエツ
チングされないで、反応生成物5が堆積する(第1図(
C))。この反応生成物5は、シリコン窒化膜3ないし
シリコン酸化@2からなる絶縁膜を完全に除去するため
のオーバーエッチの際に、シリコン基板1がプラズマに
直接さらされるのを防いでいる。
次に、マスク層4の剥離工程において、通常の02ガス
のプラズマ処理を施すことにより、マスり層4と反応生
成物5が除去され、正常なアクティブ領域の加工工程が
終了する。
第2図は、RIEによるプラズマ照射ダメージを評価し
たもので、CHF sに対するO2組成比に対するライ
フタイムの評価結果を示すものである。ライフタイムは
マイクロ波光導電減衰法を用いて測定したものであり、
プラズマを照射しないときの値で規格化して示しである
。同図において、A点は、上記第一のエツチング条件に
、B点は第二のエツチング条件に、それぞれ対応してい
るもので、A点ではライフタイムは0.1以下であるが
、B点では約0.4と増加しており、CHF3に対する
O2組成比が小さい程、プラズマ照射ダメージが軽減さ
れることが明らかである。
第3図はRIE条件を変えてプラズマ照射したシリコン
基板の表面をxps (X線光電子分光法)により分析
し、O3組成比に対するC、F原子濃度依存性を調べた
ものである。これらの結果より、シリコン基板表面に堆
積した反応生成物の主成分は(CF2)。結合のポリマ
ーの一種であることが判明し、O2組成比が少ない程、
ポリマーの生成量が多いことが明確となった。
上記のプラズマ照射ダメージの評価結果およびシリコン
基板表面に堆積した反応生成物の分析結果より、CHF
aに対するO2組成比を小さくして、反応生成物の堆積
量を増加することにより、プラズマ照射ダメージを低減
できることが明らかとなった。即ち、反応生成物はイオ
ン衝撃からの保護膜となフていることがわかる。したが
って、第1図(C)に示す工程をO7組成比の小さい条
件でエツチングすればプラズマ照射ダメージを低減でき
る。しかし、O2組成比をあまり小さくすると、シリコ
ン酸化膜のエッチレートは減少し、エツチングされなく
なる。
上記のように、絶縁膜の加工を2ステツプで行い、第一
のエツチング条件でCHF5に対する0、組成比を10
%以上として絶縁膜の大半を速やかにエツチングし、第
二のエツチング条件でCHF3に対するO2組成比を1
0%未満とじて残りの膜を低ダメージの状態でエツチン
グすることにより、実用性のある低ダメージの加工が達
成される。
上記実施例では、エツチングガスとして、CHFaを用
いた場合について述べたが、他のエツチングガス、例え
ばCH2F2その他のハロゲン元素を含む炭化水素系ガ
スの場合にも通用できる。
[発明の効果] 以上説明したように、絶縁膜の加工法として、2ステツ
プ法を採用し、第一のエツチング条件では、CHF3に
対するO7組成比を10%以上として高エッチレートを
維持し、第二のエツチング条件では、O2組成比を10
%未満の値にしてプラズマ重合反応により生成する反応
生成物のダメージ低減効果を利用することにより、プラ
ズマ照射ダメージに起因する結晶欠陥を低減することが
できる。それにより、デバイスの性能は向上し、半導体
装置の製造歩留りは向上する。
【図面の簡単な説明】
第1図(A)〜N1図(D)は、本発明の半導体装置の
製造方法をアクティブ領域形成工程に適用した一実施例
を説明するための各工程における形成構造の断面図であ
る。 第2図は、CHF3に対するO2組成比とライフタイム
の関係を示すグラフである。 第3図は、XPS分析による、CHF、に対するO2組
成比と原子濃度の関係を示すグラフである。 (符号の説明) 1・・・シリコン基板、2・・・シリコン酸化膜、3・
・・シリコン窒化膜、4・・・マスク層、5・・・反応
生成物第 2 図 HFs に対する02組成比(%)

Claims (1)

    【特許請求の範囲】
  1.  半導体基体上にシリコン絶縁膜を堆積する工程と、こ
    のシリコン絶縁膜上にレジストを塗布する工程と、リソ
    グラフィ工程により所定のレジストパターンを形成する
    工程と、前記レジストパターンをマスクとして、前記シ
    リコン絶縁膜をドライエッチングする工程とを少なくと
    も有するドライエッチング方法において、前記エッチン
    グを、ハロゲン元素を含む炭化水素系ガスに対する酸素
    ガスの組成比が10%以上のガスをエッチングガスとし
    て用いて前記シリコン絶縁膜をエッチングする第一のエ
    ッチング工程と、ハロゲン元素を含む炭化水素系ガスあ
    るいはハロゲン元素を含む炭化水素系ガスに対する酸素
    ガスの組成比が10%未満のガスをエッチングガスとし
    て用いて、反応生成物を堆積させながら前記シリコン絶
    縁膜をエッチングする第二のエッチング工程とにより行
    い、次いで前記所定のパターンが転写されたパターン化
    シリコン絶縁膜を有する半導体基体に酸素ガスプラズマ
    処理を行うことを特徴とするドライエッチング方法。
JP9217690A 1990-04-09 1990-04-09 ドライエッチング方法 Pending JPH03291929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9217690A JPH03291929A (ja) 1990-04-09 1990-04-09 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9217690A JPH03291929A (ja) 1990-04-09 1990-04-09 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH03291929A true JPH03291929A (ja) 1991-12-24

Family

ID=14047126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9217690A Pending JPH03291929A (ja) 1990-04-09 1990-04-09 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH03291929A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858878A (en) * 1992-12-16 1999-01-12 Tokyo Electron Limited Semiconductor wafer etching method and post-etching process
KR100283409B1 (ko) * 1998-05-18 2001-06-01 김영환 반도체소자의식각방법
KR100418121B1 (ko) * 2001-12-22 2004-02-14 동부전자 주식회사 반도체소자의 제조방법
KR100575335B1 (ko) * 1998-10-27 2006-08-11 주식회사 하이닉스반도체 반도체 메모리 소자의 콘택 홀 형성 방법
JP2016154191A (ja) * 2015-02-20 2016-08-25 キヤノン株式会社 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5858878A (en) * 1992-12-16 1999-01-12 Tokyo Electron Limited Semiconductor wafer etching method and post-etching process
KR100283409B1 (ko) * 1998-05-18 2001-06-01 김영환 반도체소자의식각방법
KR100575335B1 (ko) * 1998-10-27 2006-08-11 주식회사 하이닉스반도체 반도체 메모리 소자의 콘택 홀 형성 방법
KR100418121B1 (ko) * 2001-12-22 2004-02-14 동부전자 주식회사 반도체소자의 제조방법
JP2016154191A (ja) * 2015-02-20 2016-08-25 キヤノン株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP5183850B2 (ja) 有機ケイ酸塩誘電体の層を有する半導体ウエハからフォトレジストを剥離する方法
US5968844A (en) Method for etching nitride features in integrated circuit construction
US6620733B2 (en) Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics
US5883007A (en) Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
JPH06140396A (ja) 半導体装置とその製法
JPH0336300B2 (ja)
US5763327A (en) Integrated arc and polysilicon etching process
US5387312A (en) High selective nitride etch
US5425843A (en) Process for semiconductor device etch damage reduction using hydrogen-containing plasma
TWI404140B (zh) 乾蝕刻方法
US8664122B2 (en) Method of fabricating a semiconductor device
US20150357196A1 (en) Reducing Defects in Patterning Processes
JPH03291929A (ja) ドライエッチング方法
US6379872B1 (en) Etching of anti-reflective coatings
US20040053504A1 (en) In-situ plasma etch for TERA hard mask materials
JP3279016B2 (ja) ドライエッチング方法
JPH03174724A (ja) パターン形成方法
US9728421B2 (en) High aspect ratio patterning of hard mask materials by organic soft masks
US6537906B1 (en) Methods for fabricating semiconductor devices
KR20180063439A (ko) 팔라듐 박막의 식각방법
US5509995A (en) Process for anisotropically etching semiconductor material
JPH0485928A (ja) ドライエッチング方法
US20130078815A1 (en) Method for forming semiconductor structure with reduced line edge roughness
Kim et al. ArF photoresist deformation in dual frequency superimposed capacitively coupled plasma (DFS-CCP) with different frequency combinations
US6989331B2 (en) Hard mask removal