KR20030050702A - Method for Forming Isolation of Semiconductor Device - Google Patents
Method for Forming Isolation of Semiconductor Device Download PDFInfo
- Publication number
- KR20030050702A KR20030050702A KR1020010081208A KR20010081208A KR20030050702A KR 20030050702 A KR20030050702 A KR 20030050702A KR 1020010081208 A KR1020010081208 A KR 1020010081208A KR 20010081208 A KR20010081208 A KR 20010081208A KR 20030050702 A KR20030050702 A KR 20030050702A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- mask
- nitride
- nitride film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, STI(Shallow Trench Isolation) 공정에서 리버스 에치백(Reverse Etch-back) 공정에 의한 액티브 영역의 손상을 방지하기 위한 반도체 소자의 격리막 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming an isolation layer of a semiconductor device for preventing damage to an active region by a reverse etch-back process in a shallow trench isolation (STI) process. .
최근, 0.18㎛급 이하 소자의 STI 공정에서는 질화막과 산화막의 식각비 차이에 의한 CMP(Chemical Mechanical Polishing) 공정 이후에 불량 패턴이 발생되는 현상을 방지하기 위하여 CMP 공정 이전에 질화막 상부의 산화막을 미리 제거하는 리버스 에치백(Reverse-back) 공정을 실시하고 있다.Recently, in the STI process of 0.18 ㎛ or less devices, the oxide layer on the upper portion of the nitride film is removed in advance before the CMP process in order to prevent a phenomenon in which a bad pattern occurs after the chemical mechanical polishing (CMP) process due to the difference in etching ratio between the nitride film and the oxide film. Reverse-back process is performed.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 반도체 소자의 격리막 형성방법을 설명하면 다음과 같다.Hereinafter, an isolation layer forming method of a semiconductor device according to the related art will be described with reference to the accompanying drawings.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조공정 단면도이다.1A to 1C are cross-sectional views illustrating a manufacturing process of a semiconductor device according to the prior art.
종래 소자 격리막 형성방법은 우선, 도 1a에 도시된 바와 같이, 반도체 기판(11)상에 패드 산화막(12)과 질화막(13)을 차례로 형성한다.In the conventional device isolation film forming method, first, as shown in FIG. 1A, a pad oxide film 12 and a nitride film 13 are sequentially formed on a semiconductor substrate 11.
이어, 상기 질화막(13)상에 제 1 포토레지스트(14)를 도포하고 소자 격리 영역을 정의하기 위한 제 1 마스크(15)를 이용한 노광 및 현상 공정으로 상기 제 1 포토레지스트(14)를 선택적으로 패터닝한다.Subsequently, the first photoresist 14 is selectively subjected to an exposure and development process using the first mask 15 for applying the first photoresist 14 on the nitride film 13 and defining the device isolation region. Pattern.
이어, 도 1b에 도시된 바와 같이, 상기 패터닝된 제 1 포토레지스트(14)를 마스크로 상기 질화막(13)을 선택적으로 제거한 후, 상기 제 1 포토레지스트(14)를 제거한다.Subsequently, as illustrated in FIG. 1B, the nitride layer 13 is selectively removed using the patterned first photoresist 14 as a mask, and then the first photoresist 14 is removed.
이어, 상기 선택적으로 제거된 질화막(13)을 마스크로 상기 패드 산화막(12)을 제거하고 상기 반도체 기판(11)을 소정 깊이로 제거하여 트랜치(16)를 형성한다.Subsequently, the pad oxide layer 12 is removed using the selectively removed nitride layer 13 as a mask, and the semiconductor substrate 11 is removed to a predetermined depth to form a trench 16.
여기서, 상기 트랜치(16)가 형성된 영역은 차후에 소자 격리막이 형성될 영역이다.Here, the region where the trench 16 is formed is a region where the device isolation layer will be formed later.
이어, 상기 트랜치(16)를 포함한 반도체 기판(11)의 전면에 산화막(17)을 형성한다.Subsequently, an oxide film 17 is formed on the entire surface of the semiconductor substrate 11 including the trench 16.
이때, 상기 산화막(17)은 HDP(High Density Plasma) 공정으로 증착하여 형성한다.In this case, the oxide layer 17 is formed by depositing in a high density plasma (HDP) process.
이어, 상기 산화막(17)상에 제 2 포토레지스트(18)를 도포하고 제 2 마스크(19)를 이용한 노광 및 현상 공정으로 상기 트랜치(16)가 형성된 영역의 산화막(17)상에만 남도록 상기 제 2 포토레지스트(18)를 패터닝한다.Subsequently, the second photoresist 18 is applied on the oxide film 17 and the exposure and development processes using the second mask 19 remain only on the oxide film 17 in the region where the trench 16 is formed. 2 Photoresist 18 is patterned.
이어, 패터닝된 상기 제 2 포토레지스트(18)를 마스크로 상기 질화막(14)이 노출되도록 상기 산화막(17)을 리버스 에치백(Reverse Etch-back)하여 제거한다.Subsequently, the oxide layer 17 is reverse etched back to remove the nitride layer 14 by using the patterned second photoresist 18 as a mask.
여기서, 상기 리버스 에치백이란, 상기 제 2 감광막(19)을 통해 입사하는 빛에 대하여 상기 제 2 포토레지스트(18)가 네거티브(Negative)한 감응성을 갖고 패터닝되어, 이를 마스크로 식각하는 공정이 상기 제 2 감광막(19)에 반대 패턴으로 남게 됨을 의미한다.In this case, the reverse etch back is a process in which the second photoresist 18 is negatively patterned with respect to light incident through the second photoresist layer 19, and the etching is performed using a mask. This means that the second photoresist film 19 remains in the opposite pattern.
이때, 상기 제 2 포토레지스트(18)가 하부의 질화막(13)과 정렬(Align)이 되지 않으면, 도 1c의 A 영역에 도시된 바와 같이, 차후에 필드 산화막이 될 트랜치(16)에 형성된 산화막(17)이 제거되게 된다.In this case, when the second photoresist 18 is not aligned with the lower nitride film 13, as illustrated in region A of FIG. 1C, an oxide film formed on the trench 16 that will later become a field oxide film ( 17) is removed.
이러한 불량을 방지하기 위하여 도 1c의 B 영역에 도시된 바와 같이, 상기 제 2 포토레지스트(18)를 패터닝하기 위한 마스크(19)의 사이즈를 상기 질화막(13)의 패터닝시에 이용했던 제 1 마스크(15)의 사이즈보다 줄여서 사용하고 있다.In order to prevent such defects, as shown in region B of FIG. 1C, the size of the mask 19 for patterning the second photoresist 18 is used in the patterning of the nitride film 13. We use than size of (15).
그리고, 도면에는 도시하지 않았지만, 상기 패드 산화막(12)을 식각 정지막으로 이용한 CMP 공정으로 상기 산화막(17)과 질화막(13)을 제거하여 상기트랜치(16) 내부에 필드 산화막을 형성하여 종래 기술에 따른 반도체 소자의 격리막 형성방법을 완성한다.Although not shown in the drawings, the field oxide film is formed inside the trench 16 by removing the oxide film 17 and the nitride film 13 by a CMP process using the pad oxide film 12 as an etch stop film. A method of forming a separator of a semiconductor device is completed.
그러나, 상기와 같은 종래의 반도체 소자의 격리막 형성방법은 다음과 같은 문제점이 있다.However, the conventional method of forming a separator of a semiconductor device as described above has the following problems.
첫째, 리버스 에치 공정의 식각 마스크와 하부의 질화막이 오정렬되는 경우에 차후에 필드 산화막이 될 산화막이 손상되므로 소자의 아이솔레이션 특성이 저하된다.First, when the etching mask and the lower nitride film of the reverse etch process are misaligned, the oxide film, which is a field oxide film, will be damaged later, and the isolation characteristic of the device is degraded.
둘째, 상기 필드 산화막의 손상을 방지하기 위하여 리버스 에치 공정에서의 마스크를 상기 질화막 식각 공정에서의 마스크와 동일 마스크를 이용하지 못하고 그 폭을 줄여서 사용하여야 하므로 별도의 마스크 제조로 인한 소자 제조비용이 증가된다.Second, in order to prevent damage to the field oxide film, the mask in the reverse etch process should be used in the same manner as the mask in the nitride film etching process and the width thereof should be reduced so that the device manufacturing cost due to the separate mask manufacturing is increased. do.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 필드 산화막의 손상을 방지함과 동시에 리버스 에치 공정에서 질화막 식각시 사용한 마스크와 동일 마스크를 이용하므로써 소자 제조 비용을 절감할 수 있는 반도체 소자의 격리막 형성방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems and prevents damage to the field oxide film and at the same time the isolation film of the semiconductor device can reduce the device manufacturing cost by using the same mask as the mask used for etching the nitride film in the reverse etch process The purpose is to provide a formation method.
도 1a 내지 도 1c는 은 종래 기술에 따른 반도체 소자의 제조공정 단면도1A to 1C are cross-sectional views illustrating a manufacturing process of a semiconductor device according to the related art.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자 제조공정 단면도2A through 2C are cross-sectional views of a semiconductor device manufacturing process according to an embodiment of the present invention.
도면의 주요 부분에 대한 부호 설명Explanation of symbols for the main parts of drawings
21 : 반도체 기판 22 : 패드 산화막21 semiconductor substrate 22 pad oxide film
23 : 제 1 질화막 24 : 제 1 포토레지스트23: first nitride film 24: first photoresist
25 : 마스크 26 : 트랜치25: mask 26: trench
27 : 제 2 질화막 28 : 산화막27: second nitride film 28: oxide film
29 : 제 2 포토레지스트29: second photoresist
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 격리막 형성방법은 반도체 기판상에 패드 산화막과 제 1 질화막을 차례로 형성하고 상기 제 1 질화막을 선택적으로 제거하여 소자 격리 영역을 정의하는 단계와, 상기 선택적으로 제거된 제 1 질화막을 마스크로 상기 패드 산화막을 제거하고 상기 반도체 기판에 트랜치를 형성하는 단계와, 상기 트랜치를 포함한 반도체 기판의 표면상에 제 2 질화막을 형성하고 소정 두께의 산화막을 형성하는 단계와, 상기 제 1 질화막 상부의 제 2 질화막이 노출되도록 상기 산화막을 선택적으로 제거하는 단계와, 상기 패드 산화막을 식각 정지막으로 이용한 평탄화 공정으로 상기 트랜치내에 소자 격리막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming an isolation layer of a semiconductor device, the method comprising: forming a pad oxide layer and a first nitride layer on a semiconductor substrate, and selectively removing the first nitride layer to define an isolation region of the device; Removing the pad oxide layer using the selectively removed first nitride layer as a mask, forming a trench in the semiconductor substrate, forming a second nitride layer on the surface of the semiconductor substrate including the trench, and forming an oxide layer having a predetermined thickness. Forming a device isolation layer in the trench by forming a metal oxide layer, selectively removing the oxide layer to expose the second nitride layer on the first nitride layer, and planarization using the pad oxide layer as an etch stop layer. It is characterized by forming.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 격리막 형성방법을 설명하면 다음과 같다.Hereinafter, an isolation layer forming method of a semiconductor device according to the present invention will be described with reference to the accompanying drawings.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 격리막 형성 공정 단면도이다.2A to 2C are cross-sectional views of a process of forming an isolation layer of a semiconductor device in accordance with an embodiment of the present invention.
본 발명에 따른 격리막 형성 공정은 우선, 도 2a에 도시된 바와 같이, 반도체 기판(21)상에 패드 산화막(22)과 제 1 질화막(23)을 차례로 형성한다.In the isolation film forming process according to the present invention, first, as shown in FIG. 2A, the pad oxide film 22 and the first nitride film 23 are sequentially formed on the semiconductor substrate 21.
이어, 상기 제 1 질화막(23)상에 제 1 포토레지스트(24)를 도포하고, 필드 영역을 정의하기 위한 마스크(24)를 이용한 노광 및 현상 공정으로 상기 제 1 포토레지스트(24)를 선택적으로 패터닝한다.Subsequently, the first photoresist 24 is coated on the first nitride film 23, and the first photoresist 24 is selectively subjected to an exposure and development process using a mask 24 for defining a field region. Pattern.
이어, 패터닝된 상기 제 1 포토레지스트(24)를 마스크로 상기 제 1 질화막(23)을 선택적으로 제거한 후, 상기 제 1 포토레지스트(24)를 완전히 제거한다.Subsequently, after selectively removing the first nitride film 23 using the patterned first photoresist 24 as a mask, the first photoresist 24 is completely removed.
이어, 도 1b에 도시된 바와 같이 상기 선택적으로 제거된 제 1 질화막(23)을 마스크로 하부의 패드 산화막(23)을 제거하고, 반도체 기판(21)을 소정 깊이로 제거하여 트랜치(26)를 형성한다.Subsequently, as illustrated in FIG. 1B, the pad oxide layer 23 is removed by using the selectively removed first nitride layer 23 as a mask, and the trench 26 is removed by removing the semiconductor substrate 21 to a predetermined depth. Form.
이어, 상기 트랜치(26)를 포함한 반도체 기판(21)의 표면상에 300∼1000Å 두께로 제 2 질화막(27)을 형성한다.Subsequently, the second nitride film 27 is formed on the surface of the semiconductor substrate 21 including the trench 26 in a thickness of 300 to 1000 Å.
이어, 도 2c에 도시된 바와 같이 HDP 공정으로 상기 제 2 질화막(27)상에 소정 두께의 산화막(28)을 증착하고 상기 산화막(28)상에 제 2 포토레지스트(29)를 도포한다.Next, as illustrated in FIG. 2C, an oxide film 28 having a predetermined thickness is deposited on the second nitride film 27 by an HDP process, and a second photoresist 29 is coated on the oxide film 28.
이어, 상기 마스크(25)를 이용한 노광 및 현상 공정으로 상기 트랜치(26)가 형성된 영역의 산화막(28)상에만 남도록 상기 제 2 포토레지스트(29)를 패터닝한다.Subsequently, the second photoresist 29 is patterned so as to remain only on the oxide film 28 in the region where the trench 26 is formed by an exposure and development process using the mask 25.
즉, 상기 제 2 포토레지스트(29)를 패터닝하기 위한 마스크로 상기 제 1 포토레지스트(24)를 패터닝하기 위한 마스크와 동일한 마스크를 이용하되, 노광원에 대한 감응성이 반대가 되도록 한다.That is, the same mask as the mask for patterning the first photoresist 24 is used as the mask for patterning the second photoresist 29, but the sensitivity to the exposure source is reversed.
이어, 패터닝된 제 2 포토레지스트(29)를 마스크로 상기 제 2 질화막(27)이 노출되도록 상기 산화막(28)을 리버스 에치백한다.Next, the oxide layer 28 is reverse etched back so that the second nitride layer 27 is exposed using the patterned second photoresist 29 as a mask.
이때, 상기 제 2 질화막(27)과 산화막(28)간에 선택비가 있기 때문에 상기 제 2 포토레지스트(29)와 제 1 질화막(23)간에 오정렬(Misalign)이 발생하더라도 도 2c의 C 영역에 도시된 바와 같이 실제 필드 산화막은 손상되지 않게 된다.At this time, since there is a selectivity between the second nitride film 27 and the oxide film 28, even if misalignment occurs between the second photoresist 29 and the first nitride film 23, the C region shown in FIG. As can be seen, the actual field oxide film is not damaged.
그리고, 도면에는 도시하지 않았지만, 이후에 상기 제 2 포토레지스트(29)를 제거하고 상기 패드 산화막(22)을 스탑퍼(Stopper)막으로 이용한 CMP 공정으로 상기 산화막(28)과 제 2 질화막(27)과 제 1 질화막(23)을 평탄 제거하여 본 발명에따른 반도체 소자의 격리막을 완성한다.Although not shown in the drawings, the oxide film 28 and the second nitride film 27 are subsequently removed by a CMP process in which the second photoresist 29 is removed and the pad oxide film 22 is used as a stopper film. ) And the first nitride film 23 are removed to complete the isolation film of the semiconductor device according to the present invention.
상기와 같은 본 발명의 반도체 소자의 격리막 형성방법은 다음과 같은 효과가 있다.The method of forming a separator of the semiconductor device of the present invention as described above has the following effects.
첫째, 트랜치의 표면에 질화막을 형성하므로 리버스 에치백 공정에서의 공정 마진이 향상된다.First, since the nitride film is formed on the trench surface, the process margin in the reverse etch back process is improved.
둘째, 트랜치 표면에 질화막을 형성하여 필드 산화막의 손상을 방지할 수 있으므로 소자의 아이솔레이션 특성이 향상된다.Second, since a nitride film is formed on the trench surface to prevent damage to the field oxide film, isolation characteristics of the device are improved.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010081208A KR20030050702A (en) | 2001-12-19 | 2001-12-19 | Method for Forming Isolation of Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010081208A KR20030050702A (en) | 2001-12-19 | 2001-12-19 | Method for Forming Isolation of Semiconductor Device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030050702A true KR20030050702A (en) | 2003-06-25 |
Family
ID=29576408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010081208A KR20030050702A (en) | 2001-12-19 | 2001-12-19 | Method for Forming Isolation of Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030050702A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973262B1 (en) * | 2003-07-26 | 2010-07-30 | 매그나칩 반도체 유한회사 | Method for forming element isolation layer of semiconductor device |
-
2001
- 2001-12-19 KR KR1020010081208A patent/KR20030050702A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973262B1 (en) * | 2003-07-26 | 2010-07-30 | 매그나칩 반도체 유한회사 | Method for forming element isolation layer of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030050702A (en) | Method for Forming Isolation of Semiconductor Device | |
| KR20000042870A (en) | Forming method of trench of semiconductor device | |
| KR20030002709A (en) | Method for forming an isolation film in a flash memory device | |
| KR100712983B1 (en) | method for passvation of semiconductor device | |
| KR100356478B1 (en) | Method of forming a gate electrode in a semiconductor device | |
| KR20000028095A (en) | Method for preparing semiconductor device | |
| KR100338948B1 (en) | Manufacturing method for isolation in semiconductor device | |
| KR100532839B1 (en) | Method for manufacturing shallow trench of semiconductor device | |
| KR20020002164A (en) | Method of forming isolation layer of semiconductor device | |
| KR100226795B1 (en) | Method of forming a device isolation film of semiconductor device | |
| KR20030002702A (en) | Method of forming an isolation layer in a semiconductor device | |
| KR100344826B1 (en) | Method for fabricating node contact of semiconductor device | |
| KR20050106573A (en) | Isolation method of a semiconductor device using a selective epitaxial growth(seg) | |
| KR100281147B1 (en) | Method for forming contact hole | |
| KR20020043779A (en) | Method for forming a isolation film | |
| KR20010035686A (en) | Manufacturing method for mask aline key in semiconductor device | |
| KR100318262B1 (en) | Method for forming alignment key of semiconductor device | |
| KR100400763B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| KR100370159B1 (en) | Method for Fabricating Semiconductor Device | |
| KR20000067445A (en) | Method for forming dual gate oxide film of semiconductor device | |
| KR20030002884A (en) | Method for forming isolation in semiconductor device | |
| KR20040072269A (en) | Method for forming dual storage node contact plug | |
| KR20020002932A (en) | Method for forming gate electrode of semiconductor device | |
| KR20010038753A (en) | Manufacturing method for isolation in semiconductor device | |
| KR20050037763A (en) | Method of fabricating a bit line contact |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |