KR20050106573A - Isolation method of a semiconductor device using a selective epitaxial growth(seg) - Google Patents

Isolation method of a semiconductor device using a selective epitaxial growth(seg) Download PDF

Info

Publication number
KR20050106573A
KR20050106573A KR1020040031349A KR20040031349A KR20050106573A KR 20050106573 A KR20050106573 A KR 20050106573A KR 1020040031349 A KR1020040031349 A KR 1020040031349A KR 20040031349 A KR20040031349 A KR 20040031349A KR 20050106573 A KR20050106573 A KR 20050106573A
Authority
KR
South Korea
Prior art keywords
pattern
oxide film
forming
trench
method
Prior art date
Application number
KR1020040031349A
Other languages
Korean (ko)
Inventor
김동환
김진홍
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040031349A priority Critical patent/KR20050106573A/en
Publication of KR20050106573A publication Critical patent/KR20050106573A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques

Abstract

반도체 소자의 소자 분리 방법을 제공한다. Provide a device isolation method of a semiconductor device. 본 발명은 반도체 기판 상에 분리 산화막을 형성한 후, 상기 분리 산화막을 패터닝하여 상기 반도체 기판의 일정 부분을 노출하는 트랜치를 갖는 분리 산화막 패턴을 형성하는 것을 포함한다. The present invention includes after forming the isolating oxide film on a semiconductor substrate, forming a separating oxide film pattern having a trench for exposing a portion of the semiconductor substrate by patterning the isolation oxide film. 이어서, 선택적 에피택셜 성장법을 이용하여 상기 트랜치 내에 실리콘 에피층 패턴을 매몰되도록 형성한다. Then, to form a pattern such that the buried silicon epitaxial layer in the trench using a selective epitaxial growth method. 이에 따라, 본 발명은 선택적 에피택셜 성장법을 이용하여 상기 트랜치 내에 보이드 없이 실리콘 에피층 패턴으로 액티브 영역을 구성하고, 분리 산화막 패턴으로 필드 영역을 구성할 수 있다. Accordingly, the present invention can form an active region of a silicon epitaxial layer pattern without voids in the trench using a selective epitaxial growth method, and the configuration of the field area to remove the oxide film pattern.

Description

선택적 에피택셜 성장법을 이용한 반도체 소자의 소자 분리 방법{Isolation method of a semiconductor device using a selective epitaxial growth(SEG)} Selective epi-separating element of the semiconductor device using the epitaxial growth method, method {Isolation method of a semiconductor device using a selective epitaxial growth (SEG)}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 반도체 소자의 소자 분리 방법에 관한 것이다. The present invention relates to a method of manufacturing a semiconductor device, more particularly to a device isolation method of a semiconductor device.

일반적으로, 반도체 소자가 고집적화됨에 따라 얕은 트랜치 분리(shallow trench isolation(STI))법을 이용하여 반도체 기판을 필드 영역과 액티브 영역으로 소자분리한다. In general, by using a shallow trench isolation (shallow trench isolation (STI)) method as the semiconductor device is highly integrated and separation device the semiconductor substrate with a field region and an active region. 즉, 반도체 기판의 얕은 트랜치 내에 형성된 분리 산화막은 필드 영역이 되며, 상기 분리 산화막이 형성되지 않는 부분이 액티브 영역이 된다. That is, the isolating oxide film formed in a shallow trench in the semiconductor substrate is the field region, the portion which the isolating oxide film is not formed and the active region. 여기서, 종래 기술에 의하여 얕은 트랜치를 이용한 소자 분리 방법을 설명한다. The following is a description for the device isolation method using a shallow trench by the prior art.

도 1 내지 도 5는 종래 기술에 의해 얕은 트랜치를 이용한 반도체 소자의 소자 분리 방법을 설명하기 위하여 도시한 단면도들이다. Figures 1 to 5 are a sectional view for explaining a device isolation method for a semiconductor device using a shallow trench by the prior art.

도 1을 참조하면, 반도체 기판(10), 예컨대 실리콘 기판 상에 하드 마스크막(12)을 형성한다. Referring to Figure 1, a semiconductor substrate 10, for example, the hard mask film 12 on the silicon substrate. 이어서, 상기 하드 마스크막(12) 상에 상기 하드 마스크막(12)의 일정 부분을 노출하는 포토레지스트 패턴(14)을 형성한다. Then, a photoresist pattern 14 which exposes a portion of the hard mask film 12 on the hard mask layer 12. 상기 포토레지스트 패턴(14)이 형성되는 영역이 후공정에서 액티브 영역(active region, AR)이 될 부분이며, 상기 포토레지스트 패턴(14)이 형성되지 않은 영역이 후공정에서 필드 영역(field region, FR)이 될 부분이다. The photoresist pattern 14 is a portion to be the active region (active region, AR) after the region formation process, the photoresist pattern 14, a field area in the process after the area has not been formed (field region, FR) to be a part of this.

도 2를 참조하면, 상기 포토레지스트 패턴(14)을 마스크로 상기 하드 마스크막(12) 및 반도체 기판(10)을 식각하여 하드 마스크막 패턴(12a) 및 얕은 트랜치(16)를 형성한다. Referring to Figure 2, the photoresist pattern 14 as a mask, etching the hard mask film 12 and the semiconductor substrate 10 to form a hard mask pattern (12a) and shallow trench (16). 상기 얕은 트랜치(16)는 반도체 기판(10)이 일정 깊이로 식각된 부분이다. The shallow trench 16 is a partial semiconductor substrate 10 is etched by a predetermined depth. 그리고, 상기 얕은 트랜치(16) 내에는 후공정에서 분리 산화막이 매몰되어 형성된다. And, in the shallow trench 16 is formed separated from the oxide film is buried in the subsequent step.

도 3을 참조하면, 상기 식각 마스크로 이용된 포토레지스트 패턴(14) 및 하드 마스크막 패턴(12a)을 제거한다. Referring to Figure 3, to remove the photoresist pattern 14 and the hard mask layer pattern (12a) used as the etch mask. 이렇게 되면, 반도체 기판(10)에는 일정 깊이로 식각되어 형성된 트랜치(16)만이 남게 된다. When this happens, the semiconductor substrate 10 is etched by a predetermined depth, leaving only the formed trenches (16).

도 4를 참조하면, 상기 트랜치(16)가 형성된 반도체 기판(10)의 전면에 상기 트랜치(16)를 매몰하도록 분리 산화막(18)을 형성한다. 4, to form an isolating oxide film 18 on the entire surface of the semiconductor substrate 10, the trench 16 is formed so as to be sunk to the trench (16). 상기 분리 산화막(18)은 상기 트랜치(16)의 내부 및 반도체 기판(10) 상에 형성된다. The isolating oxide film 18 is formed on the inner and the semiconductor substrate 10 of the trench 16.

도 5를 참조하면, 상기 반도체 기판(10)의 표면을 식각 저지점으로 하여 상기 분리 산화막(18)을 평탄화하여 상기 트랜치(16)에 매몰된 분리 산화막 패턴(18a)을 형성함으로써 소자 분리를 완성한다. 5, to complete the element isolation by forming the isolating oxide film pattern (18a) buried in the trench 16 and to the surface of the semiconductor substrate 10 at a low point etched planarizing the isolating oxide film 18 do. 상기 분리 산화막 패턴(18a)이 형성된 부분은 필드 영역이며, 상기 분리 산화막 패턴(18a)이 형성되지 않는 부분은 액티브 영역이다. The isolating oxide film pattern portions (18a) are formed is a field area, the separation portion oxide layer pattern (18a) is not formed is an active region.

그런데, 반도체 소자가 고집적화될수록, 액티브 영역 및 필드 영역의 피치(pitch)가 작아진다. However, the greater the high integration semiconductor device, the pitch (pitch) of the active region and a field region is small. 이로 인해, 도 1 내지 도 5와 같은 종래의 방법을 이용할 경우, 얕은 트랜치(16) 내에 분리 산화막(18)을 매립하는 것이 매우 어렵고, 매립하더라도 얕은 트랜치(16) 내에 보이드(void)가 발생할 가능성이 높다. Therefore, if also take advantage of a conventional method, such as 1 to 5, the possibility of shallow trench voids (void) in a very difficult, shallow trenches 16 even when embedded to bury the isolation oxide film 18 in the 16 this higher.

다시 말해, 트랜치(16) 내에 분리 산화막(18)을 매몰하는 방식을 채용하는 종래의 소자 분리 방법은 액티브 영역 및 필드 영역의 피치가 작아질수록 분리 산화막(18)의 갭필 능력의 한계로 인해 얕은 트랜치(16) 내에 보이드가 발생할 가능성이 높아진다. In other words, a conventional device isolation method employing a method of burying the isolation oxide film 18 within the trench 16 is the smaller the pitch of the active region and a field region with shallow due to the limitations of gaeppil ability of the isolating oxide film 18 the potential for high void within the trench (16).

따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 문제를 해결할 수 있는 반도체 소자의 소자 분리 방법을 제공하는 데 있다. Accordingly, the object of the present invention is to provide a device isolation method for a semiconductor device which can solve the above problem.

상기 기술적 과제를 달성하기 위하여, 본 발명의 일 예에 의한 반도체 소자의 소자 분리 방법은 반도체 기판 상에 분리 산화막을 형성한 후, 상기 분리 산화막을 패터닝하여 상기 반도체 기판의 일정 부분을 노출하는 트랜치를 갖는 분리 산화막 패턴을 형성하는 것을 포함한다. In order to achieve the above-mentioned technical problems, and then forming the isolating oxide film in a device isolation method for a semiconductor device has a semiconductor substrate according to still another aspect of the invention, a trench for exposing a portion of the semiconductor substrate by patterning the isolation oxide film which comprises forming the isolating oxide film pattern. 이어서, 선택적 에피택셜 성장법을 이용하여 상기 트랜치 내에 실리콘 에피층 패턴을 매몰되도록 형성하여, 상기 실리콘 에피층 패턴으로 액티브 영역을 구성하고 상기 분리 산화막 패턴으로 필드 영역을 구성한다. Then, a pattern formed such that the buried silicon epitaxial layer in the trench using a selective epitaxial growth method, thereby forming an active region in said epitaxial silicon layer pattern and to configure the field area to the isolation oxide film pattern.

또한, 본 발명의 다른 예에 의한 반도체 소자의 소자 분리 방법은 반도체 기판 상에 분리 산화막을 형성한 후, 상기 분리 산화막 상에 하드 마스크막을 형성하는 것을 포함한다. In addition, the device isolation method of a semiconductor device according to another embodiment of the present invention includes forming a hard mask film on the isolation oxide film after forming on a semiconductor substrate, the isolation oxide film. 상기 하드 마스크막 상에 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 상기 하드 마스크막과 분리 산화막을 순차적으로 식각하여, 상기 반도체 기판을 노출하는 트랜치를 갖는 분리 산화막 패턴 및 하드 마스크막 패턴을 형성한다. After forming the photoresist pattern on the hard mask, the photoresist pattern as an etch mask by etching the hard mask layer and the isolating oxide film sequentially, isolating oxide film pattern and the hard mask having a trench that exposes the semiconductor substrate film to form a pattern.

다음에, 상기 포토레지스트 패턴 및 하드 마스크막 패턴을 제거한 후, 선택적 에피택셜 성장법을 이용하여 상기 트랜치를 매몰하면서 상기 반도체 기판 상에 실리콘 에피층을 형성한다. Next, after removing the photoresist pattern and the hard mask film pattern, and burying the trench using a selective epitaxial growth method to form a silicon epitaxial layer on the semiconductor substrate. 상기 실리콘 에피층을 평탄화하여 상기 트랜치 내에 실리콘 에피층 패턴을 형성함으로써 상기 실리콘 에피층 패턴으로 액티브 영역을 구성하고 상기 분리 산화막 패턴으로 필드 영역을 구성한다. By forming a silicon epitaxial layer in the trench pattern by flattening the silicon epitaxial layer constituting the active region with the silicon epi-layer pattern, and constitutes the field area to the isolation oxide film pattern.

이상과 같이, 본 발명은 반도체 기판 상에 트랜치를 갖는 분리 산화막 패턴을 형성한 후, 상기 트랜치 내에 선택적 에피택셜 성장법을 이용하여 실리콘 에피층 패턴을 형성한다. As described above, the present invention using a selective epitaxial growth method in the separation after the formation of the oxide film pattern, the trench having a trench on the semiconductor substrate to form a pattern of silicon epilayers. 이에 따라, 트랜치 내에 보이드 없이 실리콘 에피층 패턴으로 액티브 영역을 구성하고, 분리 산화막 패턴으로 필드 영역을 구성할 수 있다. This makes it possible to configure the active region of a silicon epitaxial layer pattern without voids in the trench, and configure the field area to remove the oxide film pattern.

이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. With reference to the accompanying drawings, a description will be given of an embodiment of the present invention; 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. However, embodiments of the invention illustrated in the following can be modified in many different forms, but the scope of the present invention is not limited to the embodiments described in the following. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. Embodiment of the invention is that are provided to more fully illustrate the present invention to those having ordinary skill in the art. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. Size or thickness of layers or regions in the drawings are exaggerated for clarity.

도 6 내지 도 11은 본 발명에 의한 반도체 소자의 소자 분리 방법을 설명하기 위하여 도시한 단면도들이다. Figures 6 to 11 are a sectional view to illustrate a device isolation method of a semiconductor device according to the present invention.

도 6을 참조하면, 반도체 기판(100), 예컨대 실리콘 기판 상에 분리 산화막(102)을 형성한다. Referring to Figure 6, a semiconductor substrate 100, for example, isolating oxide film 102 on the silicon substrate. 상기 분리 산화막(102)은 후공정에서 필드 영역 역할을 할 부분이다. The isolating oxide film 102 is a portion to a field area role in the subsequent step. 상기 분리 산화막의 두께는 종래의 얕은 트랜치의 깊이와 동일하게 한다. The thickness of the separating oxide film is equal to the depth of conventional shallow trench. 이어서, 상기 분리 산화막(102) 상에 하드 마스크막(104)을 형성한다. Then, to form a hard mask layer 104 on the separation oxide film 102.

도 7을 참조하면, 상기 하드 마스크막(104) 상에 상기 하드 마스크막(104)의 일정 부분을 노출하는 포토레지스트 패턴(105)을 형성한다. 7, to form a photoresist pattern 105 that exposes a portion of the hard mask film 104 on the hard mask layer 104. The 상기 포토레지스트 패턴(105)이 형성되는 영역은 종래 기술과는 다르게 후공정에서 필드 영역(field region, FR)이 될 부분이며, 상기 포토레지스트 패턴(105)이 형성되지 않은 영역은 종래기술과 다르게 후공정에서 액티브 영역(active region, AR)이 될 부분이다. The photoresist pattern 105 is a region formed is prior art and is different from a part of the later process be a field region (field region, FR), the area that is the photoresist pattern 105 is formed is different from the prior art in the subsequent step is a portion to be the active region (active region, AR).

도 8을 참조하면, 상기 포토레지스트 패턴(105)을 마스크로 상기 하드 마스크막(104) 및 분리 산화막(102)을 식각한다. 8, and the photoresist pattern 105 as a mask, etching the hard mask layer 104 and the isolating oxide film 102. 이렇게 되면, 상기 반도체 기판(100)을 노출하는 트랜치(106)를 갖는 하드 마스크막 패턴(104a) 및 분리 산화막 패턴(102a)이 형성된다. When this happens, the hard mask film pattern (104a) and remove the oxide film pattern (102a) has a trench 106 exposing the semiconductor substrate 100 is formed.

다시 말해, 상기 하드 마스크막 패턴(104a) 및 분리 산화막 패턴(102a)의 적층 패턴 사이에 트랜치(106)가 형성된다. In other words, the trench 106 is formed between the laminated pattern of the hard mask film pattern (104a) and remove the oxide film pattern (102a). 상기 트랜치(106)는 종래 기술과 다르게 반도체 기판(100)을 식각하여 형성되는 것이 아니고, 상기 분리 산화막(102)을 식각하여 형성된다. The trench 106 is not that different from the prior art is formed by etching the semiconductor substrate 100, it is formed by etching the isolating oxide film 102. 상기 트랜치(106)는 얕은 트랜치로 구성된다. The trench 106 is made up of shallow trenches. 상기 분리 산화막 패턴(102a)은 후공정에서 분리 영역(필드 영역) 역할을 수행한다. The isolating oxide film pattern (102a) performs a separation region (field region) role in the subsequent step. 이어서, 상기 식각 마스크로 이용된 포토레지스트 패턴(105)을 제거한다. Then, removing the photoresist pattern 105 used as the etching mask.

도 9를 참조하면, 상기 분리 산화막 패턴(102a) 상에 형성된 하드 마스크막 패턴(104a)을 제거한다. Referring to Figure 9, to remove the hard mask film pattern (104a) formed on the separation oxide film pattern (102a). 이렇게 되면, 반도체 기판(100) 상에 트랜치(106)를 갖는 분리 산화막 패턴(102a)이 형성된다. When this happens, the isolating oxide film pattern (102a) has a trench (106) on the semiconductor substrate 100 is formed. 다시 말해, 반도체 기판(100) 상에 상기 반도체 기판(100)의 일정 부분을 노출하는 분리 산화막 패턴(102a)과 상기 분리 산화막 패턴(102a) 사이에 형성된 트랜치(106)만이 남게 된다. In other words, only the trench 106 formed between the semiconductor substrate 100, isolating oxide film pattern (102a) and the isolating oxide film pattern (102a) to expose a portion of the semiconductor substrate 100 remains.

도 10을 참조하면, 상기 트랜치(106) 및 분리 산화막 패턴(102a)이 형성된 반도체 기판(100)의 전면에, 선택적 에피택셜 성장법(selective epitaxial growth(SEG))을 이용하여 상기 트랜치(106)를 매몰하도록 실리콘 에피층(108)을 형성한다. Referring to Figure 10, the entire surface of the trench 106 and the isolating oxide film pattern a semiconductor substrate (100), (102a) is formed, the selective epitaxial growth method (selective epitaxial growth (SEG)) the trench 106 by using a a to form the silicon epitaxial layer 108 is buried. 상기 실리콘 에피층(108)은 상기 트랜치(106)의 내부 및 반도체 기판(100) 상에 형성된다. The silicon epitaxial layer 108 is formed on the inner and the semiconductor substrate 100 of the trench 106. The 상기 트랜치(106)에 매몰된 상기 실리콘 에피층(108)은 선택적 에피택셜 성장법으로 형성하기 때문에 트랜치(106) 내부에 보이드가 형성되지 않는다. The trench of the silicon epitaxial layer buried in the 106 108 is not formed with a void inside the trenches 106 because they form a selective epitaxial growth method.

도 11을 참조하면, 상기 분리 산화막 패턴(102a)의 표면을 식각 저지점으로 하여 상기 실리콘 에피층(108)을 평탄화하여 상기 트랜치(106)에 매몰된 실리콘 에피층 패턴(108a)을 형성함으로써 소자 분리를 완성한다. 11, the element by using the surface of the isolation oxide film pattern (102a) to a low point of the etching to the flattening of the silicon epitaxial layer 108 formed of the silicon epitaxial layer pattern (108a) buried in the trench 106 to complete the separation. 상기 실리콘 에피층(108)의 평탄화는 화학 기계적 연마(chemical mechanical polishing) 방법을 이용하여 수행한다. Planarization of the silicon epitaxial layer 108 is performed using a CMP (chemical mechanical polishing) method. 이렇게 트랜치(106) 내에 실리콘 에피층(108)을 매몰시키고 평탄화를 통하여 실리콘 에피층 패턴(108a)을 형성하는 방법은 일명 다마슨 공정(damascene process))이라 한다. To do this, the buried silicon epitaxial layer 108 within the trench 106 to form a silicon epitaxial layer pattern (108a) through the leveling is referred to as one people damask Branson process (damascene process)). 상기 분리 산화막 패턴(102a)이 형성된 부분은 필드 영역이며, 상기 실리콘 에피층 패턴(108a)이 형성된 부분은 액티브 영역이다. Part of the isolating oxide film pattern (102a) are formed is a field area, the portion of the silicon epitaxial layer pattern (108a) is formed, it is an active region.

상술한 바와 같이 본 발명은 반도체 기판 상에 분리 산화막을 형성한 후, 상기 분리 산화막을 패터닝하여 상기 반도체 기판을 노출하는 트랜치와 분리 산화막 패턴을 형성한다. The present invention after the formation of the isolation oxide film on a semiconductor substrate, forming a trench and isolation oxide layer pattern to expose the semiconductor substrate by patterning the isolation oxide film as described above. 이어서, 상기 트랜치 내에 선택적 에피택셜 성장법을 이용하여 보이드가 없는 실리콘 에피층 패턴을 형성한다. Then, using a selective epitaxial growth method in the trenches to form a silicon epitaxial layer pattern without voids.

이에 따라, 본 발명은 트랜치 내에 보이드 없이 형성된 실리콘 에피층 패턴으로 액티브 영역을 구성하고, 그 외의 분리 산화막 패턴으로 필드 영역을 형성함으로써 소자 분리를 이룰 수 있다. Accordingly, the present invention can form the configuration of the active region of a silicon epitaxial layer pattern is formed in a void free trench and the device isolation region by forming a field oxide layer pattern as other separation.

도 1 내지 도 5는 종래 기술에 의해 얕은 트랜치를 이용한 반도체 소자의 소자 분리 방법을 설명하기 위하여 도시한 단면도들이다. Figures 1 to 5 are a sectional view for explaining a device isolation method for a semiconductor device using a shallow trench by the prior art.

도 6 내지 도 11은 본 발명에 의한 반도체 소자의 소자 분리 방법을 설명하기 위하여 도시한 단면도들이다. Figures 6 to 11 are a sectional view to illustrate a device isolation method of a semiconductor device according to the present invention.

Claims (7)

  1. 반도체 기판 상에 분리 산화막을 형성하는 단계; Forming an isolation oxide layer on a semiconductor substrate;
    상기 분리 산화막을 패터닝하여 상기 반도체 기판의 일정 부분을 노출하는 트랜치를 갖는 분리 산화막 패턴을 형성하는 단계; Forming an isolation oxide layer pattern by patterning the isolation oxide film having a trench for exposing a portion of the semiconductor substrate; And
    선택적 에피택셜 성장법을 이용하여 상기 트랜치 내에 실리콘 에피층 패턴을 매몰되도록 형성하여, 상기 실리콘 에피층 패턴으로 액티브 영역을 구성하고 상기 분리 산화막 패턴으로 필드 영역을 구성하는 것을 특징으로 하는 반도체 소자의 소자 분리 방법. Optionally formed so that an epitaxial buried silicon epitaxial layer pattern within the trench by using a deposition method, and configure the active region with the silicon epi-layer pattern element of the semiconductor device, wherein configuring the field area to the isolation oxide film pattern how to separate.
  2. 제1항에 있어서, 상기 트랜치를 갖는 분리 산화막 패턴을 형성하는 단계는, The method of claim 1, further comprising: forming a separating oxide film pattern having the trenches,
    상기 분리 산화막 상에 하드 마스크막을 형성하는 단계와, 상기 하드 마스크막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 상기 하드 마스크막과 분리 산화막을 순차적으로 식각하여 상기 반도체 기판을 노출하는 트랜치를 갖는 분리 산화막 패턴 및 하드 마스크막 패턴을 형성하는 단계와, 상기 포토레지스트 패턴 및 하드 마스크막 패턴을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 소자 분리 방법. Forming on the separation oxide film hard mask, the hard mask to form a photoresist pattern on the membrane and, by sequentially etching the hard mask film and an isolating oxide film the photoresist pattern as an etch mask, the semiconductor forming an isolation oxide film pattern and the hard mask pattern having a trench for exposing a substrate, an isolation method of a semiconductor device, characterized in that comprising the step of removing the photoresist pattern and the hard mask pattern.
  3. 제2항에 있어서, 상기 포토레지스트 패턴은 후에 필드 영역이 형성될 영역에 형성되는 것을 특징으로 하는 반도체 소자의 소자 분리 방법. 3. The method of claim 2, wherein the device isolation of the semiconductor element characterized in that the photoresist pattern is a field region is formed in a region to be formed later.
  4. 제1항에 있어서, 상기 실리콘 에피층 패턴을 형성하는 단계는, The method of claim 1, wherein forming the silicon epitaxial layer pattern,
    상기 트랜치 및 분리 산화막 패턴이 형성된 기판의 전면에 상기 트랜치를 매몰하도록 실리콘 에피층을 형성하는 단계와, 상기 분리 산화막 패턴의 표면을 식각 저지막으로 하여 상기 실리콘 에피층을 평탄화하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 소자 분리 방법. Characterized by the trench and separated from the step of forming a silicon epitaxial layer is an oxide film pattern to the buried the trench on the entire surface of the substrate is formed, the surface of the isolation oxide film pattern as an etch barrier layer consisting of planarizing the silicon epitaxial layer device isolation method of a semiconductor device.
  5. 제4항에 있어서, 상기 실리콘 에피층의 평탄화는 화학 기계적 연마 방법을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 소자 분리 방법. 5. The method of claim 4 wherein the device isolation of the semiconductor element characterized in that the planarization of the silicon epitaxial layer are performed using the chemical mechanical polishing method.
  6. 반도체 기판 상에 분리 산화막을 형성하는 단계; Forming an isolation oxide layer on a semiconductor substrate;
    상기 분리 산화막 상에 하드 마스크막을 형성하는 단계; Forming a hard mask film on the separation oxide film;
    상기 하드 마스크막 상에 포토레지스트 패턴을 형성하는 단계; Forming a photoresist pattern on the hard mask layer;
    상기 포토레지스트 패턴을 식각 마스크로 상기 하드 마스크막과 분리 산화막을 순차적으로 식각하여, 상기 반도체 기판을 노출하는 트랜치를 갖는 분리 산화막 패턴 및 하드 마스크막 패턴을 형성하는 단계; A step of sequentially etching the hard mask layer and the isolation oxide film, forming a separating oxide film pattern and the hard mask pattern having a trench that exposes the semiconductor substrate, the photoresist pattern as an etch mask;
    상기 포토레지스트 패턴 및 하드 마스크막 패턴을 제거하는 단계; Removing the photoresist pattern and the hard mask film pattern;
    선택적 에피택셜 성장법을 이용하여 상기 트랜치를 매몰하면서 상기 반도체 기판 상에 실리콘 에피층을 형성하는 단계; Using a selective epitaxial growth method and a buried trench forming a silicon epitaxial layer on the semiconductor substrate; And
    상기 실리콘 에피층을 평탄화하여 상기 트랜치 내에 실리콘 에피층 패턴을 형성함으로써 상기 실리콘 에피층 패턴으로 액티브 영역을 구성하고 상기 분리 산화막 패턴으로 필드 영역을 구성하는 것을 특징으로 하는 반도체 소자의 소자 분리 방법. How to configure the active areas in the silicon epitaxial layer pattern and remove elements of the semiconductor device characterized in that the configuration of the field region as the isolating oxide film pattern by forming a silicon epitaxial layer in the trench pattern by flattening the silicon epitaxial layer.
  7. 제6항에 있어서, 상기 실리콘 에피층의 평탄화는 상기 분리 산화막 패턴을 식각 저지점으로 하여 상기 실리콘 에피층을 화학 기계적 연마하여 수행하는 것을 특징으로 하는 반도체 소자의 소자 분리 방법. The method of claim 6, wherein the planarization of the silicon epitaxial layer is device isolation method of a semiconductor device, characterized in that for performing the epitaxial silicon layer to remove the oxide film pattern in the low point of the etching by the chemical mechanical polishing.
KR1020040031349A 2004-05-04 2004-05-04 Isolation method of a semiconductor device using a selective epitaxial growth(seg) KR20050106573A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040031349A KR20050106573A (en) 2004-05-04 2004-05-04 Isolation method of a semiconductor device using a selective epitaxial growth(seg)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040031349A KR20050106573A (en) 2004-05-04 2004-05-04 Isolation method of a semiconductor device using a selective epitaxial growth(seg)

Publications (1)

Publication Number Publication Date
KR20050106573A true KR20050106573A (en) 2005-11-10

Family

ID=37283318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040031349A KR20050106573A (en) 2004-05-04 2004-05-04 Isolation method of a semiconductor device using a selective epitaxial growth(seg)

Country Status (1)

Country Link
KR (1) KR20050106573A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101223417B1 (en) * 2007-12-18 2013-01-17 삼성전자주식회사 Semiconductor device and method of manufacturing thereof
CN103021923A (en) * 2011-09-21 2013-04-03 南亚科技股份有限公司 Semiconductor process
KR20130070454A (en) * 2011-12-19 2013-06-27 엘지이노텍 주식회사 Epitaxial substrate and method for the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101223417B1 (en) * 2007-12-18 2013-01-17 삼성전자주식회사 Semiconductor device and method of manufacturing thereof
CN103021923A (en) * 2011-09-21 2013-04-03 南亚科技股份有限公司 Semiconductor process
KR20130070454A (en) * 2011-12-19 2013-06-27 엘지이노텍 주식회사 Epitaxial substrate and method for the same

Similar Documents

Publication Publication Date Title
KR100428805B1 (en) Structure of Trench Isolation and Method of Forming The Same
JPH1079423A (en) Method of manufacturing semiconductor device
KR100604816B1 (en) Method of fabricating recess transistor in integrated circuit device recess transistor and recess transistor in integrated circuit device fabricated by the same
KR19990084786A (en) Separation trench method
KR100838378B1 (en) Method for fabricating fin transistor
KR20000061330A (en) Shallow trench manufacturing method for isolating semiconductor devices
JP2005150403A (en) Manufacturing method of semiconductor device
JP4977842B2 (en) Semiconductor element
JP3050166B2 (en) A method of manufacturing a semiconductor device
JPH10303290A (en) Component isolating method of semiconductor device
US9105685B2 (en) Method of forming shallow trench isolation structure
US8765599B2 (en) Semiconductor devices having dielectric caps on contacts and related fabrication methods
KR100195243B1 (en) Method for manufacturing semiconductor device using shallow trench isolation
JPH09107028A (en) Isolation method for semiconductor device
KR19980020105A (en) A method for manufacturing a semiconductor device using a shallow trench isolation
US6559029B2 (en) Method of fabricating semiconductor device having trench isolation structure
US20030224569A1 (en) Method of forming biasable isolation regions using epitaxially grown silicon between the isolation regions
JP2004207680A (en) Method of forming floating gate of flash-memory device
JP3990625B2 (en) Shallow trench isolation method
JPH10303291A (en) Semiconductor device and its manufacture
KR100673896B1 (en) Semiconductor device with trench type isolation and method for fabricating the same
JPH09191047A (en) Element isolation film of semiconductor device and formation thereof
JP4598047B2 (en) A method of manufacturing a semiconductor device
JP2008041901A (en) Semiconductor device and its manufacturing method
JP2002217128A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination