KR100532839B1 - Method for manufacturing shallow trench of semiconductor device - Google Patents
Method for manufacturing shallow trench of semiconductor device Download PDFInfo
- Publication number
- KR100532839B1 KR100532839B1 KR10-2003-0042287A KR20030042287A KR100532839B1 KR 100532839 B1 KR100532839 B1 KR 100532839B1 KR 20030042287 A KR20030042287 A KR 20030042287A KR 100532839 B1 KR100532839 B1 KR 100532839B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- dry etching
- trench
- nitride film
- teos
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Abstract
본 발명은 반도체 제조공정의 샐로우 트렌치 형성방법에 있어서, 더욱 상세하게는 실리콘 기판상에 실리콘 산화막과 실리콘 질화막을 연속적으로 형성한 후 STI를 형성하고 상기 산화막과 질화막을 제거하는 데 있어서, 종래의 습식 식각에 의한 식각이 아니라 건식 식각으로 완전히 제거하는 방법에 관한 것이다.The present invention relates to a method of forming a trench trench in a semiconductor manufacturing process, and more particularly, to continuously form a silicon oxide film and a silicon nitride film on a silicon substrate, to form an STI, and to remove the oxide film and the nitride film. The present invention relates to a method of completely removing dry etching, not wet etching.
본 발명의 반도체 제조공정의 샐로우 트렌치 형성방법은 활성 영역의 실리콘 산화막은 C4H8, CO, Ar 가스를 사용하여 건식 식각하고, 실리콘 질화막은 C 4H8, Ar 가스를 사용하여 건식 식각하는 것으로 이루어짐에 기술적 특징이 있다.In the method of forming a trench trench in the semiconductor manufacturing process of the present invention, the silicon oxide film in the active region is dry etched using C 4 H 8 , CO, Ar gas, and the silicon nitride film is dry etched using C 4 H 8 , Ar gas. There is a technical characteristic to that.
따라서, 본 발명의 반도체 제조공정의 샐로우 트렌치 형성방법은 종래 기술의 습식 식각 방법에 의한 활성 영역의 실리콘 산화막 및 질화막 제거로 인해 발생하는 잔존 산화막이나 질화막에 의한 트렌지스터 미작동 등의 문제 발생을 사전에 예방할 수 있다.Therefore, the shallow trench formation method of the semiconductor fabrication process of the present invention prevents the occurrence of problems such as transistor malfunction due to the remaining oxide film or nitride film caused by removal of the silicon oxide film and the nitride film in the active region by the wet etching method of the prior art. Can be prevented.
또한, 기존의 습식 식각에 의한 실리콘 산화막 및 질화막 제거는 BHF 베스 와 H3PO4 베스의 두 공정을 이용해야 하는 반면, 건식식각 방법을 이용하게 되면 단 한번의 공정으로 상기 두 물질을 제거할 수 있는 장점을 가지고 있다.In addition, removal of silicon oxide and nitride by conventional wet etching requires the use of two processes, BHF bath and H 3 PO 4 bath, whereas dry etching method can remove the two materials in a single process. Has the advantage.
Description
본 발명은 반도체 제조공정의 샐로우 트렌치 형성방법에 관한 것으로, 보다 자세하게는 STI(Shallow Trench Isolation, 이하 STI)를 형성하기 위해 형성한 산화막 및 질화막을 순차적으로 식각하고 실리콘 기판을 소정의 깊이로 식각하여 트렌치를 형성하고, 상기 산화막 및 질화막을 식각할 때 건식 식각하여 포토레지스트를 완전히 제거하는 것에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a shallow trench in a semiconductor manufacturing process, and more particularly, sequentially etching an oxide film and a nitride film formed to form a shallow trench isolation (STI) and etching a silicon substrate to a predetermined depth. To form a trench, and dry etching the oxide film and the nitride film to completely remove the photoresist.
종래에는, 실리콘 기판 상에 실리콘 질화막과 실리콘 산화막을 연속적으로 형성하고 난 후, 사진(Photo) 공정을 거쳐 STI 식각을 통해 트렌치를 형성한다. 다음으로 HDP(High Density Plasma, 이하 HDP) 산화막이나 O3-TEOS 산화막 증착공정을 통해 상기 기판에 형성된 트렌치를 매립한 후, CMP공정을 이용하여 평탄화를 실시한다.Conventionally, after forming a silicon nitride film and a silicon oxide film continuously on a silicon substrate, a trench is formed through STI etching through a photo process. Next, the trench formed in the substrate is buried through a high density plasma (HDP) oxide film or an O 3 -TEOS oxide film deposition process, and then planarized using a CMP process.
실리콘 질화막을 제거하기 전에 실리콘 질화막 상부에 잔존하는 실리콘 산화막을 BHF(Buffered HydroFlouric Acid, 이하 BHF)를 이용하여 습식 식각해 준다. 다음으로 실리콘 질화막을 인산용액(H3PO4)을 이용하여 역시 습식 식각으로 제거해 준다.Before removing the silicon nitride layer, the silicon oxide layer remaining on the silicon nitride layer is wet-etched using BHF (Buffered HydroFlouric Acid, BHF). Next, the silicon nitride film is also removed by wet etching using a phosphate solution (H 3 PO 4 ).
이 때 실리콘 질화막 위 활성 영역에 있는 실리콘 산화막이 CMP 공정에 의해 완전한 평탄화가 되지 않고 국부적인 평탄화가 될 경우, 일부 활성 영역에는 상당량의 산화막이 남게 되어 BHF 용액을 이용한 습식 식각 공정에 의해 완전히 제거되지 않는 경우가 발생하게 된다. 이 때 후속하는 실리콘 질화막 제거 공정에서는 인산용액의 선택적 식각 특성으로 인해 잔존 산화막 때문에 실리콘 질화막이 제거되지 않고 그대로 남아 있는 경우가 발생하게 된다. 이러한 경우 이온주입기(Implant)를 이용한 도핑 공정과 게이트 산화막 형성 공정을 거친 후 게이트 전극물질인 폴리 실리콘(Poly-Silicon)의 증착 및 식각 공정을 통해 소자(Transistor)를 형성하게 되는데 상기 공정에서 완전 제거되지 않고 남아 있는 실리콘 질화막에 의해 트랜지스터의 미작동 현상이 발생하여 디바이스의 신뢰성 측면에서 심각한 불량이 발생할 수 있다.At this time, if the silicon oxide layer in the active region on the silicon nitride layer is not planarized completely by the CMP process but is locally planarized, a considerable amount of oxide layer is left in some active regions and is not completely removed by the wet etching process using the BHF solution. If not, will occur. At this time, in the subsequent silicon nitride film removal process, the silicon nitride film is not removed due to the remaining oxide film due to the selective etching characteristic of the phosphate solution. In this case, after the doping process using an ion implanter and the gate oxide film forming process, a transistor is formed through the deposition and etching of poly-silicon, a gate electrode material, which is completely removed. The remaining silicon nitride film may cause malfunction of the transistor, which may cause serious defects in device reliability.
도 1a 내지 도 1c는 종래 기술에 의한 STI 영역을 형성하는 과정을 묘사한 단면도이다.1A to 1C are cross-sectional views illustrating a process of forming an STI region according to the prior art.
먼저, 도 1a는 산화막(2), 질화막(3) 및 TEOS(Tetraethylorthosilicate, 이하 TEOS)의 패드 산화막(4)을 순차적으로 형성하고, 포토레지스트(도시 안함)를 도포하여 패턴한 다음, 질화층 및 산화막을 순차적으로 식각하고 실리콘 기판(1)의 일부분을 식각하여 트렌치를 형성하고 O3-TEOS산화막이나 HDP산화막 증착공정을 통해 상기 기판에 형성된 트렌치를 절연물질(5)로 매립한다.First, FIG. 1A sequentially forms an oxide film 2, a nitride film 3, and a pad oxide film 4 of TEOS (Tetraethylorthosilicate, TEOS), followed by patterning by applying a photoresist (not shown). The oxide film is sequentially etched and a portion of the silicon substrate 1 is etched to form a trench, and the trench formed in the substrate is filled with an insulating material 5 through an O 3 -TEOS oxide film or an HDP oxide film deposition process.
다음, 도 1b는 CMP 공정으로 상기 O3-TEOS나 HDP산화막과 같은 절연물질을 평탄화하는 단계이다.Next, Figure 1b is a step of planarizing the insulating material, such as the O3-TEOS or HDP oxide film by a CMP process.
이때, TEOS으로 형성된 패드 산화막의 아래 부분인 질화막 상부(도 1a에서 표시된 점선(6))까지 평탄화되어야 하지만 완전히 제거되지 못하고 산화막이 잔류(7)할 수 있다.At this time, the planarization should be made to the upper portion of the nitride film (the dotted line 6 shown in FIG. 1A), which is the lower portion of the pad oxide film formed of TEOS, but the oxide film may remain 7 without being completely removed.
다음, 도 1c는 습식 식각으로 질화막 및 산화막을 제거하여 STI를 형성하는 단계다.Next, FIG. 1C illustrates a step of forming an STI by removing the nitride layer and the oxide layer by wet etching.
이때, BHF 및 인산용액을 이용하여 질화막 및 산화막을 제거하게 되는데, 질화막 상부에 산화막이 잔존하는 경우에는 질화막이 제거되지 못하여 상기에서 서술한 것과 같은 문제를 발생하게 한다.At this time, the nitride film and the oxide film are removed using the BHF and the phosphate solution. When the oxide film remains on the nitride film, the nitride film cannot be removed, causing problems as described above.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 기존의 습식 식각에 의해 실리콘 산화막 및 질화막을 제거하는 대신 건식 식각 방법을 이용하여 상기 두 물질을 제거하면 산화막이나 질화물이 잔류함으로 인해 발생하는 트랜지스터의 미작동을 방지하고 단 한번의 공정으로 상기 두 물질을 제거할 수 있는 방법을 제공함에 본 발명의 목적이 있다. Therefore, the present invention is to solve the problems of the prior art as described above, instead of removing the silicon oxide film and the nitride film by the conventional wet etching by removing the two materials by using a dry etching method to leave the oxide film or nitride It is an object of the present invention to provide a method for preventing the malfunction of a transistor caused by this and to remove the two materials in a single process.
본 발명의 상기 목적은 실리콘 기판 상에 산화막, 질화막 및 TEOS-산화막을 순차적으로 형성하는 단계; STI를 형성하기 위한 포토레지스트를 형성한 후 패턴하는 단계; 상기 산화막, 질화막 및 TEOS-산화막을 순차적으로 식각하고 실리콘 기판을 소정의 깊이로 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 절연체로 매립하는 단계; CMP를 사용하여 평탄화하는 단계; 포토레지스트를 도포하고 패턴하는 단계; 상기 질화막 및 TEOS-산화막을 건식 식각하는 단계; 및 포토레지스트를 제거하는 단계로 이루어진 반도체 제조공정의 샐로우 트렌치 형성방법에 의해 달성된다.The object of the present invention is to sequentially form an oxide film, a nitride film and a TEOS-oxide film on a silicon substrate; Patterning after forming a photoresist for forming the STI; Sequentially etching the oxide film, the nitride film and the TEOS-oxide film and etching the silicon substrate to a predetermined depth to form a trench; Filling the trench with an insulator; Planarization using CMP; Applying and patterning the photoresist; Dry etching the nitride film and the TEOS-oxide film; And a shallow trench forming method of a semiconductor manufacturing process comprising the step of removing the photoresist.
종래의 기술에서 사용되는 건식 식각 방법에 비해 산화막과 질화막의 제거에 건식 식각방법을 이용함으로써 활성 영역에 있는 상기 물질들을 완전히 제거해 줄 수 있다. Compared to the dry etching method used in the prior art, by using the dry etching method to remove the oxide film and the nitride film, it is possible to completely remove the substances in the active region.
CMP 평탄화 공정을 진행한 후, 건식 식각을 위해 포토레지스트 도포, 노광(Exposure) 및 현상(Develop) 공정을 통해 STI 영역에는 마스크가 남아 있고 활성 영역에는 마스크를 제거해 준다. 건식 식각 가스로는 C4H8, CO, Ar 가스를 이용하여 먼저 실리콘 질화막 상부의 TEOS-산화막을 제거해 준다. 이 때 TEOS-산화막/질화막의 선택비는 15:1 가량이다.After the CMP planarization process, a mask remains in the STI region and a mask is removed in the active region through photoresist coating, exposure, and development for dry etching. As a dry etching gas, the TEOS-oxide layer on the silicon nitride layer is first removed using C 4 H 8 , CO, and Ar gas. At this time, the selectivity ratio of TEOS-oxide film / nitride film is about 15: 1.
TEOS-산화막의 식각이 완료되면 C4H8과 Ar 가스만을 이용하여 활성 영역에 존재하는 실리콘 질화막을 완전히 제거해 준다. 이 때 TEOS-산화막/질화막의 선택비는 5:1 가량이다. 일반적으로 실리콘 질화막 식각에는 CF4/Ar을 이용하는 경우가 많지만, CF4 가스는 실리콘 질화막 하부의 실리콘에 대한 선택비가 낮으므로 C4F 8, CHF6/O2, CH2F2, CH6F 등의 식각 가스를 사용하는 것이 용이하다.After the etching of the TEOS oxide is completed, only the C 4 H 8 and Ar gases are used to completely remove the silicon nitride film in the active region. At this time, the selectivity ratio of TEOS-oxide film / nitride film is about 5: 1. In general, CF 4 / Ar is often used to etch silicon nitride, but since CF 4 gas has a low selectivity to silicon under the silicon nitride, C 4 F 8 , CHF 6 / O 2 , CH 2 F 2 , CH 6 F It is easy to use an etching gas such as.
실리콘 질화막의 제거가 완료되면 O2 가스를 이용하여 STI 영역에 남아있는 포토레지스트 마스크를 제거한다.When removal of the silicon nitride film is completed, the photoresist mask remaining in the STI region is removed using O 2 gas.
이하 도면을 참조하여 본 발명에 대하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
먼저, 도 2a는 실리콘 기판 상에 종래의 기술과 같은 방식으로 CMP 정치층(12), 질화막(13) 및 TEOS-산화막(14)을 형성한 후 식각하여 트렌치를 형성하고 O3-TEOS막 혹은 HDP증착 공정을 통해 상기기판에 HDP증착 공정을 통해 상기 기판에 HDP산화막이나 O3-TEOS막과 같은 절연물질(15)을 매립하여 STI를 형성하는 단계를 거친다.First, FIG. 2A shows a CMP stationary layer 12, a nitride film 13, and a TEOS-oxide film 14 formed on a silicon substrate in the same manner as in the prior art, followed by etching to form a trench to form an O 3 -TEOS film or Through the HDP deposition process, the substrate is subjected to the HDP deposition process, thereby filling the substrate with an insulating material such as an HDP oxide film or O 3 -TEOS film 15 to form an STI.
다음, 도 2b는 CMP 공정으로 도 2a의 점선(16)까지 평탄화하는 단계에 관한 것이다. 그런데 질화막 상부에 TEOS-산화막(17)이 잔존하는 경우에 종래의 기술로는 질화막(13)이나 CMP 정지층(12)을 완전히 제거할 수 없게 되어 디바이스의 성능에 영향을 미치게 된다.Next, FIG. 2B relates to the step of planarizing to the dotted line 16 of FIG. However, in the case where the TEOS-oxide film 17 remains on the nitride film, the conventional technology cannot completely remove the nitride film 13 or the CMP stop layer 12, which affects the performance of the device.
다음, 도 2c는 본 발명의 건식 식각을 위해 포토레지스트를 도포, 노광 및 현상하는 단계에 관한 것이다. CMP공정후 질화막 상부에 TEOS-산화막(17)이 잔존하는 경우 TEOS-산화막 상부에 포토레지스트를 도포하고 노광하여 STI 영역의 포토레지스트는 남겨 마스크(18)로 사용한다.Next, FIG. 2C relates to the steps of applying, exposing and developing photoresist for dry etching of the present invention. When the TEOS-oxide film 17 remains on the nitride film after the CMP process, a photoresist is applied on the TEOS-oxide film and exposed, leaving the photoresist in the STI region as a mask 18.
다음, 도 2d와 같이 질화막(13) 상부에 잔존하는 TEOS-산화막(17)을 제거하기 위해 C4H8, CO, Ar 가스를 이용하여 건식 식각(19)을 하고(TEOS-산화막/질화막의 선택비는 약 15:1), TEOS-산화막(17)의 식각이 완료되며, 도 2e와 같이 C4H8과 Ar 가스만을 이용하여 활성 영역에 존재하는 질화막(13)을 완전히 제거해 준다(산화막/질화막의 선택비는 약 5:1). 이 때 C4H8 가스는 5 내지 30sccm, CO 가스는 100 내지 300sccm, Ar 가스는 200 내지 400sccm을 사용한다. 이 때 C4H8 가스를 대신하여 C4F8, CHF6/O2, CH2F2 및 CH 6F 가스를 사용할 수 있다.Next, dry etching 19 using C 4 H 8 , CO, and Ar gas is performed to remove the TEOS-oxide layer 17 remaining on the nitride layer 13 as shown in FIG. 2D (TEOS-oxide / nitride layer). The selectivity is about 15: 1), and the etching of the TEOS-oxide film 17 is completed, and the nitride film 13 existing in the active region is completely removed using only C 4 H 8 and Ar gas as shown in FIG. 2E (oxide film). / Nitride ratio of about 5: 1). At this time, C 4 H 8 gas is used 5 to 30 sccm, CO gas is 100 to 300 sccm, Ar gas is used 200 to 400 sccm. At this time, C 4 H 8 in place of the gas C 4 F 8, may be used for CHF 6 / O 2, CH 2 F 2 and CH F 6 gas.
도 2f와 같이 상기 질화막(13)이 완전히 제거되면, O2 가스를 이용하여 STI영역에 남아있는 포토레지스트 마스크(18)를 제거한다.When the nitride film 13 is completely removed as shown in FIG. 2F, the photoresist mask 18 remaining in the STI region is removed using O 2 gas.
다음, 도 2g는 본 발명에 의해 활성 영역에 산화물이나 질화물이 잔류하지 않은 기판이 형성된 것을 보여주고 있다.Next, FIG. 2G shows that a substrate in which no oxides or nitrides remain in the active region is formed by the present invention.
따라서, 본 발명의 반도체 제조공정의 샐로우 트렌치 형성방법은 습식 식각 방법에 의한 활성 영역의 TEOS-산화막 및 질화막 제거에 비해 건식 식각 방법을 이용함으로써 트렌지스터의 미작동 등의 문제 발생을 사전에 예방할 수 있고, 기존의 습식 식각에 의한 TEOS-산화막 및 질화막 제거는 BHF 및 인산용액의 두 공정을 이용해야 하는 반면에 건식 식각 방법을 이용하게 되면 단 한번의 공정으로 상기 두 물질을 제거할 수 있는 장점을 가지고 있다.Therefore, the shallow trench formation method of the semiconductor manufacturing process of the present invention can prevent the occurrence of problems such as the non-operation of the transistor by using the dry etching method compared to the removal of TEOS-oxide and nitride film in the active region by the wet etching method. In the conventional wet etching process, the TEOS-oxide film and the nitride film removal have to use two processes of BHF and phosphate solution, whereas the dry etching method has the advantage of removing the two materials in a single process. Have.
도 1a 내지 도 1c는 종래기술에 의한 습식 식각 방법을 나타낸 단면도.1A to 1C are cross-sectional views showing a wet etching method according to the prior art.
도 2a 내지 도 2g는 본 발명에 의한 건식 식각 방법을 나타낸 단면도.2A to 2G are cross-sectional views showing a dry etching method according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>
1 : 기판 12 : CMP 정지층1: substrate 12: CMP stop layer
13 : 질화막 14 : TEOS-산화막13 nitride film 14 TEOS oxide film
15 : 절연물질 20 : 포토레지스트15: insulating material 20: photoresist
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0042287A KR100532839B1 (en) | 2003-06-27 | 2003-06-27 | Method for manufacturing shallow trench of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0042287A KR100532839B1 (en) | 2003-06-27 | 2003-06-27 | Method for manufacturing shallow trench of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050002939A KR20050002939A (en) | 2005-01-10 |
| KR100532839B1 true KR100532839B1 (en) | 2005-12-01 |
Family
ID=37218191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0042287A KR100532839B1 (en) | 2003-06-27 | 2003-06-27 | Method for manufacturing shallow trench of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100532839B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101053647B1 (en) * | 2009-12-29 | 2011-08-02 | 주식회사 하이닉스반도체 | Semiconductor device manufacturing method |
-
2003
- 2003-06-27 KR KR10-2003-0042287A patent/KR100532839B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050002939A (en) | 2005-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10303290A (en) | Component isolating method of semiconductor device | |
| KR100451513B1 (en) | Method of manufacture contact hole in semiconduct device | |
| KR20050106878A (en) | Method for manufacturing semiconductor device with recess channel | |
| KR100532839B1 (en) | Method for manufacturing shallow trench of semiconductor device | |
| US6924217B2 (en) | Method of forming trench in semiconductor device | |
| KR20030000592A (en) | method for manufacturing of semiconductor device with STI/DTI structure | |
| KR100403350B1 (en) | Method for forming borderless contact hole in a semiconductor device | |
| KR20030002870A (en) | Method for forming isolation in semiconductor device | |
| KR100524459B1 (en) | Trench Formation Method for Semiconductor Devices | |
| KR100634267B1 (en) | Method for forming of device isolation region in a semiconductor device | |
| KR100920000B1 (en) | Method for forming contact of semiconductor device | |
| KR100223825B1 (en) | Method of forming an element isolation region in a semiconductor device | |
| KR100700283B1 (en) | Method of fabricating the trench for isolation in semiconductor device | |
| KR20010082901A (en) | Method for fabricating isolation film in semiconductor device | |
| KR100940115B1 (en) | Method for forming gate of semiconductor device | |
| KR20030092525A (en) | Method of manufacture contact hole in semiconduct device | |
| KR100772699B1 (en) | Method for forming semiconductor device | |
| KR100575616B1 (en) | Method for forming borderless contact hole in a semiconductor device | |
| KR20030002884A (en) | Method for forming isolation in semiconductor device | |
| KR20050019616A (en) | Method of fabricating a transistor having recessed channel in integrated circuit device and the transistor having recessed channel in integrated circuit device fabricated by the same | |
| KR20000061288A (en) | Method of manufacturing semiconductor device | |
| KR20020056269A (en) | Method of manufacturing semiconductor device | |
| KR20030097495A (en) | Method for forming the Isolation Layer of Semiconductor Device | |
| KR20020054664A (en) | A method for forming a field oxide of semiconductor device | |
| KR19990069288A (en) | Method of forming isolation film for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |