KR20010035686A - Manufacturing method for mask aline key in semiconductor device - Google Patents
Manufacturing method for mask aline key in semiconductor device Download PDFInfo
- Publication number
- KR20010035686A KR20010035686A KR1019990042380A KR19990042380A KR20010035686A KR 20010035686 A KR20010035686 A KR 20010035686A KR 1019990042380 A KR1019990042380 A KR 1019990042380A KR 19990042380 A KR19990042380 A KR 19990042380A KR 20010035686 A KR20010035686 A KR 20010035686A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- mask
- trench
- exposed
- oxide film
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
본 발명은 반도체 소자의 마스크 정렬 키 형성방법에 관한 것으로, 특히 고집적 반도체 소자의 낮은 트랜치 분리구조(SHALLOW TRENCH ISOLATION)공정을 용이하게 실시할 수 있도록 하는 반도체 소자의 마스크 정렬 키 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a mask alignment key of a semiconductor device, and more particularly, to a method for forming a mask alignment key of a semiconductor device to facilitate a low trench isolation structure process of a highly integrated semiconductor device.
도1a 내지 도1g는 종래 반도체 소자의 마스크 정렬 키 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)과 질화막(3)을 순차적으로 증착하고, 그 질화막(3)의 상부에 포토레지스트(PR1)를 도포하고, 마스크(MASK)를 통해 노광하는 단계(도1a)와; 상기 일부가 노광된 포토레지스트(PR1)를 현상하여 상기 질화막(3)의 상부일부를 노출시키는 단계(도1b)와; 상기 포토레지스트(PR1)를 식각마스크로 하여 상기 노출된 질화막(3)과 그 하부의 패드산화막(2)을 식각하고, 노출되는 기판(1)에 트랜치를 형성하는 단계(도1c)와; 상기 포토레지스트(PR1)를 제거하고, 상기 트랜치 및 질화막(3)의 상부전면에 산화막(4)을 증착하는 단계(도1d)와; 상기 산화막(4)의 상부전면에 포토레지스트(PR2)를 도포하고, 노광 및 현상하여 정렬 키로 사용하는 트랜치의 상부측 산화막(4)의 일부를 노출시키고, 그 노출된 산화막(4)을 소정의 두께로 식각하여 산화막(4)에 단차를 발생시키는 단계(도1e)와; 상기 포토레지스트(PR2)를 제거하고, 상기 단차가 발생한 산화막(4)을 평탄화하여 상기 정렬 키로 사용되는 트랜치 내에 그 트랜치의 상부측이 노출되도록 낮은 산화막(4) 패턴을 형성함과 아울러 다른 트랜치에는 상기 트랜치의 측면 기판(1)이 노출되지 않도록 높은 산화막 패턴을 형성하는 단계(도1f)와; 상기 질화막(3)과 패드산화막(2)을 제거하는 단계(도1g)로 구성된다.1A to 1G are cross-sectional views of a process for manufacturing a mask alignment key of a conventional semiconductor device. As shown therein, a pad oxide film 2 and a nitride film 3 are sequentially deposited on a substrate 1, and the nitride film ( Applying photoresist PR1 on top of 3) and exposing through mask MASK (FIG. 1A); Developing the partially exposed photoresist PR1 to expose an upper portion of the nitride film 3 (FIG. 1B); Etching the exposed nitride film 3 and the pad oxide film 2 below the photoresist PR1 as an etch mask, and forming a trench in the exposed substrate 1 (FIG. 1C); Removing the photoresist (PR1) and depositing an oxide film (4) on the upper surface of the trench and nitride film (3); The photoresist PR2 is coated on the upper surface of the oxide film 4, exposed and developed to expose a portion of the oxide film 4 on the upper side of the trench used as an alignment key, and the exposed oxide film 4 is exposed to a predetermined amount. Etching to a thickness to generate a step in the oxide film 4 (FIG. 1E); The photoresist PR2 is removed, and the oxide film 4 having the step difference is planarized to form a low oxide film 4 pattern so that the upper side of the trench is exposed in the trench used as the alignment key. Forming a high oxide pattern so that the side substrate (1) of the trench is not exposed (FIG. 1F); And removing the nitride film 3 and the pad oxide film 2 (FIG. 1G).
이하, 상기와 같은 종래 반도체 소자의 마스크 정렬 키 제조방법을 좀 더 상세히 설명한다.Hereinafter, a method of manufacturing a mask alignment key of the conventional semiconductor device as described above will be described in more detail.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)과 질화막(3)을 순차적으로 증착하고, 상기 질화막(3)의 상부에 포토레지스트(PR1)를 도포한다.First, as shown in FIG. 1A, the pad oxide film 2 and the nitride film 3 are sequentially deposited on the substrate 1, and the photoresist PR1 is coated on the nitride film 3.
그 다음, 재질이 석영인 광 투과영역과, 재질이 크롬인 광 차단영역을 갖으며, 상기 광 차단영역과 광 투과영역의 사이에 위치하는 반 투과영역을 포함하는 마스크(MASK)를 사용하여, 상기 포토레지스트(PR1)를 노광시킨다.Then, using a mask (MASK) having a light transmitting region of quartz material, a light blocking region of chromium material, and a semi-transmissive region located between the light blocking region and the light transmitting region, The photoresist PR1 is exposed.
그 다음, 도1b에 도시한 바와 같이 상기 노광된 포토레지스트(PR1)를 현상하여 상기 광에 노출된 포토레지스트(PR1)의 일부영역을 제거하여 그 하부의 질화막(3)을 노출시킨다.Next, as shown in FIG. 1B, the exposed photoresist PR1 is developed to remove a portion of the photoresist PR1 exposed to the light to expose the lower nitride film 3.
그 다음, 도1c에 도시한 바와 같이 상기 잔존하는 포토레지스트(PR1)를 식각마스크로 하여 상기 노출된 질화막(3)을 식각하고, 그 질화막(3)의 식각으로 노출된 패드산화막(2)을 제거하여 그 하부의 기판(1)의 일부를 노출시킨다.Next, as shown in FIG. 1C, the exposed nitride film 3 is etched using the remaining photoresist PR1 as an etching mask, and the pad oxide film 2 exposed by etching the nitride film 3 is etched. It removes and exposes a part of the board | substrate 1 below.
그 다음, 상기 노출된 기판(1)을 건식식각하여 트랜치를 형성한다. 이때 도면에서 좌측의 트랜치는 소자의 분리구조로 사용할 낮은 트랜치 분리구조가 형성될 영역이며, 우측의 트랜치는 정렬 키로 사용할 영역이다.Then, the exposed substrate 1 is dry etched to form a trench. At this time, the trench on the left side is an area where a low trench isolation structure is to be used as the isolation structure of the device, and the trench on the right side is an area to be used as an alignment key.
그 다음, 도1d에 도시한 바와 같이 상기 포토레지스트(PR1)를 제거하고, 상기 트랜치가 형성된 기판(1) 및 질화막(3)의 상부전면에 산화막(4)을 증착한다. 이때의 산화막(4)을 상기 트랜치가 완전히 채워질 정도로 두껍게 증착한다.Next, as shown in FIG. 1D, the photoresist PR1 is removed, and an oxide film 4 is deposited on the upper surface of the substrate 1 and the nitride film 3 on which the trench is formed. At this time, the oxide film 4 is deposited to such a degree that the trench is completely filled.
그 다음, 도1e에 도시한 바와 같이 상기 산화막(4)의 상부전면에 포토레지스트(PR2)를 도포하고, 노광 및 현상하여 정렬 키로 사용하는 우측의 트랜치의 상부측 산화막(4)의 일부를 노출시키는 포토레지스트(PR) 패턴을 형성한다.Then, as shown in Fig. 1E, a photoresist PR2 is applied to the upper front surface of the oxide film 4, exposed and developed to expose a portion of the oxide film 4 on the upper side of the trench on the right side, which is used as an alignment key. A photoresist (PR) pattern is formed.
그 다음, 상기 포토레지스트(PR2)를 식각마스크로 사용하는 식각공정으로 상기 노출된 산화막(4)의 상부일부를 제거한다.Next, an upper portion of the exposed oxide layer 4 is removed by an etching process using the photoresist PR2 as an etching mask.
그 다음, 도1f에 도시한 바와 같이 상기 포토레지스트(PR2)를 제거하고, 상기 단차가 발생한 산화막(4)을 평탄화하여 상기 정렬 키로 사용되는 트랜치 내에 그 트랜치의 상부측이 노출되도록 낮은 산화막(4) 패턴을 형성함과 아울러 다른 트랜치에는 상기 트랜치의 측면 기판(1)이 노출되지 않도록 높은 산화막 패턴을 형성한다.Then, as shown in Fig. 1F, the photoresist PR2 is removed, and the oxide film 4 having the step is planarized so that the lower oxide film 4 is exposed so that the upper side of the trench is exposed in the trench used as the alignment key. ) And a high oxide layer pattern is formed in another trench so that the side substrate 1 of the trench is not exposed.
그 다음, 도1g에 도시한 바와 같이 상기 질화막(3)과 패드산화막(2)을 제거한다.Next, as shown in FIG. 1G, the nitride film 3 and the pad oxide film 2 are removed.
상기한 바와 같이 종래 반도체 소자의 마스크 정렬 키 형성방법은 낮은 트랜치 분리구조와 동일한 형태이나, 그 트랜치 내에 채워지는 산화막이, 일반적인 낮은 트랜치 분리구조보다 낮은 형태의 마스크 정렬 키를 형성하기 위해 산화막의 증착 후, 정렬 키의 상부측 산화막의 상부일부를 제거하는 패턴을 형성함으로써, 공정의 추가와 다수의 마스크 사용공정을 갖음으로써, 제조비용이 증가하는 문제점이 있었다.As described above, the mask alignment key forming method of the conventional semiconductor device has the same form as the low trench isolation structure, but the oxide film filled in the trench forms an oxide film to form a mask alignment key having a lower shape than the general low trench isolation structure. Thereafter, by forming a pattern for removing a portion of the upper portion of the oxide film on the upper side of the alignment key, there is a problem in that the manufacturing cost increases by adding a process and using a plurality of masks.
이와 같은 문제점을 감안한 본 발명은 마스크를 사용하는 공정의 수를 줄여 마스크 정렬 키를 제조할 수 있는 반도체 소자의 마스크 정렬 키 제조방법을 제공함에 그 목적이 있다.It is an object of the present invention to provide a mask alignment key manufacturing method of a semiconductor device capable of manufacturing a mask alignment key by reducing the number of processes using a mask.
도1a 내지 도1g는 종래 반도체 소자의 마스크 정렬 키 제조공정 수순단면도.1A to 1G are cross-sectional views of a mask alignment key manufacturing process of a conventional semiconductor device.
도2a 내지 도2f는 본 발명 반도체 소자의 마스크 정렬 키 제조공정 수순단면도.2A to 2F are cross-sectional views of a mask alignment key manufacturing process of the semiconductor device of the present invention.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
1:기판 2:패드산화막1: Substrate 2: Pad oxide film
3:질화막 4:산화막3: nitride film 4: oxide film
상기와 같은 목적은 기판의 상부에 패드산화막과 질화막을 순차적으로 증착하는 단계와; 상기 질화막의 상부에 포토레지스트를 도포하고, 광을 반투과하는 반투과영역, 투과영역 차단영역을 갖는 마스크를 사용하여 노광하고, 그 노광된 포토레지스트를 현상하여 일부영역에서 상기 질화막의 상부일부를 노출시키고, 일부영역에서 주변의 포토레지스트보다 얇은 두께를 갖는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 식각마스크로 하는 식각공정으로, 상기 기판에 서로다른 깊이를 갖는 트랜치를 형성하는 단계와; 상기 포토레지스트 패턴을 제거한 후, 산화막을 증착하고, 평탄화하여 상기 질화막의 전면을 노출시킨 후, 그 질화막과 하부의 패드산화막을 제거하여 상기 깊이가 다른 트랜치 중 상대적으로 깊이가 얕은 트랜치에 분리구조를 형성함과 아울러 상대적으로 깊이가 깊은 트랜치에 마스크 정렬 키를 형성하는 단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is to sequentially deposit a pad oxide film and a nitride film on the substrate; Applying a photoresist on top of the nitride film, using a mask having a semi-transmissive region and a transmissive region blocking region for transfusing light, and developing the exposed photoresist to develop a portion of the upper portion of the nitride film in a partial region. Exposing and forming a photoresist pattern having a thickness thinner than the surrounding photoresist in some areas; Forming an trench having a different depth in the substrate by an etching process using the photoresist pattern as an etching mask; After the photoresist pattern is removed, an oxide layer is deposited, and the planarization is performed to expose the entire surface of the nitride layer, and then the isolation layer is formed in a trench having a relatively shallow depth among the trenches having different depths by removing the nitride layer and the pad oxide layer underneath. Forming and forming a mask alignment key in a relatively deep trench, which will be described in detail with reference to the accompanying drawings, the present invention as follows.
도2a 내지 도2f는 본 발명 반도체 소자의 마스크 정렬 키 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)과 질화막(3)을 순차적으로 증착하고, 그 질화막(3)의 상부에 포토레지스트(PR)를 도포한 후, 낮은 트랜치 분리구조가 형성될 영역에 광을 반투과시키며, 정렬 키가 형성될 영역에 광을 투과시키는 마스크(MASK)를 사용하여 상기 포토레지스트(PR)를 노광시키는 단계(도2a)와; 상기 노광된 포토레지스트(PR)를 현상하여 정렬 키가 형성될 영역의 상부에 위치하는 질화막(3)을 노출시킴과 아울러 낮은 트랜치 분리구조가 형성될 영역 상부의 포토레지스트(PR)를 잔존시키는 포토레지스트(PR) 패턴을 형성하는 단계(도2b)와; 상기 포토레지스트(PR) 패턴을 식각마스크로 하는 식각공정으로, 상기 노출된 질화막(3)과, 그 하부의 패드산화막(2)을 제거하고 그 패드산화막(2)의 제거로 노출되는 기판(1)을 소정의 두께로 식각함과 아울러 상기 낮은 트랜치 분리구조의 형성위치에 상대적으로 얇게 잔존하는 포토레지스트(PR)를 제거하고, 그 하부의 질화막(3)과 패드산화막(2)을 제거하여 기판(1)의 상부일부를 노출시키는 단계(도2c)와; 상기 노출된 기판(1) 및 상부 일부가 식각된 기판영역을 식각하여 그 깊이를 달리하는 트랜치를 형성하는 단계(도2d)와; 상기 포토레지스트(PR)를 제거하고, 산화막(4)을 증착한 후, 그 산화막(4)을 평탄화하여 상기 낮은 트랜치 분리구조로 사용될 트랜치의 측면 기판을 노출시키지 않는 산화막 패턴을 형성함과 아울러, 상기 산화막 패턴과 동일한 높이를 갖으나 상대적으로 깊은 트랜치에 위치하여 그 트랜치의 측면 기판상부영역이 노출되는 정렬 키를 형성하는 단계(도2e)와; 상기 질화막(3)과 패드산화막(2)을 제거하는 단계(도2f)로 구성된다.2A to 2F are cross-sectional views of a process for manufacturing a mask alignment key of the semiconductor device according to the present invention. As shown therein, the pad oxide film 2 and the nitride film 3 are sequentially deposited on the substrate 1, and the nitride film is formed. After applying the photoresist PR on the upper portion of (3), using a mask (MASK) that transmits light to the region where the low trench isolation structure is to be formed, and transmits the light to the region where the alignment key is to be formed. Exposing the photoresist PR (FIG. 2A); The exposed photoresist PR is developed to expose the nitride film 3 positioned above the region where the alignment key is to be formed, and to leave the photoresist PR above the region where the low trench isolation structure is to be formed. Forming a resist (PR) pattern (FIG. 2B); In the etching process using the photoresist (PR) pattern as an etching mask, the exposed nitride film 3 and the lower pad oxide film 2 are removed, and the substrate 1 exposed by removing the pad oxide film 2 is removed. ) Is etched to a predetermined thickness, and the photoresist PR remaining relatively thinly formed at the position of forming the low trench isolation structure is removed, and the nitride film 3 and the pad oxide film 2 below are removed. Exposing an upper portion of (1) (FIG. 2C); Etching a portion of the exposed substrate 1 and a portion of the substrate where the upper portion is etched to form trenches having different depths (FIG. 2D); After removing the photoresist PR and depositing the oxide film 4, the oxide film 4 is planarized to form an oxide film pattern that does not expose the side substrate of the trench to be used as the low trench isolation structure. Forming an alignment key having the same height as the oxide layer pattern but positioned in a relatively deep trench to expose a region on the side substrate of the trench (FIG. 2E); The nitride film 3 and the pad oxide film 2 are removed (FIG. 2F).
이하, 상기와 같은 본 발명 반도체 소자의 마스크 정렬 키 제조방법을 좀 더 상세히 설명한다.Hereinafter, a method of manufacturing a mask alignment key of the semiconductor device according to the present invention will be described in more detail.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)과 질화막(3)을 순차적으로 증착하고, 그 질화막(3)의 상부에 포토레지스트(PR)를 도포한다.First, as shown in FIG. 2A, the pad oxide film 2 and the nitride film 3 are sequentially deposited on the substrate 1, and the photoresist PR is applied on the nitride film 3.
그 다음, 낮은 트랜치 분리구조가 형성될 영역에 광을 반투과시키며, 정렬 키가 형성될 영역에 광을 투과시키는 마스크(MASK)를 사용하여 상기 포토레지스트(PR)를 노광한다.The photoresist PR is then exposed using a mask MASK that transmits light to the area where the low trench isolation structure is to be formed and transmits light to the area where the alignment key is to be formed.
그 다음, 도2b에 도시한 바와 같이 상기 노광된 포토레지스트(PR)를 현상하여 정렬 키가 형성될 영역의 상부에 위치하는 질화막(3)을 노출시킴과 아울러 낮은 트랜치 분리구조가 형성될 영역 상부의 포토레지스트(PR)를 잔존시키는 포토레지스트(PR) 패턴을 형성한다. 이는 상기 반투과영역을 통해 광을 인가받은 포토레지스트(PR) 영역은 상기 현상공정으로 완전히 제거되지 않으며, 그 상부일부만이 제거되어 광에 노출되지 않은 포토레지스트(PR)영역과는 단차가 발생하게 된다.Next, as shown in FIG. 2B, the exposed photoresist PR is developed to expose the nitride film 3 positioned above the region where the alignment key is to be formed, and the upper portion of the region where the low trench isolation structure is to be formed. A photoresist PR pattern is formed in which photoresist PR remains. This is because the photoresist (PR) region to which light is applied through the transflective region is not completely removed by the developing process, and only a portion of the upper portion thereof is removed to generate a step with the photoresist (PR) region not exposed to light. do.
그 다음, 도2c에 도시한 바와 같이 상기 포토레지스트(PR) 패턴을 식각마스크로 하는 식각공정으로 상기 노출된 질화막(3)과, 그 하부의 패드산화막(2)을 제거하고 그 패드산화막(2)의 제거로 노출되는 기판(1)을 소정의 두께로 식각함과 아울러 상기 낮은 트랜치 분리구조의 형성위치에 상대적으로 얇게 잔존하는 포토레지스트(PR)를 제거하고, 그 하부의 질화막(3)과 패드산화막(2)을 제거하여 기판(1)의 상부일부를 노출시킨다. 이와 같은 과정은 상기 포토레지스트(PR) 패턴을 마스크로 사용하는 식각공정으로 식각을 실시함으로써, 상기 포토레지스트(PR)가 상대적으로 얇은 영역에서, 식각공정의 진행으로 그 포토레지스트(PR)가 제거되고 그 하부의 질화막(3)과 패드산화막(2)이 식각된다.Next, as shown in FIG. 2C, the exposed nitride film 3 and the pad oxide film 2 below are removed by an etching process using the photoresist PR pattern as an etching mask, and the pad oxide film 2 is removed. The substrate 1 exposed by the removal of the etch is etched to a predetermined thickness and the photoresist PR remaining relatively thinly formed at the position of forming the low trench isolation structure is removed, and the nitride film 3 below The pad oxide film 2 is removed to expose a portion of the upper portion of the substrate 1. Such a process is etched by an etching process using the photoresist (PR) pattern as a mask, so that the photoresist (PR) is removed by the etching process in a region where the photoresist (PR) is relatively thin. The nitride film 3 and the pad oxide film 2 below are etched.
그 다음, 도2d에 도시한 바와 같이 상기 노출된 기판(1) 및 상부 일부가 식각된 기판영역을 식각하여 낮은 트랜치 분리구조를 형성하기 위한 낮은 트랜치를 형성함과 아울러 마스크 정렬 키를 형성할 상대적으로 깊은 트랜치를 형성한다.Next, as shown in FIG. 2D, the exposed substrate 1 and the upper portion of the substrate region are etched to form a low trench for forming a low trench isolation structure and a relative position to form a mask alignment key. Form a deep trench.
그 다음, 도2e에 도시한 바와 같이 상기 포토레지스트(PR)를 제거하고, 산화막(4)을 증착한 후, 그 산화막(4)을 평탄화하여 상기 낮은 트랜치 분리구조로 사용될 트랜치의 측면 기판을 노출시키지 않는 산화막 패턴을 형성함과 아울러, 상기 산화막 패턴과 동일한 높이를 갖으나 상대적으로 깊은 트랜치에 위치하여 그 트랜치의 측면 기판상부영역이 노출되는 정렬 키를 형성한다.Next, as shown in FIG. 2E, the photoresist PR is removed, the oxide film 4 is deposited, and the oxide film 4 is planarized to expose the side substrate of the trench to be used as the low trench isolation structure. In addition to forming an oxide layer pattern, the alignment key having the same height as the oxide layer pattern but positioned in a relatively deep trench and exposing an upper region of the side substrate of the trench is formed.
그 다음, 도2f에 도시한 바와 같이 상기 질화막(3)과 패드산화막(2)을 제거한다.Next, as shown in FIG. 2F, the nitride film 3 and the pad oxide film 2 are removed.
상기한 바와 같이 본 발명은 낮은 트랜치 구조를 형성할 위치에 반투과패턴을 갖으며, 마스크 정렬 키를 형성할 위치에 광 투과패턴을 갖는 마스크를 사용하여 포토레지스트 패턴의 형성시 포토레지스트 패턴에 단차를 형성하고, 그 포토레지스트 패턴을 식각마스크로 하는 식각공정으로 깊이가 상대적으로 깊은 트랜치를 형성하고, 그 트랜치 내에 산화막을 트랜치의 상부 측면 기판이 노출되도록 위치시켜 마스크 정렬 키를 형성함으로써, 1회의 마스크 사용공정을 이용하여 낮은 트랜치 분리구조와 마스크 정렬 키를 동시에 형성하여 제조비용을 절감하는 효과가 있다.As described above, the present invention has a semi-transmissive pattern at a position where a low trench structure is to be formed, and a step of forming a photoresist pattern using a mask having a light transmission pattern at a position where a mask alignment key is to be formed. In the etching process using the photoresist pattern as an etching mask, forming a trench having a relatively deep depth, and placing an oxide film in the trench so that the upper side substrate of the trench is exposed to form a mask alignment key. By using a mask using process, a low trench isolation structure and a mask alignment key are simultaneously formed to reduce manufacturing costs.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990042380A KR20010035686A (en) | 1999-10-01 | 1999-10-01 | Manufacturing method for mask aline key in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990042380A KR20010035686A (en) | 1999-10-01 | 1999-10-01 | Manufacturing method for mask aline key in semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010035686A true KR20010035686A (en) | 2001-05-07 |
Family
ID=19613667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990042380A KR20010035686A (en) | 1999-10-01 | 1999-10-01 | Manufacturing method for mask aline key in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010035686A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100395908B1 (en) * | 2001-06-29 | 2003-08-27 | 주식회사 하이닉스반도체 | Method for manufacturing an alignment key of semiconductor device |
| KR20040001454A (en) * | 2002-06-28 | 2004-01-07 | 주식회사 하이닉스반도체 | Method for fabricating alignment key for dual damascene |
| KR101031288B1 (en) * | 2009-09-25 | 2011-04-29 | 전자부품연구원 | A nitride metal structure and manufacturing method of the same |
-
1999
- 1999-10-01 KR KR1019990042380A patent/KR20010035686A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100395908B1 (en) * | 2001-06-29 | 2003-08-27 | 주식회사 하이닉스반도체 | Method for manufacturing an alignment key of semiconductor device |
| KR20040001454A (en) * | 2002-06-28 | 2004-01-07 | 주식회사 하이닉스반도체 | Method for fabricating alignment key for dual damascene |
| KR101031288B1 (en) * | 2009-09-25 | 2011-04-29 | 전자부품연구원 | A nitride metal structure and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6110797A (en) | Process for fabricating trench isolation structure for integrated circuits | |
| KR20010035686A (en) | Manufacturing method for mask aline key in semiconductor device | |
| KR100289660B1 (en) | Trench Formation Method for Semiconductor Devices | |
| KR100186514B1 (en) | Isolation method of semiconductor device | |
| KR100319622B1 (en) | Manufacturing method for isolation in semiconductor device | |
| KR100313523B1 (en) | Manufacturing method for isolation in semiconductor device | |
| KR100807074B1 (en) | Method for fabrication a semiconductor device | |
| KR20030002709A (en) | Method for forming an isolation film in a flash memory device | |
| US6960411B2 (en) | Mask with extended mask clear-out window and method of dummy exposure using the same | |
| KR100273244B1 (en) | Method for fabricating isolation region of semiconductor device | |
| KR0124638B1 (en) | Manufacturing method of multilayer lining for semiconductor device | |
| KR20010084523A (en) | Method for forming isolation region of semiconductor device | |
| KR20040066831A (en) | Method for forming a structure in a semiconductor substrate | |
| KR100227634B1 (en) | Method of fabricating semiconductor device | |
| KR20010038753A (en) | Manufacturing method for isolation in semiconductor device | |
| KR100338948B1 (en) | Manufacturing method for isolation in semiconductor device | |
| KR20030059465A (en) | Method for forming trench isolation in semiconductor device | |
| KR100561513B1 (en) | Method of Shallow Trench Isolation In Semiconductor Device | |
| KR100835420B1 (en) | Method for fabricating semiconductor device | |
| KR100281147B1 (en) | Method for forming contact hole | |
| KR20030050702A (en) | Method for Forming Isolation of Semiconductor Device | |
| KR20020044682A (en) | Method for forming isolation layer in semiconductor device | |
| KR100396792B1 (en) | Method for chemical mechanical polishing isolation region of semiconductor device | |
| KR100281140B1 (en) | Manufacturing Method of Semiconductor Device | |
| KR20010077586A (en) | Manufacturing method for contact hole in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |