KR20030041043A - Image sensor for measuring the dark signal - Google Patents

Image sensor for measuring the dark signal Download PDF

Info

Publication number
KR20030041043A
KR20030041043A KR1020010071772A KR20010071772A KR20030041043A KR 20030041043 A KR20030041043 A KR 20030041043A KR 1020010071772 A KR1020010071772 A KR 1020010071772A KR 20010071772 A KR20010071772 A KR 20010071772A KR 20030041043 A KR20030041043 A KR 20030041043A
Authority
KR
South Korea
Prior art keywords
photodiode
test pattern
dark current
image sensor
measuring
Prior art date
Application number
KR1020010071772A
Other languages
Korean (ko)
Other versions
KR100399938B1 (en
Inventor
고호순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0071772A priority Critical patent/KR100399938B1/en
Publication of KR20030041043A publication Critical patent/KR20030041043A/en
Application granted granted Critical
Publication of KR100399938B1 publication Critical patent/KR100399938B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Automation & Control Theory (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

PURPOSE: An image sensor for measuring dark current is provided to be capable of reducing dark current by using a test pattern. CONSTITUTION: An image sensor for measuring dark current comprises a pixel array for driving the image sensor and a test pattern for measuring the dark current generated at interface between an active and field region. The test pattern further includes the first test pattern(A,B,C) having the first photodiode and the second test pattern(A',B',C') having the second photodiode. At this time, the area and the size of depletion region of the second photodiode is substantially same to the first photodiode.

Description

암전류를 측정하기 위한 이미지센서{Image sensor for measuring the dark signal}Image sensor for measuring the dark signal

본 발명은 반도체 소자에 관한 것으로 특히, 이미지센서에 관한 것으로 더욱 상세하게는, 이미지센서의 암전류를 측정하기 위한 테스트 패턴을 갖는 이미지센서에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to an image sensor, and more particularly, to an image sensor having a test pattern for measuring the dark current of the image sensor.

일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. In a double charge coupled device (CCD), individual metal-oxide-silicon (MOS) capacitors are very different from each other. A device in which charge carriers are stored and transported in a capacitor while being located in close proximity, and CMOS (Complementary MOS) image sensor is a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. Is a device that employs a switching method that creates MOS transistors by the number of pixels and sequentially detects the output using them.

이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.In manufacturing such various image sensors, efforts are being made to increase the photo sensitivity of the image sensor, and one of them is a light condensing technology. For example, a CMOS image sensor is composed of a photodiode for detecting light and a portion of a CMOS logic circuit for processing the detected light into an electrical signal to make data. To increase light sensitivity, the ratio of the photodiode to the total image sensor area is increased. Efforts have been made to increase (usually referred to as Fill Factor).

도 1은 통상적인 CMOS 이미지센서의 단위 화소(Unit Pixer) 회로도로서, 광감도(Sensitivity)를 높이고, 단위 화소간의 크로스 토크 효과를 줄이기 위하여 서브미크론 CMOS Epi 공정을 적용하였다.FIG. 1 is a unit pixel circuit diagram of a conventional CMOS image sensor, and a submicron CMOS Epi process is applied to increase sensitivity and reduce cross talk effects between unit pixels.

또한, 도 2는 일반적인 4 Tr 구조의 이미지센서의 레이아웃을 도시한 평면도로서, 포토다이오드(PD)에서 발생한 전류를 Tx Tr을 거쳐 FD로 전송시켜, 변화하는 FD 전압을 Dx Tr의 게이트 입력으로 사용하는 구조를 이룬다.FIG. 2 is a plan view showing the layout of an image sensor having a general 4 Tr structure. The current generated from the photodiode PD is transferred to the FD via the Tx Tr, and the changing FD voltage is used as the gate input of the Dx Tr. To achieve the structure.

단위 화소 내에는 1개의 저전압 베리드 포토 다이오드(Buried Photodiode)와 4개의 NMOS 트랜지스터로 구성되어 있는데, 저전압 베리드 포토 다이오드 구조는 기존의 포토 게이트 구조와 달리 광감지 영역(Light Sensing Region)이 폴리실리콘으로 덮여있지 않아 단파장의 청색광에 대한 광감도가 우수할 뿐 만아니라 광감지영역에서의 공핍층 깊이(Depletion Depth)를 증가시킬 수 있어 장파장의 적색광 또는 적외선에 대한 광감도 또한 우수한 특성을 갖는다. 한편, 저전압 베리드 포토 다이오드 구조를 사용하면 광감지영역에 모인 광전하(Photogenerated Charge)를 플로팅 센싱 노드(Floating Sensing Node)로 완전히 운송할 수 있어서 전하 운송 효율(Charge Transfer Efficiency)을 현저하게 증가시킬 수 있는 장점이 있다.The unit pixel is composed of one low voltage buried photodiode and four NMOS transistors. Unlike the conventional photo gate structure, the low voltage buried photodiode has a polysilicon with a light sensing region. Not only is it covered, it has excellent light sensitivity for short wavelength blue light as well as increase the depth of depletion in the light sensing area, so the light sensitivity for long wavelength red or infrared light is also excellent. On the other hand, the low-voltage buried photodiode structure allows photogenerated charges in the photosensitive area to be completely transported to the Floating Sensing Node, which significantly increases the charge transfer efficiency. There are advantages to it.

그리고 4개의 트랜지스터 중에서 광전하를 운송하는 역할을 하는 트랜스퍼 게이트(Transfer Gate, Tx) 즉, 게이트전극과 리셋 게이트(Reset Gate, Rx)는 양의 문턱 전압(Positive Threshold Voltage)으로 인한 전압 강하로 전자가 손실되어 전하 운송 효율이 저하되는 현상을 방지하기 위하여 음의 문턱 전압을 갖는 Native NMOS 트랜지스터로 구성하며 아울러 이와같이 하면 N-LDD 이온 주입을 생략함으로써 게이트전극 및 리셋 게이트와 플로팅 센싱 노드와의 오버랩 캐패시턴스(OverlapCapacitance)를 저하시킬 수 있어 운송되는 전하량에 따른 플로팅 센싱 노드의 전위 변화량을 증폭시킬 수 있다.(△ V-△Q/C)In addition, the transfer gate (Tx), that is, the gate electrode and the reset gate (Rx), which transfer photocharges among the four transistors, is caused by a voltage drop due to a positive threshold voltage. In order to prevent the loss of charge transport efficiency, the NMOS transistor has a negative threshold voltage. In this case, the N-LDD ion implantation is omitted so that the overlap capacitance between the gate electrode and the reset gate and the floating sensing node is reduced. (Overlap Capacitance) can be lowered to amplify the change in potential of the floating sensing node according to the amount of charge carried. (△ V-ΔQ / C)

한편, 소스 팔로워(Source Follower) 역할을 하는 드라이브 게이트(Drive Gate, Sx)는 일반적인 서브미크론 NMOS 트랜지스터로 이루어져 있다. 이와같은 구조는 서브미크론 CMOS Epi 공정을 최소한으로 바꾸면서 구성되었고, 특히 열공정(Thermal Cycle)은 전혀 변화가 없도록 고안되었다. 한편, 칼라 이미지 구현을 위해서 이와같은 단위 화소 배열(Unit Pixel Array)위에 레드(Red), 그린(Green), 블루(Blue) 또는 옐로우(Yellow), 마젠타(Magenta), Cyan등으로 구성된 칼라 필터 배열(Color Filter Array) 형성 공정을 진행한다.Meanwhile, the drive gate (Sx) serving as a source follower is composed of a general submicron NMOS transistor. This structure was constructed with minimal changes to the submicron CMOS Epi process, and the thermal cycle was designed to be completely unchanged. On the other hand, a color filter array composed of red, green, blue or yellow, magenta, cyan, and the like on a unit pixel array for color image realization. (Color Filter Array) The process of forming.

이러한 단위 화소로부터 출력을 얻어내는 동작원리를 살펴보면 다음과 같다.The operation principle of obtaining an output from such a unit pixel is as follows.

가. Tx, Rx, Sx를 오프 시킨다. 이때 저전압 베리드 포토 다이오드는 완전한 공핍(Fully depletion) 상태이다.end. Turn off Tx, Rx, Sx. The low voltage buried photodiode is then fully depletion.

나. 광전하(Photogenerated Charge)를 저전압 Buried 포토 다이오드에 모은다.I. Photogenerated charge is collected in a low voltage buried photo diode.

다. 적정 인터그레이션(Integration) 시간후에 Rx를 온시켜 플로팅 센싱 노드(Floating Sensing Node)를 1차 리셋(Reset) 시킨다.All. After a proper integration time, the Rx is turned on to reset the floating sensing node first.

라. Sx를 온시켜 단위 화소를 온시킨다.la. The unit pixel is turned on by turning on Sx.

마. 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V1)을 측정한다. 이 값은 단지 플로팅 센싱 노드(Floating Sensing Node)의 직류 전위 변화(CD level shift)를 의미한다.hemp. Measure the output voltage (V1) of the source follower buffer. This value simply means the CD level shift of the Floating Sensing Node.

바. Tx를 온 시킨다.bar. Turn on Tx.

사. 모든 광전하(Photogenerated Charge)는 플로팅 센싱 노드(Floating Sensing Node)로 운송된다.four. All photogenerated charges are transported to Floating Sensing Nodes.

아. Tx를 오프 시킨다.Ah. Turn off Tx.

자. 소스 팔로워 버퍼(Source Follower Buffer)의 출력전압(V2)을 측정한다.character. Measure the output voltage (V2) of the source follower buffer.

차. 출력신호(V1-V2)는 V1과 V2 사이의 차이에서 얻어진 광전하 운송의 결과이며, 이느 노이즈(Noise)가 배제된 순수 시그날 값이 된다. 이러한 방법을 CDS(Corelated Double Sampling)라고 한다.car. The output signals V1-V2 are the result of the photocharge transport resulting from the difference between V1 and V2 and are pure signal values without noise. This method is called CDS (Corelated Double Sampling).

카. '가' ∼ '차' 과정을 반복한다. 단, 저전압 베리드 포토 다이오드는 '사' 과정에서 완전한 공핍상태(Fully Depletion)로 되어 있다.Ka. Repeat the process of 'a' to 'tea'. However, the low voltage buried photodiode is fully depleted during the 'dead' process.

한편, 기판 자체적으로 함유하고 있는 결함(Defect), 표면의 댕글링 본드(Dangling bond)와 액티브(Active)/필드(Field) 영역 계면의 전위(dislocation) 등에 의해 발생하는 전자-정공쌍(Electron hole pair)에 의해 입력이 낮은 즉, 빛이 약하거나 없는 상태에서도 일정 정도의 출력 신호가 생기게 되는 바, 이를 암전류(Dark signal, Dark current)라 하며 소자의 성능을 판단하는 주요 요소 중 하나이다.On the other hand, electron-hole pairs generated by defects contained in the substrate itself, dislocations at the surface of dangling bonds and the active / field region interface, etc. Pair) produces a certain level of output signal even when the input is low, that is, when the light is weak or absent. This is called dark signal (Dark signal) and is one of the main factors to determine the performance of the device.

하지만, 상기와 같이 현재 이미지센서에서 소자의 특성을 파악하기 위한 테스트 패턴에는 상술한 암전류의 전체량을 확인할 수는 있으나 그 주된 원인을 파악하기가 어렵다.However, in the test pattern for identifying the characteristics of the device in the current image sensor as described above, it is possible to check the total amount of the dark current described above, but it is difficult to determine the main cause.

따라서, 암전류의 개선이 어렵게 된다.Therefore, improvement of dark current becomes difficult.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 적절한 테스트 패턴을 이용하여 암전류의 주 원인을 파악할 수 있도록 함으로써, 암전류 특성을 개선할 수 있는 이미지센서를 제공하는데 그 목적이 있다.The present invention proposed to solve the problems of the prior art as described above, it is an object of the present invention to provide an image sensor that can improve the dark current characteristics by being able to determine the main cause of the dark current by using an appropriate test pattern.

도 1은 통상적인 CMOS 이미지센서의 단위 화소 회로도,1 is a unit pixel circuit diagram of a conventional CMOS image sensor;

도 2는 일반적인 4 Tr 구조의 이미지센서의 레이아웃을 도시한 평면도,2 is a plan view showing a layout of an image sensor having a general 4 Tr structure;

도 3은 일반적인 이미지센서의 테스트 패턴 레이아웃을 도시한 평면도,3 is a plan view illustrating a test pattern layout of a general image sensor;

도 4는 도 3의 테스트 패턴에 대한 단면도,4 is a cross-sectional view of the test pattern of FIG.

도 5는 도 4의 테스트 패턴에 대한 개략적인 회로도,5 is a schematic circuit diagram of the test pattern of FIG.

도 6(a)는 제1암전류 측정을 위한 테스트 패턴을 도시한 개략적인 평면도,6 (a) is a schematic plan view showing a test pattern for measuring a first dark current;

도 6(b)는 제2암전류 측정을 위한 테스트 패턴을 도시한 개략적인 평면도,6 (b) is a schematic plan view showing a test pattern for measuring a second dark current;

도 6(c)는 제3암전류 측정을 위한 이미지센서의 개략적인 단면도.Figure 6 (c) is a schematic cross-sectional view of the image sensor for the third dark current measurement.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

A, B, C : 제1테스트 패턴A, B, C: First test pattern

A', B', C' : 제2테스트 패턴A ', B', C ': Second test pattern

상기 목적을 달성하기 위하여 본 발명은, 실질적인 소자 구동을 위한 화소어레이; 및 상기 화소어레이와 동일 기판 상에 집적화되며, 액티브영역과 필드영역의 계면에서 발생하는 암전류를 측정하기 위한 테스트 패턴을 포함하며, 상기 테스트 패턴은, 제1포토다이오드를 포함하는 제1테스트 패턴; 및 상기 제1포토다이오드와 그 면적이 실질적으로 동일하고, 상기 기판 표면으로부터 그 저면으로의 전하공핍영역의 크기가 상기 제1포토다이오드와 실질적으로 동일한 제2포토다이오드를 포함하며, 상기 제1테스트 패턴보다 필드영역과 액티브영역 사이의 경계면을 더 많이 갖는 제2테스트 패턴을 포함하는 것을 특징으로 하는 액티브영역과 필드영역의 계면에서 발생하는 암전류를 측정하기 위한 이미지센서를 제공한다.In order to achieve the above object, the present invention is a pixel array for driving a substantial element; And a test pattern integrated on the same substrate as the pixel array and measuring a dark current generated at an interface between an active region and a field region, wherein the test pattern comprises: a first test pattern including a first photodiode; And a second photodiode having an area substantially the same as that of the first photodiode, and having a charge depletion region from the substrate surface to a bottom thereof substantially the same as the first photodiode. An image sensor for measuring dark current occurring at an interface between an active region and a field region, the second test pattern having a more interface between the field region and the active region than the pattern.

또한, 상기 목적을 달성하기 위한 본 발명은, 실질적인 소자 구동을 위한 화소어레이; 및 상기 화소어레이와 동일 기판 상에 집적화되며, 포토다이오드 표면의 결정 결함에 의해 발생하는 암전류를 측정하기 위한 테스트 패턴을 포함하며, 상기 테스트 패턴은, 제1포토다이오드를 포함하는 제1테스트 패턴; 및 상기 기판 표면으로부터 그 저면으로의 전하공핍영역의 크기가 상기 제1포토다이오드와 실질적으로동일하되 상기 제1포토다이오드와 면적이 서로 다른 제2포토다이오드를 포함하며, 상기 제1테스트 패턴과 실질적으로 동일한 주변영역 면적을 갖는 제2테스트 패턴을 포함하는 것을 특징으로 하는 포토다이오드 표면의 결정 결함에 의해 발생하는 암전류를 측정하기 위한 이미지센서를 제공한다.In addition, the present invention for achieving the above object is a pixel array for driving a substantial element; And a test pattern integrated on the same substrate as the pixel array and configured to measure a dark current generated by a crystal defect on a photodiode surface, the test pattern comprising: a first test pattern including a first photodiode; And a second photodiode having a charge depletion region from the substrate surface to a bottom thereof substantially the same as the first photodiode, but having a different area from the first photodiode. The present invention provides an image sensor for measuring dark current caused by crystal defects on a surface of a photodiode, comprising a second test pattern having the same peripheral area.

또한, 상기 목적을 달성하기 위한 본 발명은, 실질적인 소자 구동을 위한 화소어레이; 및 상기 화소어레이와 동일 기판 상에 집적화되며, 포토다이오드 벌크(Bulk)에서의 결함에 의해 발생하는 암전류를 측정하기 위한 테스트 패턴을 포함하며, 상기 테스트 패턴은, 제1포토다이오드를 포함하는 제1테스트 패턴; 및 상기 제1포토다이오드와 그 면적이 실질적으로 동일하되, 상기 기판 표면으로부터 그 저면으로의 전하공핍영역의 크기가 상기 제1포토다이오드와 서로 다른 제2포토다이오드를 포함하며, 상기 제1테스트 패턴과 실질적으로 동일한 주변영역 면적을 갖는 제2테스트 패턴을 포함하는 것을 특징으로 하는 포토다이오드 벌크에서의 결함에 의해 발생하는 암전류를 측정하기 위한 이미지센서를 제공한다.In addition, the present invention for achieving the above object is a pixel array for driving a substantial element; And a test pattern integrated on the same substrate as the pixel array and configured to measure a dark current generated by a defect in a photodiode bulk, wherein the test pattern includes a first photodiode. Test pattern; And a second photodiode having substantially the same area as that of the first photodiode, but having a different size of the charge depletion region from the surface of the substrate to the bottom thereof, the second photodiode being different from the first photodiode. And a second test pattern having substantially the same periphery area as and an image sensor for measuring a dark current caused by a defect in a photodiode bulk.

바람직하게, 본 발명의 상기 제1 및 제2테스트 패턴은 상기 제1 및 제2포토다이오드와 각각 전기적으로 접속된 리셋 트랜지스터 및 트랜스퍼 트랜지스터를 더 포함하는 것을 특징으로 하며,Preferably, the first and second test pattern of the present invention further comprises a reset transistor and a transfer transistor electrically connected to the first and second photodiodes, respectively.

상기 제1테스트 패턴은 상기 제1포토다이오드 상부에 형성된 제1광차단수단을 더 포함하며, 상기 제2테스트 패턴은 상기 제2포토다이오드 상부에 형성된 제2광차단수단을 더 포함하는 것을 특징으로 한다.The first test pattern further includes first light blocking means formed on the first photodiode, and the second test pattern further includes second light blocking means formed on the second photodiode. do.

본 발명은 암전류의 주요인을 파악하기 위하여 암전류의 주요 원인이 되는후보를 각각 따로 분리하여 그 성분을 분석하기 위해 다른 요인이 되는 소자의 면적 등 공정 변수를 동일하게 한 채로 그 요인에 대한 공정 변수 만을 다르게 한 각각 한 쌍의 테스트 패턴을 이용함으로써, 화소 어레이와 동일 조건 하에 집적된 테스트 패턴에서의 암전류를 측정하여 그 주요 요인을 파악할 수 있게 함으로써, 암전류 특성을 개선할 수 있도록 하는 것이다.In order to identify the main causes of dark current, the present invention separates candidates which are the main causes of dark current separately and analyzes only the process variables for the factors with the same process variables such as the area of the device, which is another factor to analyze the components. By using different pairs of test patterns, it is possible to improve the dark current characteristics by measuring the dark current in the test pattern integrated under the same conditions as the pixel array and identifying the main factors.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 3은 일반적인 이미지센서의 테스트 패턴 레이아웃을 도시한 평면도이다.3 is a plan view illustrating a test pattern layout of a general image sensor.

도 3을 참조하면, 테스트 패턴을 이루는 화소의 유형은 전위(Potential) 변화 등 가능한 변수를 줄이기 위해 화소 어레이와 동일하게 동일 기판 상에 집적화하여 설계하며, 암상태 확보를 위해 포토다이오드 상부에 광차단층(M2)을 이용하여 쉴딩(Shielding)한다.Referring to FIG. 3, the types of pixels constituting the test pattern are designed to be integrated on the same substrate as the pixel array in order to reduce potential variables such as potential change, and a light blocking layer on the photodiode to secure a dark state. Shielding using (M2).

단, 패드3(Pad3)은 전압 출력단자이므로 플로팅(Floating) 형태로 설계하며, 이러한 테스트 패턴을 단순화하여 PD, FD, Tx로 이루어진 트랜지스터 구조를 사용하기도 한다.However, since pad 3 is a voltage output terminal, the pad 3 is designed in a floating form, and by simplifying the test pattern, a transistor structure composed of PD, FD, and Tx is used.

여기서, 이러한 테스트 패턴은 포토다이오드를 포함하고 있으며, 화소어레이와는 달리 예컨대, 4 Tr 구조의 경우 상기 포토다이오드와 전기적으로 접속된 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)를 추가로 더 포함한다.Here, the test pattern includes a photodiode, and unlike the pixel array, for example, in the case of a 4 Tr structure, the test pattern further includes a transfer transistor Tx and a reset transistor Rx electrically connected to the photodiode. .

도 4는 도 3의 테스트 패턴에 대한 단면도이다.4 is a cross-sectional view of the test pattern of FIG. 3.

도 4를 참조하면, 기판(P-Sub) 상에 국부적으로 소자분리막(Fox)이 배치되어 있으며, 소자분리막(Fox)과 일측이 접하도록 기판(P-Bub) 표면으로부터 그 저면으로 이온주입 등을 통해 형성된 포토다이오드(PD)가 배리드(Buried) 형태로 P0와 n-가 중첩된 구조로 형성되어 있다.Referring to FIG. 4, a device isolation film Fox is locally disposed on a substrate P-Sub, and ion implantation is performed from the surface of the substrate P-Bub to the bottom thereof so that one side of the device isolation film Fox comes into contact with the device isolation film Fox. The photodiode PD formed through the buried form is formed in a structure in which P0 and n- overlap.

포토다이오드(PD)의 타측과 그 일측이 접하도록 트랜스퍼 트랜지스터(Tx)가 형성되어 있으며, 트랜스퍼 트랜지스터(Tx)의 게이트는 테스트시의 트랜스퍼 트랜지스터의 온/오프를 제어하기 위한 제어신호(Test1)에 게이트가 연결되어 있으며, 그 소스/드레인(n+)은 일반적인 단위 화소의 경우 플로팅 확산(FD)를 나타내나 테스트 패턴의 경우 출력전압(Vout)을 나타낸다. 트랜스퍼 트랜지스터(Tx)의 타측에는 리셋 트랜지스터(Rx)가 형성되어 리셋 제어신호(Test2)에 의해 제어되며, 그 소스/ 드레인은 전원전압(VDD)에 연결되어 있으며, 상기한 구성을 갖는 테스트 패턴의 개략적인 회로 구성은 도 5에 도시되어 있다.The transfer transistor Tx is formed to contact the other side of the photodiode PD and one side thereof, and the gate of the transfer transistor Tx is connected to the control signal Test1 for controlling the on / off of the transfer transistor during the test. The gate is connected, and its source / drain (n +) shows a floating diffusion (FD) for a general unit pixel, but an output voltage (Vout) for a test pattern. On the other side of the transfer transistor Tx, a reset transistor Rx is formed and controlled by the reset control signal Test2, and the source / drain thereof is connected to the power supply voltage VDD, and the test pattern having the above-described configuration A schematic circuit configuration is shown in FIG.

이하 도 5를 참조하여, 테스트 패턴에 의한 암전류 측정시의 소자의 동작을 살펴보는 바, Tx, Rx의 제어는 제어신호(Test1, Test2)를 통하여 이루어지므로 설명의 간략화를 위해 그에 따른 Test1 및 Test2의 언급을 생략하도록 한다.Hereinafter, referring to FIG. 5, the operation of the device in the dark current measurement by the test pattern will be described. Since the control of Tx and Rx is performed through the control signals Test1 and Test2, Test1 and Test2 according to the above description are simplified. Omit the mention of.

먼저, Tx, Rx를 오프시키는 바, 이 때 포토다이오드(PD)는 완전히 공핍된다. 이어서, Rx를 온시켜 FD 즉, 출력단(Vout)을 리셋시킨 다음, 출력단(Vout)의 제1출력전압을 측정한 다음, Tx를 온시켜 PD로 부터의 암전류에 의한 Vout에서의 제2출력전압을 측정한다.First, when Tx and Rx are turned off, the photodiode PD is completely depleted. Then, Rx is turned on to reset the FD, that is, the output terminal Vout, and then the first output voltage of the output terminal Vout is measured, and then, Tx is turned on so that the second output voltage at Vout is caused by the dark current from the PD. Measure

여기서, 출력단에서의 제2출력전압과 제1출력전압의 차가 암전류에 의한 출력을 나타내게 된다.Here, the difference between the second output voltage and the first output voltage at the output terminal indicates the output by the dark current.

한편, 여기서 PD는 광차단된 상태이다.On the other hand, the PD is in the light blocking state.

이러한 일련의 측정 과정을 통해 본 발명의 테스트 패턴을 이용한 암전류 측정을 실시하게 되는 바, 이하에서는 상기한 동작 과정은 생략하도록 한다.The dark current measurement using the test pattern of the present invention is performed through the series of measurement processes, and the above operation process will be omitted.

암전류의 주요 원인이 되는 후보는 크게 다음과 같다.Candidates that are the main cause of dark current are as follows.

1. 액티브(Active) 영역/필드(Field)영역 계면에서 발생하는 암전류(이하, 제1암전류라 함)1. Dark current generated at the active area / field area interface (hereinafter referred to as first dark current)

2. 포토다이오드 표면의 결정 결함에 의한 암전류(이하, 제2암전류라 함)2. Dark current due to crystal defects on the surface of the photodiode (hereinafter referred to as second dark current)

3. 포토다이오드 벌크(Bulk)에서 발생하는 암전류(이하, 제3암전류라 함)3. Dark current generated in photodiode bulk (hereinafter referred to as third dark current)

따라서, 상기한 바와 같은 3가지의 암전류 중 주요 암전류를 찾아내기 위해 다른 암전류 성분을 각각 배제시켜 즉, 다른 암전류를 유발하는 원인을 제공하는 공정 변수를 비교 대상이 되는 두 테스트 패턴 간에 동일하게 함으로써, 각각 1가지의 원인에 대한 암전류를 찾아 그 값을 비교함으로써, 주요 암전류를 찾을 수 있으며, 그에 따른 주요 원인을 분석하여 그 특성을 개선할 수 있게 된다.Therefore, by excluding the different dark current components to find the main dark current among the three dark currents as described above, that is, by making the process variables that provide the cause of causing the different dark currents the same between the two test patterns to be compared, By finding and comparing the dark current for each of the one cause, the main dark current can be found, and the main cause can be analyzed to improve its characteristics.

결국, 각각의 암전류에 대한 테스트 패턴은 한쌍 씩 필요하게 되는 바, 각각의 테스트 패턴 쌍을 따로 또는 동시에 사용할 수 있으므로, 최대 6개의 테스트 패턴이 사용되어 질 수 있다.As a result, since a pair of test patterns for each dark current is needed, each test pattern pair can be used separately or simultaneously, so that up to six test patterns can be used.

도 6(a)는 제1암전류 측정을 위한 테스트 패턴을 도시한 개략적인 평면도이다.FIG. 6A is a schematic plan view illustrating a test pattern for measuring a first dark current.

도 6(a)를 참조하면, 제1암전류를 발생시키는 주요인은 필드 에지 영역 즉, 필드와 액티브 영역의 계면에서의 전위(Dislocation) 등에 의해 발생하는 전자-정공쌍에 의한 출력신호이므로, 기본 패턴 형상을 갖는 제1테스트 패턴(A)과 제1테스트 패턴(A)보다 필드영역과 액티브영역 사이의 경계면을 더 많이 갖는 즉, 주변영역의 길이가 더 길도록 형성된 제2테스트 패턴(A')을 이용하여 두 테스트 패턴 사이의 암전류를 비교함으로써 제1암전류 값을 구할 수 있게 된다.Referring to FIG. 6 (a), the main cause of generating the first dark current is an output signal generated by electron-hole pairs generated by dislocations in the field edge region, that is, the interface between the field and the active region. The second test pattern A 'which has more boundary surfaces between the field region and the active region than the first test pattern A and the first test pattern A having a shape, that is, the length of the peripheral region is longer. By comparing the dark current between the two test patterns by using the first dark current value can be obtained.

여기서, 제1테스트 패턴(A)과 제2테스트 패턴(A')은 주변영역의 길이만 다르며, 포토다이오드의 면적와 기판 표면으로부터 그 저면으로의 포토다이오드의 전하공핍영역의 크기를 서로 같도록 함으로써, 제2암전류 및 제3암전류에 의한 요인을 최소로 할 수 있으므로, 주변영역의 길이의 차에 의해 발생하는 제1암전류의 값을 측정할 수 있게 된다.Here, the first test pattern A and the second test pattern A 'differ only in the length of the peripheral region, and the size of the photodiode and the charge depletion region of the photodiode from the substrate surface to the bottom thereof are equal to each other. Since the factors caused by the second dark current and the third dark current can be minimized, the value of the first dark current generated by the difference in the length of the peripheral region can be measured.

도 6(b)는 제2암전류 측정을 위한 테스트 패턴을 도시한 개략적인 평면도이다.FIG. 6B is a schematic plan view illustrating a test pattern for measuring a second dark current. FIG.

도 6(b)를 참조하면, 제2암전류를 발생시키는 주 요인은 포토다이오드 표면의 결정 결함 예컨대, 댕글링 본드 등에 의한 것이므로, 기본 패턴 형상을 갖는 제1테스트 패턴(B)과 제1테스트 패턴(B)과 포토다이오드 면적이 서로 다른 제2테스트 패턴(B')을 이용하여 두 테스트 패턴 사이의 암전류를 비교함으로써 제2암전류 값을 구할 수 있게 된다.Referring to FIG. 6B, since the main factors for generating the second dark current are due to crystal defects on the photodiode surface, for example, dangling bonds, the first test pattern B and the first test pattern having a basic pattern shape. The second dark current value can be obtained by comparing the dark current between the two test patterns by using the second test pattern B ′ having the different area (B) and the photodiode.

여기서, 제1테스트 패턴(B)과 제2테스트 패턴(B')은 주변영역의 길이는 동일하며, 기판 표면으로부터 그 저면으로의 포토다이오드의 전하공핍영역의 크기를 서로 같도록 함으로써, 제1암전류 및 제3암전류에 의한 요인을 최소로 할 수 있으므로, 포토다이오드 표면의 댕글링 본드 등에 의해 발생하는 제2암전류의 값을 측정할 수 있게 된다.In this case, the first test pattern B and the second test pattern B 'have the same length of the peripheral region, and the first and second test patterns B' have the same size as the charge depletion region of the photodiode from the substrate surface to the bottom thereof. Since the factors caused by the dark current and the third dark current can be minimized, the value of the second dark current generated by the dangling bond on the surface of the photodiode can be measured.

즉, 한쪽 테스트 패턴의 포토다이오드 면적이 더 크므로 그에 따른 표면적이 더 크게 되며, 따라서 댕글링 본드의 수가 더 많게 된다. 따라서, 두 테스트 패턴 간에 암전류의 차이가 발생하므로 다른 요인에 의한 암전류 차이를 최소로 하여 이를 측정할 수 있다.That is, the larger the photodiode area of one test pattern, the greater the surface area, and therefore the greater the number of dangling bonds. Therefore, since a dark current difference occurs between the two test patterns, the dark current difference caused by other factors can be minimized and measured.

도 6(c)는 제3암전류 측정을 위한 이미지센서의 개략적인 평면도이다.6 (c) is a schematic plan view of the image sensor for measuring the third dark current.

도 6(c)를 참조하면, 제3암전류를 발생시키는 주 요인은 포토다이오드 벌크에서 즉, 기판 자체에서 가지고 있는 결함에 의한 것이므로, 제1테스트 패턴(C)과 제2테스트 패턴(C')의 포토다이오드의 기판 표면으로부터 그 저면으로의 포토다이오드의 전하공핍영역의 크기를 서로 다르도록 함으로써, 두 테스트 패턴 사이의 암전류를 비교함으로써 제3암전류 값을 구할 수 있게 된다.Referring to FIG. 6 (c), since the main factor for generating the third dark current is due to defects in the photodiode bulk, that is, in the substrate itself, the first test pattern C and the second test pattern C ′. By varying the size of the charge depletion region of the photodiode from the substrate surface of the photodiode to the bottom thereof, the third dark current value can be obtained by comparing the dark current between the two test patterns.

여기서, 제1테스트 패턴(C)과 제2테스트 패턴(C')은 주변영역의 길이와 포토다이오드의 평면적인 면적을 동일하게 함으로써, 제1암전류 및 제2암전류에 의한 요인을 최소로 할 수 있으므로, 포토다이오드의 벌크에 의해 발생하는 제3암전류의 값을 측정할 수 있게 된다.In this case, the first test pattern C and the second test pattern C 'may have the same length as the peripheral area and the planar area of the photodiode, thereby minimizing the factors caused by the first dark current and the second dark current. Therefore, the value of the third dark current generated by the bulk of the photodiode can be measured.

여기서, 포토다이오드의 전하공핍영역의 깊이는 포토다이오드를 이루는 각 불순물 영역의 농도와 이온주입 에너지에 따른 그 그 이온주입 깊이에 다라 달라질 수 있는 바, 본 발명의 경우 두 테스트 패턴 간의 포토다이오드 형성을 위한 이온주입 에너지를 서로 다르게 하는 것이 바람직하다.Here, the depth of the charge depletion region of the photodiode may vary depending on the concentration of each impurity region constituting the photodiode and its ion implantation depth according to the ion implantation energy. In the present invention, the photodiode is formed between two test patterns. It is desirable to vary the ion implantation energy for each other.

또한 제3암전류에 따른 벌크에서의 암전류 성분을 검출시 P형 불순물을 이온주입함으로써 필드영역 에지에서의 효과를 차단할 수 있다.In addition, when the dark current component in the bulk according to the third dark current is detected, ion implantation of P-type impurities may block the effect at the edge of the field region.

한편, 상기한 바와 같은 본 발명에서 각 테스트 패턴은 기판 내에 화소어레이와 동시에 집적되도록 한다.Meanwhile, in the present invention as described above, each test pattern is simultaneously integrated with the pixel array in the substrate.

상기한 바와 같이 이루어지는 본 발명은, 이미지센서의 암전류 주 원인을 보다 정확하게 측정할 수 있게 함으로써, 암전류의 원인 규명에 따른 특성 개선을 통해 이미지센서의 동작 특성을 개선시킬 수 있을 뿐만아니라 소자 개발 기간을 단축시킬 수 있음을 실시예를 통해 알아 보았다.The present invention made as described above, by making it possible to more accurately measure the main cause of the dark current of the image sensor, it is possible to improve the operating characteristics of the image sensor by improving the characteristics according to the cause of the dark current, as well as device development period It was found through the examples that it can be shortened.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은, 이미지센서의 암전류의 주원인을 측정할 수 있도록 함으로써, 궁극적으로 이미지센서의 소자 개발기간을 크게 단축시킬 수 있는 탁월한 효과를 기대할 수 있다.The present invention described above, by allowing the main cause of the dark current of the image sensor can be measured, it can be expected to have an excellent effect that can ultimately shorten the device development period of the image sensor.

Claims (9)

실질적인 소자 구동을 위한 화소어레이; 및A pixel array for substantially driving the device; And 상기 화소어레이와 동일 기판 상에 집적화되며, 액티브영역과 필드영역의 계면에서 발생하는 암전류를 측정하기 위한 테스트 패턴을 포함하며,It is integrated on the same substrate as the pixel array, and includes a test pattern for measuring the dark current generated at the interface between the active region and the field region, 상기 테스트 패턴은,The test pattern is, 제1포토다이오드를 포함하는 제1테스트 패턴; 및A first test pattern comprising a first photodiode; And 상기 제1포토다이오드와 그 면적이 실질적으로 동일하고, 상기 기판 표면으로부터 그 저면으로의 전하공핍영역의 크기가 상기 제1포토다이오드와 실질적으로 동일한 제2포토다이오드를 포함하며, 상기 제1테스트 패턴보다 필드영역과 액티브영역 사이의 경계면을 더 많이 갖는 제2테스트 패턴And a second photodiode having a substantially same area as that of the first photodiode, and having a charge depletion region from the surface of the substrate to the bottom thereof, the second photodiode having substantially the same size as the first photodiode. Second test pattern having more interface between field area and active area than 을 포함하는 것을 특징으로 하는 액티브영역과 필드영역의 계면에서 발생하는 암전류를 측정하기 위한 이미지센서.Image sensor for measuring the dark current generated at the interface between the active region and the field region comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1 및 제2테스트 패턴은 상기 제1 및 제2포토다이오드와 각각 전기적으로 접속된 리셋 트랜지스터 및 트랜스퍼 트랜지스터를 더 포함하는 것을 특징으로 하는 액티브영역과 필드영역의 계면에서 발생하는 암전류를 측정하기 위한 이미지센서.The first and second test patterns may further include reset transistors and transfer transistors electrically connected to the first and second photodiodes, respectively. Image sensor. 제 1 항에 있어서,The method of claim 1, 상기 제1테스트 패턴은 상기 제1포토다이오드 상부에 형성된 제1광차단수단을 더 포함하며, 상기 제2테스트 패턴은 상기 제2포토다이오드 상부에 형성된 제2광차단수단을 더 포함하는 것을 특징으로 하는 액티브영역과 필드영역의 계면에서 발생하는 암전류를 측정하기 위한 이미지센서.The first test pattern further includes first light blocking means formed on the first photodiode, and the second test pattern further includes second light blocking means formed on the second photodiode. An image sensor for measuring dark current generated at an interface between an active region and a field region. 실질적인 소자 구동을 위한 화소어레이; 및A pixel array for substantially driving the device; And 상기 화소어레이와 동일 기판 상에 집적화되며, 포토다이오드 표면의 결정 결함에 의해 발생하는 암전류를 측정하기 위한 테스트 패턴을 포함하며,It is integrated on the same substrate as the pixel array, and includes a test pattern for measuring the dark current caused by the crystal defects on the photodiode surface, 상기 테스트 패턴은,The test pattern is, 제1포토다이오드를 포함하는 제1테스트 패턴; 및A first test pattern comprising a first photodiode; And 상기 기판 표면으로부터 그 저면으로의 전하공핍영역의 크기가 상기 제1포토다이오드와 실질적으로 동일하되 상기 제1포토다이오드와 면적이 서로 다른 제2포토다이오드를 포함하며, 상기 제1테스트 패턴과 실질적으로 동일한 주변영역 면적을 갖는 제2테스트 패턴A charge depletion region from the surface of the substrate to the bottom thereof includes a second photodiode having substantially the same size as the first photodiode but having a different area from the first photodiode, and substantially having the first test pattern. Second test pattern having the same peripheral area area 을 포함하는 것을 특징으로 하는 포토다이오드 표면의 결정 결함에 의해 발생하는 암전류를 측정하기 위한 이미지센서.Image sensor for measuring a dark current caused by a crystal defect on the surface of the photodiode, comprising a. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 및 제2테스트 패턴은 상기 제1 및 제2포토다이오드와 각각 전기적으로 접속된 리셋 트랜지스터 및 트랜스퍼 트랜지스터를 더 포함하는 것을 특징으로 하는 액티브영역과 필드영역의 계면에서 발생하는 암전류를 측정하기 위한 이미지센서.The first and second test patterns may further include reset transistors and transfer transistors electrically connected to the first and second photodiodes, respectively. Image sensor. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1테스트 패턴은 상기 제1포토다이오드 상부에 형성된 제1광차단수단을 더 포함하며, 상기 제2테스트 패턴은 상기 제2포토다이오드 상부에 형성된 제2광차단수단을 더 포함하는 것을 특징으로 하는 액티브영역과 필드영역의 계면에서 발생하는 암전류를 측정하기 위한 이미지센서.The first test pattern further includes first light blocking means formed on the first photodiode, and the second test pattern further includes second light blocking means formed on the second photodiode. An image sensor for measuring dark current generated at an interface between an active region and a field region. 실질적인 소자 구동을 위한 화소어레이; 및A pixel array for substantially driving the device; And 상기 화소어레이와 동일 기판 상에 집적화되며, 포토다이오드 벌크(Bulk)에서의 결함에 의해 발생하는 암전류를 측정하기 위한 테스트 패턴을 포함하며,It is integrated on the same substrate as the pixel array, and includes a test pattern for measuring the dark current caused by a defect in the photodiode bulk, 상기 테스트 패턴은,The test pattern is, 제1포토다이오드를 포함하는 제1테스트 패턴; 및A first test pattern comprising a first photodiode; And 상기 제1포토다이오드와 그 면적이 실질적으로 동일하되, 상기 기판 표면으로부터 그 저면으로의 전하공핍영역의 크기가 상기 제1포토다이오드와 서로 다른 제2포토다이오드를 포함하며, 상기 제1테스트 패턴과 실질적으로 동일한 주변영역 면적을 갖는 제2테스트 패턴The area of the first photodiode is substantially the same, but includes a second photodiode having a different charge depletion region from the surface of the substrate to the bottom thereof, the second photodiode being different from the first photodiode. Second test pattern having substantially the same peripheral area area 을 포함하는 것을 특징으로 하는 포토다이오드 벌크에서의 결함에 의해 발생하는 암전류를 측정하기 위한 이미지센서.Image sensor for measuring the dark current caused by a defect in the photodiode bulk, comprising a. 제 7 항에 있어서,The method of claim 7, wherein 상기 제1 및 제2테스트 패턴은 상기 제1 및 제2포토다이오드와 각각 전기적으로 접속된 리셋 트랜지스터 및 트랜스퍼 트랜지스터를 더 포함하는 것을 특징으로 하는 액티브영역과 필드영역의 계면에서 발생하는 암전류를 측정하기 위한 이미지센서.The first and second test patterns may further include reset transistors and transfer transistors electrically connected to the first and second photodiodes, respectively. Image sensor. 제 7 항에 있어서,The method of claim 7, wherein 상기 제1테스트 패턴은 상기 제1포토다이오드 상부에 형성된 제1광차단수단을 더 포함하며, 상기 제2테스트 패턴은 상기 제2포토다이오드 상부에 형성된 제2광차단수단을 더 포함하는 것을 특징으로 하는 액티브영역과 필드영역의 계면에서 발생하는 암전류를 측정하기 위한 이미지센서.The first test pattern further includes first light blocking means formed on the first photodiode, and the second test pattern further includes second light blocking means formed on the second photodiode. An image sensor for measuring dark current generated at an interface between an active region and a field region.
KR10-2001-0071772A 2001-11-19 2001-11-19 Image sensor for measuring the dark signal KR100399938B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0071772A KR100399938B1 (en) 2001-11-19 2001-11-19 Image sensor for measuring the dark signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0071772A KR100399938B1 (en) 2001-11-19 2001-11-19 Image sensor for measuring the dark signal

Publications (2)

Publication Number Publication Date
KR20030041043A true KR20030041043A (en) 2003-05-23
KR100399938B1 KR100399938B1 (en) 2003-09-29

Family

ID=29570047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0071772A KR100399938B1 (en) 2001-11-19 2001-11-19 Image sensor for measuring the dark signal

Country Status (1)

Country Link
KR (1) KR100399938B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723207B1 (en) * 2005-08-01 2007-05-29 삼성전기주식회사 Cmos image sensor having function of compensating dark current

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172853B1 (en) * 1995-08-02 1999-02-01 문정환 Ccd solid state image sensor device
KR0134811Y1 (en) * 1995-08-03 1999-01-15 문정환 Solid state image sensor
KR100204914B1 (en) * 1996-04-13 1999-06-15 구본준 Signal pick-up device for solid-state image sensor
US6160282A (en) * 1998-04-21 2000-12-12 Foveon, Inc. CMOS image sensor employing silicide exclusion mask to reduce leakage and improve performance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723207B1 (en) * 2005-08-01 2007-05-29 삼성전기주식회사 Cmos image sensor having function of compensating dark current

Also Published As

Publication number Publication date
KR100399938B1 (en) 2003-09-29

Similar Documents

Publication Publication Date Title
US20060138489A1 (en) Active pixel sensor with coupled gate transfer transistor
KR20090043737A (en) Unit pixel of cmos image sensor
KR100722690B1 (en) Unit pixel for use in CMOS image sensor
KR101199100B1 (en) Cmos image sensor having asymmetric well structure of source follower
KR100399938B1 (en) Image sensor for measuring the dark signal
KR100494645B1 (en) Method for fabricating CMOS image sensor with spacer block mask
KR100440775B1 (en) Image sensor and fabricating method of the same
KR100927582B1 (en) Image sensor
KR100813801B1 (en) Image sensor with improved light sensitivity and fabricating method of the same
KR100429568B1 (en) Image sensor for measuring the sheet resistance and fabricating method of the same
KR20040093279A (en) Cmos image sensor with test pattern and test method
KR100444490B1 (en) Image sensor for protecting the Reference broading effect
KR100790229B1 (en) Image sensor and fabricating method of the same
KR100748314B1 (en) Image sensor and fabricating method of the same
KR100803502B1 (en) Test pattern of image sensor for measuring the sheet resistance and fabricating method of the same
KR100340059B1 (en) image sensor with finger type photodiode
KR100672675B1 (en) Method for manufacturing of Blue photo diode in CMOS image sensor
KR100873812B1 (en) Image sensor with improved charge capacity and fabricating method of the same
KR100714604B1 (en) Image sensor and method for manufacturing the same
KR20060020399A (en) Test pattern of image sensor for measuring the sheet resistance in epi-layer
KR100864179B1 (en) CMOS image sensor and image data processing method thereof
KR20030056060A (en) Image sensor with improved charge capacity and fabricating method of the same
KR100748345B1 (en) Image sensor with improved light sensitivityy and fabricating method of the same
KR20030057677A (en) Image sensor with improved charge capacity and fabricating method of the same
KR100444489B1 (en) Image sensor for measuring capacitance and measuring method of capacitance using thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee