KR20030033048A - 저전압 임계 동적 바이어싱 - Google Patents
저전압 임계 동적 바이어싱 Download PDFInfo
- Publication number
- KR20030033048A KR20030033048A KR10-2003-7003362A KR20037003362A KR20030033048A KR 20030033048 A KR20030033048 A KR 20030033048A KR 20037003362 A KR20037003362 A KR 20037003362A KR 20030033048 A KR20030033048 A KR 20030033048A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- well
- component
- circuit
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 3
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
제 1 반도체 구성요소(6), 제 2 반도체 구성요소(7) 및 웰(1)을 포함하는 저전압 임계 반도체 회로에 있어서, 웰(1)은 제 1 구성요소(6)와 제 2 구성요소(7) 사이에 연결되며, 제 1 구성요소(6)는 웰(1)과 제 1 전압(3) 사이의 다이오드로 연결되고, 제 2 구성요소(7)는 웰(1)과 제 2 전압(5) 사이의 다이오드로 연결되어서, 제 1 구성요소(6)는 제 1 전압(3)이 제 2 전압(5)보다 높을 때 자동적으로 전도하고, 제 2 구성요소(7)는 제 2 전압(5)이 제 1 전압(3)보다 높을 때 자동적으로 전도하며, 제 1 반도체 구성요소(6) 및 제 2 반도체 구성요소(7)는 동적 임계 금속 산화물 반도체 트랜지스터(DTMOSTs)를 포함하게 특징지어진다. 웰(1)은 외부 회로 전원에 연결될 수 있고, 그 저전압 측에서 바람직하게는 n-웰이고, 각 DTMOST가 그 드레인에 연결되는 그 게이트를 구비하는 캐소드에 및 웰(1)에 연결되며, 제 1 DTMOST의 소스는 제 1 전압(3)에 연결되고, 제 2 DTMOST의 소스는 제 2 전압에 연결된다. 기생 전류를 제거함으로써 그것이 고정된 전류 소모를 감소시키기 때문에, 이러한 MOST 회로를 포함하는 전력 스위칭은 휴대용 전화, 클럭 칩 및 GPS 칩에서 주전원과 백업 전원 사이에서 스위칭하는 것에서 애플리케이션을 갖는다.
Description
반도체 다이오드는 활성 다이오드 및 인접 웰, 가령, p+ 활성 영역 및 n-웰 로 형성된다. 활성 영역에 적용되는 전압이 다이오드 임계값보다 높을 때 다이오드는 전도하고, 그 후, 회로 연산을 악화시키고 전력 소모를 증가시키는 기생 전류(parasitic current)가 흐른다.
기생 전류를 회피하기 위해, 활성 영역에서의 전압이 다이오드 임계보다 더 높게 될 때 다이오드가 전도하는 것을 회피하기 위해, 웰은 그 인접 활성 영역과 동일하거나 더 높은 전압에 연결되어야 한다.
활성 영역에 연결될 전압이 알려져 있지 않을 때, 문제가 존재한다. 전압을 측정하기 위하여 전압 비교기가 사용될 수 있지만, 이러한 회로는 복잡하고 고가가 되며, 반도체 기판 상에 더 큰 다이 영역을 차지한다.
다르게, 웰은 기생 다이오드에 의해 바이어싱될 수 있는데, 가령, 그 후, 웰이 가장 높은 전위(에서 다이오드 임계 전압을 감산한 값)에 의해 바이어싱되도록 두 개의 분리된 활성 영역이 미지의 전압에 연결될 수 있다. 그러나, 이 경우에, 다른 회로에 공급하기 위해 웰 전압이 사용될 때, 다이오드의 임계 전압에 따라서는 공급 전압이 너무 작아서 트랜지스터를 스위칭 오프할 수 없을 수 있다.
발명의 개요
본 발명의 제 1 측면에 따르면, 제 1 반도체 구성요소, 제 2 반도체 구성요소 및 웰을 포함하는 저전압 임계 반도체 회로가 제공되되, 웰은 제 1 및 제 2 구성요소 간에 연결되고, 제 1 구성요소는 웰과 제 1 전압 사이의 다이오드로 연결되고, 제 2 구성요소는 웰과 제 2 전압 사이의 다이오드로 연결되어서, 제 1 전압이 제 2 전압보다 높을 때 제 1 구성요소가 자동적으로 전도하고, 제 2 전압이 제 1 전압보다 높을 때 제 2 구성요소가 자동적으로 전도하며, 제 1 반도체 구성요소 및 제 2 반도체 구성요소 각각은 동적 임계 금속 산화물 반도체 트랜지스터(DTMOST,Dynamic Threshold Metal Oxide Semiconductor Transistor)를 포함하게 특징지어진다.
DTMOST는 게이트-백게이트(gate-backgate) 연결 MOSFET, 즉, 상호 연결된 게이트-웰을 구비하는 PHOST이다.
본 발명의 선호되는 실시예에 따르면, 웰은 n-웰이고, 그 하위 전압 측에서 회로 전원 또는 신호 프로세싱 회로에 연결된다.
바람직하게는, DTMOST의 캐소드는 n-웰(n-well)에 연결되고, 애노드(anodes)는 미지의 소스에 연결된다.
DTMOST는 보통의 MOST보다 훨씬 더 낮은 임계를 가져서, 이 구성에서, n-웰의 전압은 최대 인가 전압에 가깝다. 이 측면에서의 DTMOST 다이오드는 전도하지 않을 것이기 때문에 어떤 전류도 저전압원 내로 흐를 수 없어서 기생 전류는 회피된다.
본 발명의 제 2 측면에 따르면, 제 1 측면에 따른 회로를 포함하는 전력 스위치가 제공되어 있다.
이 회로는 가령, 휴대용 전화, 클럭 칩 및 GPS 수신기 칩에서 주전원과 백업 전원 사이에서 스위칭하기 위한 스위치에서 특정 애플리케이션을 가지고, 고전력 전류 소모가 회피될 DC 선택 회로에서도 사용될 수 있다.
본 발명은 저전압 임계 반도체 회로, 세부적으로는, 반도체 기술에서의 동적 바이어싱, 특히 웰 바이어싱(well biasing)에 관한 것이다.
본 발명을 더 이해하고, 실제로, 동일한 것이 어떻게 수행될 수 있는지 보이기 위해, 예로, 첨부 도면으로 참조가 이루어질 것이다.
도 1은 본 발명의 하나의 측면에 따른 반도체 회로의 구성을 도시하는 개략도이다.
도 2는 도 1의 회로를 포함하는 전력 스위치의 블록 회로도이다.
도 3은 도 2의 전력 스위치의 더 상세한 개략도이다.
도 4는 도 2 및 도 3의 전력 스위치의 스위치 부분의 상세한 개략도이다.
도 5는 본 발명을 포함하는 도 2 및 도 3의 전력 스위치의 선택기 부분의 상세한 개략도이다.
도시된 예는 n-웰 및 p+ 활성 영역을 사용하지만, 본 발명이 반대의 극성에 어떻게 적용될 수 있는지 명백해질 것이다.
도 1은 개략도이며 한쪽 측(2) 상에 저전압원(3), 다른 쪽 측(4) 상에 고 전압원(5)과 연결되는 MOS 회로의 n-웰을 도시한다. 각 측상에서, DTMOST(6,7)는 n-웰과 각각의 전압원(3,5) 사이에서 다이오드로서 연결된다. 각 DTMOST에 대하여, 애노드는 전압원에 연결되고, 캐소드는 n-웰에 연결된다. n-웰은 도면 부호(8)에서의 외부 회로에 연결된다.
통상, n-웰(1)은 고전압원(5)에 연결되는 DTMOST 다이오드(7)를 통해 바이어싱될 것이다. 그러나, "저전압" 전원(3)이 "고전압" 전원(5)보다 더 높게 된다면, n-웰은 저전압원(3)에 연결되는 DTMOST 다이오드(6)를 통해 바이어싱된다. 이 방법으로, 가장 높은 전압이 회로를 위한 공급원으로 항상 이용 가능하여, 즉, 회로는 "가장 높은 전압 선택기"로 동작한다. 이는 전력 스위치, 선택기와 같은 많은 회로에서 애플리케이션을 가지고, 최소의 변경을 가해도 많은 회로 내로 통합될 수 있어서, 설계 시간을 절약한다.
통상, 미지의 전압원의 개수에 맞추기 위해, DTMOST의 개수는 증가될 수 있는데, 그것들은 작은 양의 다이 영역만 요구한다. 회로가 동적 바이어싱을 위해 사용될 때, 어떤 정전류(static current)도 흐르지 않는다.
도 2에서, 도 1의 새로운 회로를 포함하는 전력 스위치(10)가 개략도의 형태로 도시되어 있다. 전력 스위치(10)는 선택 핀 PWRFAIL 및 제어 로직 회로(12)를 통해 선택되는 두 개의 미지의 공급 전압 VDD 및 VBAT에 연결되는 n-웰 스위치를 포함한다. 출력 VOUT은 부하를 공급하기 위해 연결된다. 본 발명의 n-웰 바이어싱 기술을 사용하는 것은 이 스위치(10)가 소형으로 제조되고, 특별히 저전력 소모를 가지며, 핀 VDD 또는 핀 VBAT 중 어느 것이 가장 높은지와 무관하게 기능하는 것을 허용하며, 게다가 그것들이 선택되지 않는다면, 공급 전압에 연결되는 전압원 내로 어떤 전류도 흐르지 않는다. 다르게, 그것들 내로 전류가 흐른다면 폭발하려는 경향을 가지는 리튬 이온 배터리에 의해 전원이 제공된다면, 이 후자의 특징은 특히 중요하다.
도 2의 전력 스위치(10)는 도 3에 더 상세히 도시되어 있다. n-웰 스위치(11)는 미지의 입력 VDD 및 VBAT 와 출력 VOUT과 함께 도시되어 있다. 그것은 단자 A, 단자 B 및 단자 NWELL을 통해 제어 로직 선택기 회로(12)에 연결되어 있다. esd 보호 기능을 갖는 아날로그 패드일 수 있는 선택기 핀 PWRFAIL에 선택기 회로(12)가 연결된다. 주전원 VSS는 선택기 회로(12)와 n-웰 스위치 회로(11) 둘 다에도 연결되어 도시되어 있다. 도면에서 도시되는 연결은 당업자에게 명백할 것이다.
도 4에서, 스위치 회로(11)가 더 상세히 도시되어 있다. 미지의 입력 전압 VDD 및 VBAT는 PMOST 트랜지스터 MP0 및 MP1에 각각 인가되고, 선택기 회로(12)로부터 공급되는 입력 제어 신호 전압 A 및 B에 의존하여 VDD와 VBAT 사이의 출력VOUT을 스위칭한다.
각각의 제어 신호 전압 A 또는 B가 낮을 때 트랜지스터 MPO 또는 MP1은 스위칭된다. 제어 신호 전압 A 및 B는 인버팅되며, 항상 트랜지스터 MP0 또는 MP1 중 하나만 온이다.
입력 전압 VDD 및 VBAT는 NMOST 트랜지스터 MP7 및 MP6에도 인가되는데, 이들 트랜지스터는 DTMOST 다이오드로서 구성되며, 따라서 스위치(11)의 NWELL을 VDD 또는 VBAT 중 가장 높은 전위로 바이어싱해서, NWELL을 통한 기생 전류를 회피한다. 제어 신호 전압이 DTMOST 다이오드 MP7 및 MP6을 통해 공급되기 때문에, 제일 높은 전위를 통해 공급되고, 실질적으로 어떤 전류도 비선택된 전압원 내로 흐르지 않는다. 가장 높은 제어 신호 전압을 가지는 것은 트랜지스터가 완전히 켜지거나 꺼지게 하는 것도 가능하게 한다.
도 5는 선택기 회로(12)를 더 상세히 도시한다.
트랜지스터 MN1을 구동하기 위해, PWRFAIL 신호 구동 트랜지스터 MN0는 인버터 MP0 및 MN2에 의해서도 인버팅된다.
트랜지스터 MN0, MN1, MP9 및 MP10은 0(VSS 전위) 및 1(NWELL 전위) 사이에서 스위칭하는 출력 A 및 B로 래치를 형성한다. 래치는 출력 A 및 B가 서로에 대해 항상 인버팅되는 것을 보증한다.
래치가 RWRFAIL 신호의 하위 값에서 스위칭하도록 인버터의 주행 레벨을 낮추기 위해, 트랜지스터 MP2는 인버터에서 레벨 시프터로 사용된다. 회로는 트랜지스터 MN3에 의해 디커플링된다(decoupled).
이 회로는 어떤 고정적인 전류도 소모하지 않아서, 12개 트랜지스터만 요구되기 때문에 특히 소형 형태인 극저전력 회로(ultra low power circuit)가 된다.
Claims (9)
- 제 1 반도체 구성요소(6)와,제 2 반도체 구성요소(7)와,웰(1)을 포함하는 저전압 임계 반도체 회로에 있어서,상기 웰(1)은 제 1 구성요소(6)와 제 2 구성요소(7) 사이에 연결되고, 상기 제 1 구성요소(6)는 상기 웰(1)과 제 1 전압(3) 사이에서 다이오드로서 연결되고, 상기 제 2 구성요소(7)는 상기 웰(1)과 제 2 전압(5) 사이에서 다이오드로서 연결되어서, 상기 제 1 구성요소(6)는 상기 제 1 전압(3)이 상기 제 2 전압(5)보다 높을 때 자동적으로 전도하고, 상기 제 2 구성요소(7)는 상기 제 2 전압(5)이 상기 제 1 전압(3)보다 높을 때 자동적으로 전도하며,상기 제 1 반도체(6) 및 상기 제 2 반도체(7)는 동적 임계 금속 산화물 반도체 트랜지스터(DTMOSTs)를 포함하는 것을 특징으로 하는회로.
- 제 1 항에 따른 회로에 있어서,상기 웰(1)은 외부 회로(8)에 연결되는회로.
- 제 1 항 또는 제 2 항에 있어서,각 DTMOST(6,7)는 그 드레인(its drain)에 그리고 상기 웰(1)에 결합되는 그 게이트(its gate)를 구비하는회로.
- 제 3 항에 있어서,제 1 DTMOST(6)의 소스는 상기 제 1 전압(3)에 연결되고, 제 2 DTMOST(7)의 소스는 상기 제 2 전압(5)에 연결되는회로.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 웰(5)은 n-웰인회로.
- 제 1 항 내지 제 5 항 중 어느 한 항에 따른 회로를 포함하는전력 스위치.
- 휴대 전화기에서 주전원(main supply)과 백업 전원(backup supply) 사이에서 스위칭하기 위한 제 6 항에 따른 전력 스위치를 포함하는휴대용 전화기.
- 제 6 항에 따른 전력 스위치를 포함하는반도체 클럭 칩.
- 제 6 항에 따른 전력 스위치를 포함하는GPS 수신기 칩.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01202629 | 2001-07-09 | ||
| EP01202629.0 | 2001-07-09 | ||
| PCT/IB2002/002476 WO2003007381A2 (en) | 2001-07-09 | 2002-06-20 | Low voltage threshold dynamic biasing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030033048A true KR20030033048A (ko) | 2003-04-26 |
Family
ID=8180618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-7003362A KR20030033048A (ko) | 2001-07-09 | 2002-06-20 | 저전압 임계 동적 바이어싱 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2004521519A (ko) |
| KR (1) | KR20030033048A (ko) |
| WO (1) | WO2003007381A2 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112014719B (zh) * | 2020-08-24 | 2023-07-11 | 南京盛科通信有限公司 | 量产芯片的筛选方法及装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5341034A (en) * | 1993-02-11 | 1994-08-23 | Benchmarq Microelectronics, Inc. | Backup battery power controller having channel regions of transistors being biased by power supply or battery |
| JPH07147381A (ja) * | 1993-11-24 | 1995-06-06 | Matsushita Electric Ind Co Ltd | 静電破壊保護回路 |
| US5517153A (en) * | 1995-06-07 | 1996-05-14 | Sgs-Thomson Microelectronics, Inc. | Power supply isolation and switching circuit |
| US5811857A (en) * | 1996-10-22 | 1998-09-22 | International Business Machines Corporation | Silicon-on-insulator body-coupled gated diode for electrostatic discharge (ESD) and analog applications |
| JP3239867B2 (ja) * | 1998-12-17 | 2001-12-17 | 日本電気株式会社 | 半導体装置 |
-
2002
- 2002-06-20 KR KR10-2003-7003362A patent/KR20030033048A/ko not_active Application Discontinuation
- 2002-06-20 WO PCT/IB2002/002476 patent/WO2003007381A2/en active Application Filing
- 2002-06-20 JP JP2003513044A patent/JP2004521519A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003007381A2 (en) | 2003-01-23 |
| WO2003007381A3 (en) | 2003-06-05 |
| JP2004521519A (ja) | 2004-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6469568B2 (en) | Metal oxide semiconductor transistor circuit and semiconductor integrated circuit using the same | |
| KR0173321B1 (ko) | 스위칭 회로 | |
| US7423471B2 (en) | Backflow preventing circuit capable of preventing reverse current efficiently | |
| EP0168552B1 (en) | Mos transistor ciruit with breakdown protection | |
| US4473757A (en) | Circuit means for converting a bipolar input to a unipolar output | |
| US5821769A (en) | Low voltage CMOS logic circuit with threshold voltage control | |
| US5517153A (en) | Power supply isolation and switching circuit | |
| US6040729A (en) | Digital output buffer for multiple voltage system | |
| CN101826794A (zh) | 逆流防止电路以及电源切换装置 | |
| US7969190B2 (en) | Input stage for mixed-voltage-tolerant buffer with reduced leakage | |
| KR100274562B1 (ko) | 상보형 mos 반도체 장치 | |
| KR20000057070A (ko) | 아날로그 스위치용 백 게이트 전압제어기를 가지는 반도체장치 | |
| US20060012396A1 (en) | Level shifter and method thereof | |
| US20030174014A1 (en) | Reference voltage circuit and electronic device | |
| EP0630110A1 (en) | Level conversion circuit | |
| JP2002335626A (ja) | 逆電流防止回路 | |
| US8581656B2 (en) | Transmission gate and control circuit for transmission gate inputs | |
| US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
| KR100918343B1 (ko) | 다이오드 회로 | |
| US7288964B2 (en) | Voltage selective circuit of power source | |
| US7589566B2 (en) | Semiconductor device provided with antenna ratio countermeasure circuit | |
| KR20030033048A (ko) | 저전압 임계 동적 바이어싱 | |
| US5463240A (en) | CMIS device with increased gain | |
| JPH10257671A (ja) | 電子回路装置 | |
| US6731156B1 (en) | High voltage transistor protection technique and switching circuit for integrated circuit devices utilizing multiple power supply voltages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |